JPH0770707B2 - Ｃｍｏｓ入力保護回路 - Google Patents
Ｃｍｏｓ入力保護回路Info
- Publication number
- JPH0770707B2 JPH0770707B2 JP60168880A JP16888085A JPH0770707B2 JP H0770707 B2 JPH0770707 B2 JP H0770707B2 JP 60168880 A JP60168880 A JP 60168880A JP 16888085 A JP16888085 A JP 16888085A JP H0770707 B2 JPH0770707 B2 JP H0770707B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- input protection
- conductivity
- protection circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCMOS ICにおける入力保護回路に関する。
従来、CMOS ICの入力保護回路は、入力保護抵抗として
初期においてはNMOSと同じく拡散層抵抗が用いられてい
たが、入力のラツチアツプ対策として、ポリシリコン抵
抗が主に用いられている（例、特願昭52−157949）。
初期においてはNMOSと同じく拡散層抵抗が用いられてい
たが、入力のラツチアツプ対策として、ポリシリコン抵
抗が主に用いられている（例、特願昭52−157949）。
CMOS ICの入力保護回路として用いられているポリシリ
コン抵抗では、静電気による高電圧によりパツト近くの
ポリシリコン部のフイールド酸化膜を破壊して基板にリ
ーク電流を生じる問題点がある。
コン抵抗では、静電気による高電圧によりパツト近くの
ポリシリコン部のフイールド酸化膜を破壊して基板にリ
ーク電流を生じる問題点がある。
また、入力保護のポリシリコン抵抗の前段にGNDまたは
電源間にダイオードを備えることにより、静電破壊に対
しては強くなるがラツチアツプの問題が生じる。
電源間にダイオードを備えることにより、静電破壊に対
しては強くなるがラツチアツプの問題が生じる。
本発明の目的は、ラツチアツプ現象と静電破壊の両方を
解決するCOMSの入力保護回路を提供することである。
解決するCOMSの入力保護回路を提供することである。
本発明のCMOS入力保護回路は、ポリシリコン入力保護抵
抗の入力側と電源または接地との間に接続された直列逆
接続の一対のダイオードと、ポリシリコン入力保護抵抗
の出力側と電源及び接地との間にそれぞれ接地したダイ
オードとを有し、前記一対のダイオードは、一導電型半
導体基板と、この半導体基板上に形成された逆導電型ウ
ェル領域と、このウェル領域内に形成されて前記ポリシ
リコン入力保護抵抗の入力側に接続された一導電型領域
とで構成する。
抗の入力側と電源または接地との間に接続された直列逆
接続の一対のダイオードと、ポリシリコン入力保護抵抗
の出力側と電源及び接地との間にそれぞれ接地したダイ
オードとを有し、前記一対のダイオードは、一導電型半
導体基板と、この半導体基板上に形成された逆導電型ウ
ェル領域と、このウェル領域内に形成されて前記ポリシ
リコン入力保護抵抗の入力側に接続された一導電型領域
とで構成する。
このように形成された一導電型半導体基板とその上に形
成された逆導電型ウエル領域の接合部、ならびに逆導電
体ウエル領域とこの領域内に形成された一導電型領域の
接合部にはそれぞれダイオードが形成され、これらダイ
オードがポリシリコン入力保護抵抗の入力側に接続され
ることにより、通常の動作時には入力電圧がこれらダイ
オードの耐圧以下であるため電流は流れずCMOSに特有な
ラツチアツプ現象は発生せず、また、入電端子に静電気
による高電圧が印加されても電流がこれらのダイオード
を介して接地へ流れるためCMOSに対する静電破壊も防止
される。
成された逆導電型ウエル領域の接合部、ならびに逆導電
体ウエル領域とこの領域内に形成された一導電型領域の
接合部にはそれぞれダイオードが形成され、これらダイ
オードがポリシリコン入力保護抵抗の入力側に接続され
ることにより、通常の動作時には入力電圧がこれらダイ
オードの耐圧以下であるため電流は流れずCMOSに特有な
ラツチアツプ現象は発生せず、また、入電端子に静電気
による高電圧が印加されても電流がこれらのダイオード
を介して接地へ流れるためCMOSに対する静電破壊も防止
される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のCMOS入力保護回路の一実施例の回路図
である。
である。
本実施例は、入力端子V1と、入力保護用ダイオード1,2,
4,5と、ポリシリコン抵抗３および入力ゲート６により
構成されている。
4,5と、ポリシリコン抵抗３および入力ゲート６により
構成されている。
第２図は第１図の実施例のダイオード1,2の部分の断面
図である。Ｐ型基板21にＮ型ウエル22が形成され、この
領域内にP+型の拡散域が形成され、この上にコンタクト
孔27でアルミ配線25および抵抗ポリシリコン26と接続さ
れている。第１図のダイオード２は第２図では基板21と
Ｎ型ウエル22の接合部であり、第１図のダイオード１は
第２図ではＮ型ウエル22とP+拡散層23との接合部であ
る。
図である。Ｐ型基板21にＮ型ウエル22が形成され、この
領域内にP+型の拡散域が形成され、この上にコンタクト
孔27でアルミ配線25および抵抗ポリシリコン26と接続さ
れている。第１図のダイオード２は第２図では基板21と
Ｎ型ウエル22の接合部であり、第１図のダイオード１は
第２図ではＮ型ウエル22とP+拡散層23との接合部であ
る。
したがって入力端子V1に静電気による高電圧が印加され
ても、ダイオード1,2を通して、GNDへ流れるため静電破
壊が防止され、また、通常の動作時には、入力電圧がダ
イオード1,2の耐圧以下であり、電流は流れずラツチア
ツプを生じない。
ても、ダイオード1,2を通して、GNDへ流れるため静電破
壊が防止され、また、通常の動作時には、入力電圧がダ
イオード1,2の耐圧以下であり、電流は流れずラツチア
ツプを生じない。
以上、Ｐ型基板上に形成したCMOS入力保護回路について
説明したが、Ｎ型基板に形成したCMOS入力保護回路につ
いても同様である。
説明したが、Ｎ型基板に形成したCMOS入力保護回路につ
いても同様である。
第３図は入力電圧Ｖと電流Ｉの関係を示す図である。第
１図の入力保護回路の入力電圧Ｖが電源電圧Vcc以上に
なるとダイオード５およびポリシリコン抵抗３を通して
電流が流れ、さらに入力電圧Ｖを高くして行き、ダイオ
ード２のジヤンクシヨン耐圧 以上になるとダイオード２を通した電流が加算される。
入力に負電圧を印加するとダイオード４およびポリシリ
コン抵抗３を通して電流がながれ、ダイオード１のジヤ
ンクシヨン耐圧 以上になると、ダイオード１を通した電流が加算され
る。したがって入力電圧Ｖが から の範囲内では電流Ｉはポリシリコン抵抗３でおさえら
れ、CMOS特有のラツチアツプ現象は生じない。また、静
電気による高圧印加の場合、ダイオード1,2を通して、
電流パスができるため、入力パツド近くでのフイールド
絶縁膜破壊を防ぐことができる。
１図の入力保護回路の入力電圧Ｖが電源電圧Vcc以上に
なるとダイオード５およびポリシリコン抵抗３を通して
電流が流れ、さらに入力電圧Ｖを高くして行き、ダイオ
ード２のジヤンクシヨン耐圧 以上になるとダイオード２を通した電流が加算される。
入力に負電圧を印加するとダイオード４およびポリシリ
コン抵抗３を通して電流がながれ、ダイオード１のジヤ
ンクシヨン耐圧 以上になると、ダイオード１を通した電流が加算され
る。したがって入力電圧Ｖが から の範囲内では電流Ｉはポリシリコン抵抗３でおさえら
れ、CMOS特有のラツチアツプ現象は生じない。また、静
電気による高圧印加の場合、ダイオード1,2を通して、
電流パスができるため、入力パツド近くでのフイールド
絶縁膜破壊を防ぐことができる。
以上説明したように本発明は、ポリシリコン入力保護抵
抗の入力ゲート側に電源または接地に接続されたダイオ
ードを有し、一導電型半導体基板上に形成された逆導電
型ウエル領域内に形成され、ポリシリコン入力保護抵抗
の入力側においてこのポリシリコン入力保護抵抗と接続
された逆導電型領域を有することにより、CMOSに特有な
ラツチアツプ現象と入力端子に静電気による高圧が印加
された場合の静電破壊の両方を防止する効果がある。
抗の入力ゲート側に電源または接地に接続されたダイオ
ードを有し、一導電型半導体基板上に形成された逆導電
型ウエル領域内に形成され、ポリシリコン入力保護抵抗
の入力側においてこのポリシリコン入力保護抵抗と接続
された逆導電型領域を有することにより、CMOSに特有な
ラツチアツプ現象と入力端子に静電気による高圧が印加
された場合の静電破壊の両方を防止する効果がある。
第１図は本発明のCMOS入力保護回路の一実施例の回路構
成図、第２図は本実施例の部分断面図、第３図は本実施
例の入力電圧対電流特性を示す図である。 1,2,4,5……ダイオード 3,26……ポリシリコン抵抗 21……Ｐ型基板 22……Ｎ型ウエル 23……P+型拡散層 24……フイールド酸化膜 25……アルミ配線 27……コンタクト孔。
成図、第２図は本実施例の部分断面図、第３図は本実施
例の入力電圧対電流特性を示す図である。 1,2,4,5……ダイオード 3,26……ポリシリコン抵抗 21……Ｐ型基板 22……Ｎ型ウエル 23……P+型拡散層 24……フイールド酸化膜 25……アルミ配線 27……コンタクト孔。
Claims (1)
- 【請求項１】入力端子と、半導体基板上に形成された絶
縁膜と、前記絶縁膜上に形成されたポリシリコン抵抗を
備えた入力保護抵抗部と、前記入力保護抵抗部の前記入
力端子側の一端と前記入力端子とを接続する入力接続部
と、前記絶縁膜の前記入力端子側の一端に形成された開
口を介して前記入力接続部と前記半導体基板の表面とを
接続する保護接続部と、前記保護接続部と電源又は接地
との間に接続された直列逆接続の一対のダイオードであ
って、前記半導体基板の一導電型領域と、この一導電型
領域内に形成された逆導電型領域と、この逆導電型領域
内に形成されて前記保護接続部に接続された一導電型表
面領域とを備えた一対のダイオードと、前記入力保護抵
抗部の他端と電源及び接地との間にそれぞれ接続された
ダイオードとを有することを特徴とするCMOS入力保護回
路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168880A JPH0770707B2 (ja) | 1985-07-31 | 1985-07-31 | Ｃｍｏｓ入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168880A JPH0770707B2 (ja) | 1985-07-31 | 1985-07-31 | Ｃｍｏｓ入力保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6230361A JPS6230361A (ja) | 1987-02-09 |
| JPH0770707B2 true JPH0770707B2 (ja) | 1995-07-31 |
Family
ID=15876271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60168880A Expired - Lifetime JPH0770707B2 (ja) | 1985-07-31 | 1985-07-31 | Ｃｍｏｓ入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770707B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2650276B2 (ja) * | 1987-11-09 | 1997-09-03 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0616005B2 (ja) * | 1990-08-29 | 1994-03-02 | 住友ゴム工業株式会社 | タイヤの振れ量測定装置 |
| JP2004055796A (ja) * | 2002-07-19 | 2004-02-19 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126770A (en) * | 1975-04-25 | 1976-11-05 | Sony Corp | Semiconductor unit |
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS5211880A (en) * | 1975-07-18 | 1977-01-29 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS6042630B2 (ja) * | 1976-12-17 | 1985-09-24 | 日本電気株式会社 | 半導体装置 |
| JPS5612766A (en) * | 1979-07-11 | 1981-02-07 | Toshiba Corp | Input protective device for complementary insulation gate field-effect transistor |
| JPS5681966A (en) * | 1979-12-08 | 1981-07-04 | Toshiba Corp | Input protecting circuit for semiconductor device |
| JPS57138179A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
| JPS58222574A (ja) * | 1982-06-18 | 1983-12-24 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS5950557A (ja) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-07-31 JP JP60168880A patent/JPH0770707B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6230361A (ja) | 1987-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758289A (ja) | 半導体装置 | |
| JPH02119262A (ja) | 半導体装置 | |
| US5898206A (en) | Semiconductor device | |
| US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| US20020070408A1 (en) | Electrostatic discharge protection for mosfets | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US5828107A (en) | Semiconductor integrated circuit device | |
| US4922316A (en) | Infant protection device | |
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH0410225B2 (ja) | ||
| JPS6233752B2 (ja) | ||
| JP3114338B2 (ja) | 半導体保護装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPH06151715A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPH01199467A (ja) | 半導体装置 | |
| JPS6281048A (ja) | 入力保護回路 | |
| JPH0211020B2 (ja) | ||
| JPS59200454A (ja) | 静電破壊保護素子 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPS6235663A (ja) | 半導体装置 | |
| JPH04230072A (ja) | 半導体集積回路の保護回路 | |
| JPH01214225A (ja) | 半導体装置 | |
| JPS6359263B2 (ja) |