JPH0211020B2 - - Google Patents
Info
- Publication number
- JPH0211020B2 JPH0211020B2 JP59251008A JP25100884A JPH0211020B2 JP H0211020 B2 JPH0211020 B2 JP H0211020B2 JP 59251008 A JP59251008 A JP 59251008A JP 25100884 A JP25100884 A JP 25100884A JP H0211020 B2 JPH0211020 B2 JP H0211020B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor substrate
- diode
- conductivity type
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、MOS集積回路において、入力端
子または出力端子に設けられるサージ破壊保護用
ダイオードに関するものである。
子または出力端子に設けられるサージ破壊保護用
ダイオードに関するものである。
以下、半導体基板がＰ型である場合について説
明する。従来のサージ破壊保護用ダイオードの上
面図を第２図に、第２図中の一点鎖線に沿つた半
導体構造を表す断面図を第３図にそれぞれ示す。
第２図、第３図において、１は半導体基板、２は
N+拡散領域、３はP+拡散領域、４は前記N+拡散
領域２と入力端子（または出力端子）を結ぶ金属
配線、５は前記P+拡散領域３と接地端子または
電源端子を結ぶ金属配線であり、図中斜線を施し
た部分は両拡散領域２，３と各々金属配線４，５
とのコンタクトを示し、また、矢印はダイオード
に逆方向電圧サージが印加された場合のサージ電
流の流れる方向を示す。なお、第３図における６
は酸化膜を示す。
明する。従来のサージ破壊保護用ダイオードの上
面図を第２図に、第２図中の一点鎖線に沿つた半
導体構造を表す断面図を第３図にそれぞれ示す。
第２図、第３図において、１は半導体基板、２は
N+拡散領域、３はP+拡散領域、４は前記N+拡散
領域２と入力端子（または出力端子）を結ぶ金属
配線、５は前記P+拡散領域３と接地端子または
電源端子を結ぶ金属配線であり、図中斜線を施し
た部分は両拡散領域２，３と各々金属配線４，５
とのコンタクトを示し、また、矢印はダイオード
に逆方向電圧サージが印加された場合のサージ電
流の流れる方向を示す。なお、第３図における６
は酸化膜を示す。
このように従来は、P+拡散領域３の上に金属
配線５とのコンタクトがほぼ均一に配置されてい
た。
配線５とのコンタクトがほぼ均一に配置されてい
た。
相補型MOS集積回路について、ダイオードを
使つたサージ破壊保護回路の一例の回路図を第４
図に示す。この図で、７，８は第２図に示したよ
うなダイオード、９は抵抗体、１０は入力端子を
示す。
使つたサージ破壊保護回路の一例の回路図を第４
図に示す。この図で、７，８は第２図に示したよ
うなダイオード、９は抵抗体、１０は入力端子を
示す。
第４図の動作原理は、ダイオード７，８でサー
ジ電圧をクランプして、入力ゲートのゲート酸化
膜の破壊を防ぐものである。第４図において、入
力端子１０に接地（以下GNDという）および電
源（以下VDDという）に対して正の電圧を持つた
サージが印加された時、ダイオード７は順バイア
スされオンするが、オン抵抗があるために入力端
子１０の電圧は、ダイオード７のVF（0.7V）を
はるかに越え、ダイオード８のブレークダウン電
圧を越える。このとき、ダイオード８の逆方向電
流は第２図の矢印のように、N+拡散領域２から
P+拡散領域３に向つて四方にほぼ均一に流れる
が、N+拡散領域２とP+拡散領域３との距離（以
下Ｌという）が小さいと、過大電流のために
N+P接合部が熱破壊であるジヤンクシヨン破壊
を起こす。十分なサージ破壊耐量を得るためのＬ
の値は、N+拡散領域２とP+拡散領域３の向い合
う長さ（以下Ｗという）と基板の比抵抗によつて
決まり、Ｗが小さいほど、また、比抵抗が小さい
ほどＬを大きくする必要がある。Ｗが100〜
200μmで、比抵抗が約10Ω−cmでは、Ｌは15μm
以上必要である。しかし、Ｌが大きいためにパタ
ーンサイズが大きくなるという欠点があつた。
ジ電圧をクランプして、入力ゲートのゲート酸化
膜の破壊を防ぐものである。第４図において、入
力端子１０に接地（以下GNDという）および電
源（以下VDDという）に対して正の電圧を持つた
サージが印加された時、ダイオード７は順バイア
スされオンするが、オン抵抗があるために入力端
子１０の電圧は、ダイオード７のVF（0.7V）を
はるかに越え、ダイオード８のブレークダウン電
圧を越える。このとき、ダイオード８の逆方向電
流は第２図の矢印のように、N+拡散領域２から
P+拡散領域３に向つて四方にほぼ均一に流れる
が、N+拡散領域２とP+拡散領域３との距離（以
下Ｌという）が小さいと、過大電流のために
N+P接合部が熱破壊であるジヤンクシヨン破壊
を起こす。十分なサージ破壊耐量を得るためのＬ
の値は、N+拡散領域２とP+拡散領域３の向い合
う長さ（以下Ｗという）と基板の比抵抗によつて
決まり、Ｗが小さいほど、また、比抵抗が小さい
ほどＬを大きくする必要がある。Ｗが100〜
200μmで、比抵抗が約10Ω−cmでは、Ｌは15μm
以上必要である。しかし、Ｌが大きいためにパタ
ーンサイズが大きくなるという欠点があつた。
この発明は、Ｌが小さくて、その結果パターン
サイズが小さく、かつ十分なサージ破壊耐量を持
つたダイオードを提供することを目的とする。
サイズが小さく、かつ十分なサージ破壊耐量を持
つたダイオードを提供することを目的とする。
この発明に係るサージ破壊保護用ダイオード
は、半導体基板に形成された前記半導体基板と異
なる導電型からなる拡散領域を囲むように形成さ
れた半導体基板の導電型と同じ導電型の拡散領域
と金属配線とのコンタクトを各角部にのみ設けた
ものである。
は、半導体基板に形成された前記半導体基板と異
なる導電型からなる拡散領域を囲むように形成さ
れた半導体基板の導電型と同じ導電型の拡散領域
と金属配線とのコンタクトを各角部にのみ設けた
ものである。
この発明においては、各角部にのみコンタクト
を形成することにより逆方向電圧サージが印加さ
れても、囲まれた拡散領域から流れる電流が小さ
くなり、したがつて、発熱量も小さくなり、ジヤ
ンクシヨン破壊を防止する。
を形成することにより逆方向電圧サージが印加さ
れても、囲まれた拡散領域から流れる電流が小さ
くなり、したがつて、発熱量も小さくなり、ジヤ
ンクシヨン破壊を防止する。
第１図はこの発明の一実施例を示すダイオード
の上面図である。第１図において、１，２，３，
４，５は各々第２図、第３図と同じものを示し、
１１は前記P+拡散領域３の各角部に設けた金属
配線５とのコンタクトを示す。
の上面図である。第１図において、１，２，３，
４，５は各々第２図、第３図と同じものを示し、
１１は前記P+拡散領域３の各角部に設けた金属
配線５とのコンタクトを示す。
次に動作について説明する。第１図における矢
印ａ，ｂは、ダイオードに逆方向電圧サージが印
加された時の電流の流れる方向を示す。矢印ｂの
電流は、第２図に示した矢印の電流に比べてP+
拡散領域３の持つ抵抗成分のために小さく、ま
た、矢印ａの電流も、その部分のN+拡散領域２
とP+拡散領域３の距離Ｌが大きいために、第２
図に示した矢印の電流に比べて小さい。したがつ
て、電流による発熱量も小さくなるので、容易に
はジヤンクシヨン破壊は起こらない。このように
してＬが小さくて、その結果パターンサイズが小
さく、かつ十分なサージ破壊耐量を持つたダイオ
ードが得られる。
印ａ，ｂは、ダイオードに逆方向電圧サージが印
加された時の電流の流れる方向を示す。矢印ｂの
電流は、第２図に示した矢印の電流に比べてP+
拡散領域３の持つ抵抗成分のために小さく、ま
た、矢印ａの電流も、その部分のN+拡散領域２
とP+拡散領域３の距離Ｌが大きいために、第２
図に示した矢印の電流に比べて小さい。したがつ
て、電流による発熱量も小さくなるので、容易に
はジヤンクシヨン破壊は起こらない。このように
してＬが小さくて、その結果パターンサイズが小
さく、かつ十分なサージ破壊耐量を持つたダイオ
ードが得られる。
なお、上記実施例では、半導体基板１がＰ型で
ある場合について説明したが、Ｎ型半導体基板上
に構成されたダイオードについても同様である。
また、Ｐ型またはＮ型半導体基板上に各々Ｎウエ
ル、Ｐウエルを設け、その各ウエルの中にダイオ
ードを構成した場合についても同様である。
ある場合について説明したが、Ｎ型半導体基板上
に構成されたダイオードについても同様である。
また、Ｐ型またはＮ型半導体基板上に各々Ｎウエ
ル、Ｐウエルを設け、その各ウエルの中にダイオ
ードを構成した場合についても同様である。
この発明は以上説明したとおり、一導電型の半
導体基板上に形成された前記半導体基板と異なる
導電型の拡散領域をとり囲むように前記拡散領域
と異なる導電型の拡散領域を形成し、前記囲まれ
た方の拡散領域を集積回路の入力端子または出力
端子と金属配線で結び、前記囲む方の拡散領域を
接地端子または電源端子と金属配線で結んだ構成
の集積回路におけるラテラル型のダイオードにお
いて、前記囲む方の拡散領域と接地端子または電
源端子のいずれかにつながる金属配線とのコンタ
クトを前記囲む方の拡散領域の角部にのみ設けた
ので、ダイオード逆方向電圧サージが印加された
時に流れる電流は、前記囲む方の拡散領域の抵抗
成分のために小さくなり、逆方向電圧サージに対
し十分な破壊耐量を持つたダイオードが得られる
効果がある。
導体基板上に形成された前記半導体基板と異なる
導電型の拡散領域をとり囲むように前記拡散領域
と異なる導電型の拡散領域を形成し、前記囲まれ
た方の拡散領域を集積回路の入力端子または出力
端子と金属配線で結び、前記囲む方の拡散領域を
接地端子または電源端子と金属配線で結んだ構成
の集積回路におけるラテラル型のダイオードにお
いて、前記囲む方の拡散領域と接地端子または電
源端子のいずれかにつながる金属配線とのコンタ
クトを前記囲む方の拡散領域の角部にのみ設けた
ので、ダイオード逆方向電圧サージが印加された
時に流れる電流は、前記囲む方の拡散領域の抵抗
成分のために小さくなり、逆方向電圧サージに対
し十分な破壊耐量を持つたダイオードが得られる
効果がある。
第１図はこの発明によるサージ破壊保護用ダイ
オードの一実施例を示す上面図、第２図は従来の
サージ破壊保護用ダイオードの一例を示す上面
図、第３図は第２図中のＡ−Ａ線に沿つた断面
図、第４図は相補型MOS集積回路のサージ破壊
保護回路の一例を示す回路図である。 図において、１は半導体基板、２はN+拡散領
域、３はP+拡散領域、４，５は金属配線、１１
はコンタクトである。なお、各図中同一符号は同
一または相当部分を示す。
オードの一実施例を示す上面図、第２図は従来の
サージ破壊保護用ダイオードの一例を示す上面
図、第３図は第２図中のＡ−Ａ線に沿つた断面
図、第４図は相補型MOS集積回路のサージ破壊
保護回路の一例を示す回路図である。 図において、１は半導体基板、２はN+拡散領
域、３はP+拡散領域、４，５は金属配線、１１
はコンタクトである。なお、各図中同一符号は同
一または相当部分を示す。
Claims (1)
- １ 一導電型の半導体基板上に形成された前記半
導体基板と異なる導電型の拡散領域をとり囲むよ
うに前記拡散領域と異なる導電型の拡散領域を形
成し、前記囲まれた方の拡散領域を集積回路の入
力端子または出力端子と金属配線で結び、前記囲
む方の拡散領域を接地端子または電源端子と金属
配線で結んだ構成の集積回路におけるラテラル型
のダイオードにおいて、前記囲む方の拡散領域と
前記接地端子または電源端子のいずれかにつなが
る金属配線とのコンタクトを前記囲む方の拡散領
域の角部にのみ設けたことを特徴とするサージ破
壊保護用ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251008A JPS61128556A (ja) | 1984-11-27 | 1984-11-27 | サ−ジ破壊保護用ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251008A JPS61128556A (ja) | 1984-11-27 | 1984-11-27 | サ−ジ破壊保護用ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128556A JPS61128556A (ja) | 1986-06-16 |
| JPH0211020B2 true JPH0211020B2 (ja) | 1990-03-12 |
Family
ID=17216266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59251008A Granted JPS61128556A (ja) | 1984-11-27 | 1984-11-27 | サ−ジ破壊保護用ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128556A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8704727D0 (en) * | 1987-02-27 | 1987-08-05 | Ici Plc | Aromatic disazo compound |
| JPH0453161A (ja) * | 1990-06-18 | 1992-02-20 | Mitsubishi Electric Corp | 静電気保護回路 |
-
1984
- 1984-11-27 JP JP59251008A patent/JPS61128556A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128556A (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02119262A (ja) | 半導体装置 | |
| US4543593A (en) | Semiconductor protective device | |
| JP2791067B2 (ja) | モノリシック過電圧保護集合体 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JPH1070246A (ja) | 半導体装置の保護素子 | |
| JPH0211020B2 (ja) | ||
| JP2002313947A (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JPS61190972A (ja) | 半導体集積回路装置 | |
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH02219260A (ja) | 半導体装置のノイズ障害防止装置 | |
| JPH03124056A (ja) | 保護素子 | |
| JPS60120569A (ja) | 入力回路 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JP3493713B2 (ja) | 半導体装置 | |
| JPH06151715A (ja) | 半導体集積回路の静電保護回路素子 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JP2005085820A (ja) | 半導体装置 | |
| JPS645899Y2 (ja) | ||
| JPS62122164A (ja) | 入力保護回路 | |
| JPH03214765A (ja) | 半導体集積回路 | |
| JPS61274343A (ja) | 半導体装置 |