KR100647189B1 - 선택가능메모리모듈및그동작방법 - Google Patents

선택가능메모리모듈및그동작방법 Download PDF

Info

Publication number
KR100647189B1
KR100647189B1 KR1019970067699A KR19970067699A KR100647189B1 KR 100647189 B1 KR100647189 B1 KR 100647189B1 KR 1019970067699 A KR1019970067699 A KR 1019970067699A KR 19970067699 A KR19970067699 A KR 19970067699A KR 100647189 B1 KR100647189 B1 KR 100647189B1
Authority
KR
South Korea
Prior art keywords
module
integrated circuit
terminals
memory
pins
Prior art date
Application number
KR1019970067699A
Other languages
English (en)
Other versions
KR19980064029A (ko
Inventor
윌버 씨. 보글리
로버트 엘. 워드
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR19980064029A publication Critical patent/KR19980064029A/ko
Application granted granted Critical
Publication of KR100647189B1 publication Critical patent/KR100647189B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Abstract

선택가능 메모리 모듈(10)이 제공된다. 이 메모리 모듈(10)은 메모리 모듈(10)에서 메모리 디바이스와 정보를 통신하기 위한 제1 다수의 핀(16), 및 모듈 어드레스를 수신하기 위한 제2 다수의 핀(22)을 갖고 있다. 모듈 선택 논리 회로(14)는 모듈 어드레스를 수신하도록 접속되고, 이 모듈 어드레스에 따라 모듈 선택 신호를 발생하도록 동작할 수 있다. 이 모듈 선택 신호는 선택 상태와 비선택 상태를 갖는다. 다수의 게이트(18)가 상기 제1 다수의 핀(16)과 상기 메모리 디바이스 사이에 접속되고 모듈 선택 신호를 수신하도록 접속된다. 게이트(18)는 상기 모듈 선택 신호가 선택 상태로 있을 때 상기 메모리 디바이스에 상기 제1 다수의 핀(16)을 접속하기 위해 동작하고, 상기 모듈 선택 신호가 비선택 상태로 있을 때 상기 메모리 디바이스(16)와 상기 제1 다수의 핀의 접속을 해제하도록 동작할 수 있다.

Description

선택 가능 메모리 모듈 및 그 동작 방법{SELECTABLE MEMORY MODULES AND METHOD OF OPERATION}
본 발명은 일반적으로 전자 시스템 분야에 관한 것으로, 특히 선택 가능 메모리 모듈 및 그 동작 방법에 관한 것이다.
100㎒ 이상의 클럭 주파수에서 동작하는 DRAM 및 동기 SDRAM과 같은 메모리 모듈을 필요로 하는 시스템은 표준 단일 인라인 메모리 모듈(SIMM)과 상이한 종류의 메모리 모듈을 요구할 수 있다. 종래의 SIMM은 이러한 고동작 주파수에 의해 증가되는 상호 접속, 잡음 및 물리적인 공간의 문제점을 갖고 있다. 100㎒에서 클럭되는 버스 시스템은 잡음을 감소시키고 신호의 통합성(integrity)을 향상시키기 위해 드라이버 당 최소의 부하(load)를 요구하고 있다. 그러나, 단일 버스 드라이버 상의 8개의 메모리 디바이스는 약 20㎊의 베이스(base)에 40㎊의 캐패시턴스를 부가할 수 있다. 많은 컴퓨터 시스템 제조자들은 버스 당 32개의 메모리 디바이스 만큼 요구할 수 있는 5기가 바이트의 주 메모리를 요구하게 된다. 이런 다수의 메모리 디바이스는 고동작 주파수에서 버스 드라이버에 대한 부하에 대하여 문제점을 야기할 수 있다.
본 발명에 따르면, 메모리 모듈에 대한 종래 구조와 관련된 문제점 및 단점을 상당히 감소시키거나 제거하기 위해 선택 가능 메모리 모듈 및 동작 방법이 제공된다.
본 발명에 따르면, 종래의 메모리 모듈의 구조와 관련된 문제점 및 단점을 상당히 감소시키거나 제거시키기 위해 선택 가능 메모리 모듈 및 그 동작 방법이 제공되고 있다.
본 발명에 따르면, 선택가능 메모리 모듈이 제공된다. 이 메모리 모듈은 메모리 모듈에서 디바이스와 정보를 통신하기 위한 제1 다수의 핀, 및 모듈 어드레스를 수신하기 위한 제2 다수의 핀을 갖고 있다. 모듈 선택 논리 회로는 모듈 어드레스를 수신하기 위해 접속되고, 이 모듈 어드레스에 따라 모듈 선택 신호를 발생하도록 동작할 수 있다. 이 모듈 선택 신호는 선택 상태와 비선택 상태를 갖는다. 다수의 게이트가 상기 제1 다수의 핀과 상기 메모리 디바이스 사이에 접속되고 모듈 선택 신호를 수신하도록 접속된다. 게이트는 상기 모듈 선택 신호가 선택 상태로 있을 때 상기 메모리 디바이스에 상기 제1 다수의 핀을 접속하기 위해 동작하고, 상기 모듈 선택 신호가 비선택 상태로 있을 때 상기 메모리 디바이스와 상기 제1 다수의 핀의 접속을 해제하도록 동작할 수 있다.
본 발명의 다른 특징에 따르면, 메모리 버스에서 메모리 모듈을 선택하기 위한 방법이 제공된다. 다수의 메모리 모듈이 메모리 버스에 접속된다. 각각의 메모리 모듈은 메모리 모듈의 메모리 디바이스와 정보를 통신하기 위한 제1 다수의 핀, 및 모듈 어드레스를 수신하기 위한 제2 다수의 핀을 갖고 있다. 바람직한 메모리 모듈의 모듈 어드레스는 상기 제2 다수의 핀을 통해 다수의 메모리 모듈과 통신된다. 각각의 메모리 모듈은 상기 메모리 모듈에 대응하는 모듈 어드레스의 수신에 응답하여 메모리 버스에 상기 제1 다수의 핀을 접속하고, 상기 메모리 모듈에 대응하지 않는 모듈 어드레스의 수신에 응답하여 상기 메모리 버스와 상기 제1 다수의 핀의 접속을 해제하도록 동작할 수 있다.
본 발명의 기술적 장점은 기존 SIMM에서 외부와의 인터페이스 제어용 입력/출력(I/O) 집적 회로를 갖춘 SIMM과 유사한 모듈 보드 상에 메모리 디바이스를 장착하는 것이다. 인터페이스 제어는 보드 레벨에서 신호 통합성을 다루고 어드레스 되지 않는 경우에 메모리 모듈을 분리한다. 그러므로, 메모리 모듈을 분리함으로써, 버스에 대한 부하가 감소되어 특히 고주파에서 버스의 신호를 보다 효율적으로 구동시키게 된다.
도 1A 및 도 1B는 본 발명의 기술에 따른 선택가능 메모리 모듈용 장치의 한 실시예의 블럭도이다. 여기에 도시된 바와 같이, 메모리 모듈(10)은 컴퓨터 시스템의 다른 부품과 통신하기 위한 버스(12)에 접속되어 있다. 메모리 모듈(10)은 모듈 선택 논리 회로(14) 및 다수의 핀(16)을 포함한다. 다수의 T 게이트(18)가 핀(16)에 접속되어 버스(12)와 접속되거나 접속 해제된다. 종래에 T 게이트를 사용하면 집적 회로 칩의 핀을 멀티플렉스하여 상이한 소스(source)가 검사시 동작 또는 응용시 동작 사이에서 선택하는 것과 같이, 핀을 구동하도록 선택하게 한다. 그러나, T 게이트(18)가 각각의 I/O 및 메모리 모듈(10)의 어드레스 핀과 버스(12)를 접속하거나 접속 해제하여, 메모리 모듈(10)은 버스(12)에 접속되어 부하가 될 수 있고 버스(12)로부터 접속해제 부하가 되지 않을 수 있다.
그러므로, 본 발명에 따르면, 메모리 모듈(10)은 T 게이트(18)을 이용하여 선택될 수 있고 분리될 수 있다. 이러한 메모리 모듈(10)이 선택되지 않은 경우에 버스(12)에 부하(예를 들면, 약 0.1 ㎊)로 부가되는 것보다 선택된 경우에 버스(12)에 부하(예를 들면 약10pF)로 더 많이 부가된다. 이것을 더 낮은 전압과 더 고속에서 양 구동 전류를 촉진하고 리플렉션을 감소시킨다. 도1A 및 도1B에 도시된 바와 같이, 모듈 선택 논리 회로(14)가 2개의 신호를 제공한다. 이 신호들은 메모리 모듈(10)이 선택되는 경우에, 모든 I/O를 접속하고 버스(12)에 핀을 어드레스하는 모든 T 게이트(18)을 온시키기 위해 동작한다. 이와 반대로, 이들 신호는 메모리 모듈(10)이 선택되지 않는 경우에, 버스(12)와 메모리 모듈(10)의 접속을 해제하도록 모든 T 게이트(18)을 오프시키도록 동작한다.
도 2는 본 발명에 따라 구성된 선택 가능 메모리 모듈(10)의 핀의 한 실시예의 블럭도이다. 여기에 도시된 바와 같이, 메모리 모듈(10)은 메모리 모듈(10)용 거닝(gunning) 트랜지스터 논리 회로(GTL) 및 전원/접지 핀을 제공하는 다수의 핀(20)을 포함하고 있다. 또한, 다수의 핀(22)는 메모리 모듈(10)을 어드레싱하는 LVTTL(저전압 트랜지스터-트랜지스터 논리 회로) 핀이다. 어드레스 핀(22)가 32 또는 64 모듈 어드레스를 제공하기 위해 동시에 5개 또는 6개를 사용할 수 있다. 어드레스 핀(22)는 메모리 모듈(10)이 선택되게 하는 5 또는 6 비트 모듈 어드레스를 제공할 수 있고, 다른 메모리 모듈이 선택되지 않는 동안 인터페이스 핀(20)의 나머지는 메모리 모듈(10)에 대해 유용하다. 5핀 모듈 어드레스에 의해 32개의 모듈 중 하나가 선택되고, 6핀 모듈 어드레스에 의해 64개의 모듈 중 하나가 선택될 수 있다. 또한, 메모리 모듈(10)이 도시된 바와 같이 방송 재생 핀(broadcast refresh pin)을 포함하고 있다. 이 핀은 메모리 모듈(10)이 현재 선택되지 않았어도 메모리 모듈(10)으로 하여금 방송 재생 신호를 수신하게 한다. 이런 방식으로, 모든 메모리 모듈은 선택되지 않고 재생되게 신호화될 수 있다.
도 3은 본 발명의 기술에 따라 소정의 메모리 모듈을 선택할 것인지의 여부를 결정하기 위해 모듈 어드레스 핀을 사용하는 한 실시예의 블럭도이다. 도 3에 도시된 바와 같이, 메모리 모듈(10)은 메모리 모듈 어드레스 핀 뿐만 아니라 시스템 클럭을 수신하는 모듈 어드레스 비교 회로(14)를 포함할 수 있다. 그 다음, 모듈 어드레스 비교 논리 회로(14)가 동작하여 메모리 모듈 어드레스를 분석하고 선택 신호, SELECT 및 선택 바 신호,
Figure pat00002
를 구동한다. 이 신호는 버스와 메모리 모듈을 접속하거나 접속 해제하도록 메모리 모듈(10)의 T 게이트에 공급된다. 부하에 따라, 1개의 모듈만을 활성화 하도록 다음 모듈의 턴온 및 턴오프를 동시에 발생하는 것을 확실히 하기 위해 시스템 클럭에 의해 모듈 어드레스가 게이트된다.
도 4는 본 발명의 기술에 따른 버스 구조에서 선택된 메모리 모듈의 한 실시예의 블럭도이다. 이 도면에 도시된 바와 같이, 다수의 메모리 모듈(26)이 메모리 버스(12)에 접속하는 메모리 소켓(24)에 접속된다. 이 실시예에서, 메모리 버스(12)는 접지에 접속되는 저항(28)에 의해 종단된다. 이 도면에 도시된 바와 같이, 중간 메모리 모듈(26)이 현재 선택되어 메모리 버스(12)에 접속된다. 본 발명에 따라, 다른 메모리 모듈(26)이 버스(12)로부터 격리(isolate)되어 있고, 시스템 옆에 보이지 않는다. 시스템 옆에 보이는 메모리 모듈은 중간 메모리 모듈(26) 뿐이고 다른 메모리 모듈(26)은 버스(12)에 적은 부하(약 1.1 ㎊)로 나타난다.
도 5는 본 발명의 기술에 따라 구성되는 모듈 소켓(24)의 한 실시예의 블럭도이다. 모듈 소켓(24)는 메모리 모듈 어드레스 핀을 수용하는 LVTTL 모듈(30)을 포함하고 선택 신호를 제공한다. 그것에 의해 모듈 선택이 각각의 소켓 위치에 의해 처리될 수 있다. 모듈 소켓(24)의 특정 어드레스는 예를 들어 제조시에 PC 보드에 소성(burn)될 수 있고, 보드에 하드와이어(hardwire)될 수 있다. 그러므로, 메모리 모듈 자체가 될 신호만이 선택 및 선택 바(bar) 신호일 수 있다.
본 발명에 따르면 본 발명을 실행하기 위해 메모리 모듈에 필요한 많은 핀을 감소시킬 수 있다.
본 발명을 상세히 기술하였지만, 첨부된 특허 청구의 범위에 기술된 바와 같은 본 발명의 정신 및 범위를 벗어나지 않고 여러가지로 변화, 대체 및 변경할 수 있다.
도 1A 및 도 1B는 본 발명의 기술에 따른 선택 가능 메모리 모듈용 장치의 한 실시예의 블럭도.
도 2는 본 발명의 기술에 따라 구성된 선택 가능 메모리 모듈의 핀의 한 실시예의 블럭도.
도 3은 본 발명의 기술에 따른 소정의 메모리 모듈을 선택할 것인지의 여부를 결정하기 위해 모듈 어드레스 핀을 사용하는 한 실시예의 블럭도.
도 4는 본 발명에 따른 버스 구조(bus scheme)내의 선택된 메모리 모듈의 한 실시예의 블럭도.
도 5는 본 발명의 기술에 따라 구성된 선택 가능 메모리 모듈 소켓의 한 실시예의 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 메모리 모듈
12 : 버스
14 : 모듈 선택 논리 회로
16 : 제1 핀
18 : 게이트
20 : 제2 핀

Claims (8)

  1. 집적 회로 모듈에 있어서,
    상기 모듈을 시스템 버스에 접속하고, 상기 모듈에 위치한 적어도 하나의 집적 회로의 다수의 터미널에 결합된 제1 다수의 터미널과,
    모듈 어드레스를 수신하기 위한 제2 다수의 터미널과,
    상기 제2 다수의 터미널에 결합된 적어도 하나의 입력을 가지며, 상기 제2 다수의 터미널에서 수신된 상기 모듈 어드레스에 응답하여 적어도 하나의 선택 신호를 생성하는 모듈 선택 논리 회로와,
    상기 제1 다수의 터미널과 상기 적어도 하나의 집적 회로의 상기 다수의 터미널 사이에 접속된 다수의 스위치 - 상기 스위치는, 상기 적어도 하나의 선택 신호의 선택 상태에 응답하여 상기 제1 다수의 터미널에 상기 적어도 하나의 집적 회로의 상기 다수의 터미널을 접속하고, 상기 적어도 하나의 선택 신호의 비선택 상태에 응답하여 상기 제1 다수의 터미널로부터 상기 적어도 하나의 집적 회로의 상기 다수의 터미널의 접속을 해제시킴 -
    를 포함하는 집적 회로 모듈.
  2. 제1항에 있어서, 상기 적어도 하나의 집적 회로는 메모리 디바이스인 집적 회로 모듈.
  3. 제2항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리 디바이스인 집적 회로 모듈.
  4. 제3항에 있어서, 방송 재생 신호를 수신하도록 접속된 방송 재생 핀을 더 포함하는 집적 회로 모듈.
  5. 제3항에 있어서, 상기 제1 다수의 터미널은 상기 집적 회로 모듈의 입/출력 핀 및 어드레스 핀을 포함하는 집적 회로 모듈.
  6. 제1항에 있어서, 상기 집적 회로 모듈은 상기 집적 회로 모듈이 선택되지 않은 경우에 상기 시스템 버스로부터 격리되는 집적 회로 모듈.
  7. 제1항에 있어서, 상기 다수의 스위치는 T 게이트인 집적 회로 모듈.
  8. 제1항에 있어서, 상기 적어도 하나의 선택 신호는 SELECT 및
    Figure pat00003
    신호를 포함하는 집적 회로 모듈.
KR1019970067699A 1996-12-19 1997-12-11 선택가능메모리모듈및그동작방법 KR100647189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3244696P 1996-12-19 1996-12-19
US60/032,446 1996-12-19

Publications (2)

Publication Number Publication Date
KR19980064029A KR19980064029A (ko) 1998-10-07
KR100647189B1 true KR100647189B1 (ko) 2007-08-16

Family

ID=21865004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067699A KR100647189B1 (ko) 1996-12-19 1997-12-11 선택가능메모리모듈및그동작방법

Country Status (4)

Country Link
EP (1) EP0849737B1 (ko)
JP (1) JPH10301888A (ko)
KR (1) KR100647189B1 (ko)
DE (1) DE69724751T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953215A (en) * 1997-12-01 1999-09-14 Karabatsos; Chris Apparatus and method for improving computer memory speed and capacity
US6142830A (en) * 1998-03-06 2000-11-07 Siemens Aktiengesellschaft Signaling improvement using extended transmission lines on high speed DIMMS
JP4205553B2 (ja) 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
KR101618150B1 (ko) 2011-02-15 2016-05-19 삼성전자 주식회사 버블발생장치 및 이를 갖춘 세탁기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216637A (en) * 1990-12-07 1993-06-01 Trw Inc. Hierarchical busing architecture for a very large semiconductor memory
US5572457A (en) * 1994-07-05 1996-11-05 Siemens Aktiengesellschaft Module board including conductor tracks having disconnectable connecting elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216637A (en) * 1990-12-07 1993-06-01 Trw Inc. Hierarchical busing architecture for a very large semiconductor memory
US5572457A (en) * 1994-07-05 1996-11-05 Siemens Aktiengesellschaft Module board including conductor tracks having disconnectable connecting elements

Also Published As

Publication number Publication date
EP0849737A2 (en) 1998-06-24
KR19980064029A (ko) 1998-10-07
EP0849737A3 (en) 1999-04-28
JPH10301888A (ja) 1998-11-13
EP0849737B1 (en) 2003-09-10
DE69724751T2 (de) 2004-07-01
DE69724751D1 (de) 2003-10-16

Similar Documents

Publication Publication Date Title
US7274582B2 (en) High speed data bus
US6414868B1 (en) Memory expansion module including multiple memory banks and a bank control circuit
US7093066B2 (en) Method for bus capacitance reduction
WO2003005050B1 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
JPH06259196A (ja) ディスク駆動装置
EP1074991B1 (en) Semiconductor memory device
US5953515A (en) Pluggable electronic card presence detect scheme for use in parallel and serial vital detect product data (VPD) collection systems
KR100647189B1 (ko) 선택가능메모리모듈및그동작방법
US7253457B2 (en) Semiconductor device with external terminals arranged symmetrically with respect to a normal external terminal arrangement
US5579264A (en) Distributed signal drivers in arrayable devices
US20030149805A1 (en) Bus speed controller using switches
US6028781A (en) Selectable integrated circuit assembly and method of operation
US6819598B2 (en) Memory module self identification
US7434125B2 (en) Integrated circuit, test system and method for reading out an error datum from the integrated circuit
US7188010B2 (en) Device and method for converting a diagnostic interface to SPI standard
US5834949A (en) Bus driver failure detection system
US7145378B2 (en) Configurable switch with selectable level shifting
US5821798A (en) Method for determining whether bi-directional or unidirectional data line circuits are used
JP2003167839A (ja) 半導体メモリ装置
JP3980211B2 (ja) 半導体メモリ・カード用のローカル制御式ｆｅｔデータ・スイッチ
KR19990003911A (ko) 메모리 소자의 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 12

EXPY Expiration of term