JPH06259196A - ディスク駆動装置 - Google Patents

ディスク駆動装置

Info

Publication number
JPH06259196A
JPH06259196A JP5044051A JP4405193A JPH06259196A JP H06259196 A JPH06259196 A JP H06259196A JP 5044051 A JP5044051 A JP 5044051A JP 4405193 A JP4405193 A JP 4405193A JP H06259196 A JPH06259196 A JP H06259196A
Authority
JP
Japan
Prior art keywords
connection point
disk drive
connection
voltage level
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5044051A
Other languages
English (en)
Other versions
JP2501746B2 (ja
Inventor
Hideo Asano
秀夫 浅野
Keisuke Shimomura
啓介 下村
Masayuki Murakami
昌之 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP5044051A priority Critical patent/JP2501746B2/ja
Priority to US08/205,971 priority patent/US5519882A/en
Publication of JPH06259196A publication Critical patent/JPH06259196A/ja
Application granted granted Critical
Publication of JP2501746B2 publication Critical patent/JP2501746B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、ATインターフェイスに接
続される2つのディスク駆動装置を、1つのジャンパ・
ブロックのみにより、ローカル選択若しくはケーブル選
択に於けるマスター若しくはスレーブとして指定する事
である。 【構成】 データ処理装置の第1電圧レベルに接続され
た1つのインターフェイス・ラインを含む複数のインタ
ーフェイス・ラインを介して上記データ処理装置に接続
されたディスク駆動装置に於て、上記複数のインターフ
ェイス・ラインに夫々接続された複数の接続点と、上記
1つのインターフェイス・ラインに選択的に接続され得
る第1接続点と、浮動電圧に保たれた第2接続点と、第
1電圧レベルに接続された第3接続点と、第2電圧レベ
ルに接続され、上記第1、第2及び第3接続点の1つに
選択的に接続される第4接続点と、上記第4接続点に接
続され、該第4接続点の電圧レベルを検出して自分自身
を第1ディスク駆動装置若しくは第2ディスク駆動装置
として認識する制御装置とを含むディスク駆動装置。

Description

【発明の詳細な説明】
【0002】
【従来の技術】
【0003】パーソナル・コンピュータとハード・ディ
スク駆動装置(HDD)とを接続するためのインターフ
ェイスの1つとしてATインターフェイスが用いられて
きた。ATインターフェイスに於ては、図11に示され
るように2つのHDDのコネクタ82及び83がパーソ
ナル・コンピュータのインターフェイス・コネクタ81
にディズイ・チェイン接続され、そして一方のHDDが
マスターHDDとして働き、他方のHDDがスレーブH
DDとして動作する。ATインターフェイスは40本の
インターフェイス・ラインを規定している。実際には4
0本のインターフェイスラインに加えて4本の電源ライ
ンが追加されることができる。図11には、これら44
本のライン#1乃至#44が示され、そしてこれらをイ
ンターフェイス・ラインと呼ぶ。HDDは、少なくとも
情報を記憶するハード・ディスク、読み取り/書き込み
ヘッド、ハード・ディスクを回転させるスピンドル・モ
ータ及び回路基板を有する。回路基板上には、少なくと
も読み取り/書き込み回路、ヘッド駆動回路、モータ駆
動回路、インターフェイス回路、これらを制御する制御
回路及びインターフェイス・ラインに接続されたコネク
タ82(83)が設けられている。一方のHDDをマス
ターHDD即ち第1HDDとして動作させ、他方のHD
DをスレーブHDD即ち第2HDDとして動作させるた
めにはマスターを表す制御信号及びスレーブを表す制御
信号を2つのHDDの制御装置に供給しなければならな
い。マスターを表す制御信号を制御装置が検出した時、
このHDDはマスターHDDとして動作し、そしてスレ
ーブを表す制御信号を検出した時、このHDDはスレー
ブHDDとして動作する。
【0004】HDDの制御装置にマスターを表す制御信
号若しくはスレーブを表す制御信号を供給する2つの方
法がある。第1の方法に於ては、スイッチ手段がHDD
に設けられ、マスターを表す信号(例えば低電圧レベル
の信号)若しくはスレーブを表す信号(例えば高電圧レ
ベルの信号)をHDDの制御回路に供給する。このスイ
ッチ手段による選択は、インターフェイス・ラインとは
別離されているので、ローカル選択と呼ばれる。図11
に示されるピン#45,#46,#47及び#48は、
ローカル選択のスイッチ手段として働く。これらのピン
#45乃至#48は、インターフェイス・ラインには接
続されない。
【0005】コネクタ82及び83の構造を更に詳細に
説明する。コネクタ83の構造はコネクタ82の構造と
同じである。図12は、コネクタ及びジャンパ・プラグ
の構造を示し、図15はピン#45乃至#48の電気的
接続を示す。ピン#45及び46は電気的に浮いてお
り、即ちどの電圧にも接続されておらず、従って゛ピン
#45及びピン#46の電圧は浮動電圧である。ピン#
47は基準電位例えば接地電位に接続され、そしてピン
#48は線90及び抵抗91を介して、基準電位と異な
る電位(例えば+5V)に接続される。HDDの制御装
置は、端子92の電位を検出することによりこのHDD
がマスターHDD若しくはスレーブHDDとして指定さ
れたのかを検出する。マスターHDDの指定は、操作者
即ちユーザがピン#47及び#48の2つを選択的に接
続することにより行われ、そしてスレーブHDDの指定
は、ピン#47及びピン#48の2つを接続しないこと
により行われる。図13及び図14を参照するに、ピン
#47及び#48の2つを接続するためにジャンパ・ブ
ロック93が用いられる。ジャンパ・ブロック93は、
絶縁材料で作られピンを受け取る導電性の受け部材即ち
第1及び第2ジャンパ接続点94及び95並びに受け部
材94及び95を電気的に接続する線96を含む。図1
3に示されるように、操作者によりジャンパ・プラグ9
3がピン#47及び#48に挿入されると、ピン#47
およびピン#48が接続され、その結果端子92は基準
電位(低電圧レベル)に接続される。HDDの制御装置
は低電圧レベルを検出し、これによりHDDはマスター
HDDとして動作する。
【0006】図14に示されるように、ジャンパ・ブロ
ック93がピン#45及び#46に挿入されると、端子
92の電位は+5Vであり、その結果HDDの制御装置
は高電圧レベルを検出し、これによりHDDはスレーブ
HDDとして動作する。第2の方法は、アメリカン・ナ
ショナル・スタンダード・フォウ・インフォメーション
・システムズのATアタッチメント仕様に基づいて決め
られているケーブル選択である。この第2の方法に於て
は、図11のインターフェイス・ライン#28の電位が
マスター若しくはスレーブを指定する。パーソナル・コ
ンピュータのコネクタ81のインターフェイス・ライン
#28は図11に示されるように、基準電位(0V)に
接続されている。コネクタ83は点線80により示され
るようにユーザによって基準電位から切離される。即
ち、コネクタ83の#28ピンの電圧はオープン即ち浮
いている。このオープン電圧はスレーブを表し、従って
コネクタ83に接続されたHDDの制御装置はピン#2
8の電圧を検出することにより自分自身をスレーブとし
て認識する。コネクタ82のピン#28は基準電位であ
り、かくしてコネクタ82に接続されたHDDは、ピン
#28の電圧を検出することにより自分自身をマスター
として認識する。
【0007】
【発明が解決しようとする課題】
【0008】ローカル選択及びケーブル選択の両方をサ
ポートするためには従来は2つのスイッチ手段が要求さ
れた。第1のスイッチ手段はローカル選択及びケーブル
選択のいずれかを選択するために必要とされ、第2のス
イッチ手段は、第1のスイッチ手段によりローカル選択
が選択された時に、スレーブを表す高電圧レベル及びマ
スターを表す低電圧レベルのいずれかを選択するための
ものである。この従来の方式は次の問題点を生じる。即
ち、ユーザが第1及び第2のスイッチ手段を切り換えな
ければならず、そして制御装置は最初に第1スイッチ手
段の出力電圧を調べることにより、動作モードがローカ
ル選択モードかケーブル選択モードであるかを調べ、若
しも第1スイッチ手段がケーブル選択モードに切り換え
られていれば、インターフェイス・ライン#28の電圧
を調べ、もしも第1スイッチ手段がローカル選択モード
に切り換えられていれば、次に第2スイッチ手段の電圧
レベルを調べることにより、マスターかスレーブかを調
べなければならない。
【0009】
【課題を解決するための手段】
【0010】本発明に従うディスク駆動手段は、データ
処理手段の第1電圧レベルに接続された1つのインター
フェイス・ラインを含む複数のインターフェイス・ライ
ンを介してデータ処理手段に接続され、そして、上記複
数のインターフェイス・ラインに夫々接続された複数の
接続点と、上記1つのインターフェイス・ラインに選択
的に接続され得る第1接続点と、浮動電圧に保たれた第
2接続点と、第1電圧レベルに接続された第3接続点
と、第2電圧レベルに接続され、上記第1、第2及び第
3接続点の1つに選択的に接続される第4接続点と、上
記第4接続点に接続され、該第4接続点の電圧レベルを
検出して自分自身を第1ディスク駆動装置若しくは第2
ディスク駆動装置として認識する制御装置とを含む。上
記ディスク駆動装置は、上記複数のインターフェイス・
ラインに夫々接続された複数の接続点を有するコネクタ
を含み、そして上記第1、第2、第3及び第4接続点は
上記複数の接続点に隣接して上記コネクタ上に設けられ
ている。上記1つのインターフェイス・ラインは、アメ
リカン・ナショナル・スタンダード・フォ・インフォメ
ーション・システムズのATアタッチメント仕様のケー
ブル選択ラインとして指定されている。上記第1電圧レ
ベルは、基準電圧レベルである。上記ディスク駆動装置
は回路板を含み、上記第1、第2、第3及び第4接続点
並びに上記制御手段は上記回路板上に設けられている。
【0011】夫々の一端がデータ処理手段に接続された
複数のインターフェイス・ラインの他端に夫々接続され
た複数の接続点を有するコネクタを含み、上記複数の接
続点は、一端が上記データ処理手段の第1電圧レベルに
接続された1つのインターフェイス・ラインの他端に選
択的に接続され得る1つの接続点を含むディスク駆動装
置に於て、上記コネクタは、上記1つの接続点に接続さ
れた第1接続点と、浮動電圧に保たれた第2接続点と、
第1電圧レベルに接続された第3接続点と、第2電圧レ
ベルに接続された第4接続点とを含み、上記ディスク駆
動装置は、上記第4接続点を、少なくとも上記第1接続
点若しくは第3接続点に接続するジャンパ装置と、上記
第4接続点に接続され、該第4接続点の電圧レベルを検
出し、自分自身が第1ディスク駆動装置として、若しく
は第2ディスク駆動装置として認識する制御装置とを含
む、上記ディスク駆動装置。
【0012】上記第1、第2、第3及び第4接続点は、
夫々第1、第2、第3及び第4接続ピンにより形成さ
れ、上記第1、第2、第3及び第4接続ピンは上記複数
の接続点に隣接して設けられている。上記ジャンパ装置
は第1ジャンパ接続点及び第2ジャンパ接続点を含み、
上記第1及び第2ジャンパ接続点の間の距離は、上記第
1及び第4接続ピンの間の距離にそして上記第3及び第
4接続ピンの間の距離に等しい。上記1つのインターフ
ェイス・ラインは、アメリカン・ナショナル・スタンダ
ード・フォ・インフォメーション・システムズのATア
タッチメント仕様のケーブル選択ラインとして指定され
ている。上記第1電圧レベルは基準電位である。複数の
インターフェイス・ラインを介してディスク駆動装置に
接続され、上記複数のインターフェイス・ラインは第1
電圧レベルに接続された1つのインターフェイス・ライ
ンを含むパーソナル・コンピュータに於て、上記ディス
ク駆動装置は、上記複数のインターフェイス・ラインに
夫々接続された複数の接続点と、上記1つのインターフ
ェイス・ラインに選択的に接続されうる第1接続点と、
浮動電圧に接続された第2接続点と、第1電位に接続さ
れた第3接続点と、第2電位に接続された第4接続点
と、上記第4接続点に接続され、上記第4接続点の電位
を検出して自分自身を第1ディスク駆動装置として若し
くは第2ディスク駆動装置として認識する制御装置とを
含み、上記パーソナル・コンピュータは、上記第1、第
2、第3及び第4接続点に接続され、該第4接続点を、
上記第1、第2もしくは第3接続点に接続する接続手段
を含む。
【0013】
【実施例】
【0014】ディスク駆動装置は、少なくとも情報を記
憶する ハードディスク、読み取り/書き込みヘッド、
ハード・ディスクを回転させるスピンドル・モータ及び
回路基板を含む。回路基板上には、少なくとも読み取り
/書き込み回路、ヘッド駆動回路、モータ駆動回路、こ
れらを制御する制御回路例えばMPU、インターフェイ
ス回路及びインターフェイス・ラインに接続されるコネ
クタが設けられている。これらはこの分野で周知である
ので、図示せずコネクタだけを図示する 図1は、本発明に従うコネクタ1を示す。コネクタ1の
ピンの数及び配列は図12に示す従来のコネクタ82
(83)とほぼ同じである。図1の本発明のコネクタ1
及び図12の従来のコネクタの違いは、本発明のコネク
タ1に於てはケーブル選択のためのピン#28及びロー
カル選択のためのピン#46が接続線3により接続され
ている事である。図2に示されるように、コネクタ1は
図11に示されるATインターフェイスにディズイ・チ
ェイン接続された2つのコネクタ82及び83の代わり
に用いられる。図2において、コネクタ1AはHDD5
に接続され、そしてコネクタ1BはHDD6に接続され
る。
【0015】コネクタ1Bへのインターフェイス・ライ
ン#28は、点線5Aにより示されるようにユーザによ
り切断されており、従ってコネクタ1Bのピン#28の
電位はオープン電位である。パーソナル・コンピュータ
のATインターフェイス・コネクタ4のインターフェイ
ス・ライン#28は基準電位に接続されている。コネク
タ1はインターフェイス・ライン#1乃至#44夫々に
接続されるピン即ち接続点#1乃至#44を有する。ピ
ン#45乃至#48はインターフェイス・ラインに接続
されない。
【0016】本発明のコネクタ1を用いることにより、
ローカル選択及びケーブル選択の両方におけるマスター
及びスレーブの指定が1つのジャンパ・プラグだけによ
り実現される。ジャンパ・プラグは図12に示されてい
る従来のジャンパ・プラグ93と同じである。図3,図
4,図5及び図6を参照して本発明に於けるローカル選
択及びケーブル選択を説明する。図3及び図4はローカ
ル選択を示す。ローカル選択は、ケーブル選択を用いる
ことなくマスター及びスレーブを選択し、一方ケーブル
選択は、ローカル選択を用いることなく、インターフェ
イス・ライン#28の電位によりマスター若しくはスレ
ーブを選択する。ユーザは、ローカル選択若しくはケー
ブル選択の1つを用いることによりマスターもしくはス
レーブを指定できる。図3のコネクタ1AはHDD5に
接続され、HDD5がマスターHDD即ち第1ディスク
駆動装置として指定されるものとし、そして図4のコネ
クタ1BがHDD6に接続され、そしてHDD6がスレ
ーブHDD即ち第2ディスク駆動装置として指定される
ものとする。
【0017】コネクタ1A及びコネクタ1Bは、インタ
ーフェイス・ライン#1乃至#44に夫々接続された複
数の接続点即ちピン#1乃至#44を有する。ピン#4
6即ち第1接続点は、インターフェイス・ライン#28
に選択的に接続され得る。即ち、図2に示されるように
コネクタ1Aのピン#46はインターフェイス・ライン
#28に接続され、一方コネクタ1Bのピン#46は点
線5Aにより示されるようにユーザによりインターフェ
イス・ライン#28から切りはなされている。ピン#4
5即ち第2接続点の電位はオープン電位である。ピン#
47即ち第3接続点の電位は基準電位に接続されてい
る。ピン#48即ち第4接続点は抵抗を介して+5Vに
接続される。図3においてユーザによりジャンパ・プラ
グ2がピン#47及び#48に挿入されその結果ピン#
47及び#48が接続される。従って出力端子7Aの電
位は基準電位即ち低電圧レベルである。HDD5の制御
装置(図示せず)は、出力端子7Aの低電圧レベルを検
出し、その結果制御装置は自分自身をマスターとして認
識する。図4において、ユーザによりジャンパ・プラグ
2がピン#45及び#46に接続される。あるいは、ジ
ャンパ・プラグを上記2つのピンに接続しない。従っ
て、出力端子7Bの電位は+5V(高電圧レベル)であ
る。HDD6の制御装置(図示せず)は、出力端子7B
の高電圧レベルを検出し、その結果制御装置は自分自身
をスレーブとして認識する。前述のごとく、ローカル選
択ではケーブル選択を用いることなくマスターもしくは
スレーブを選択するので、図3及び図4においてはピン
#28が出力端子7A及び7Bに接続されない。
【0018】図5及び図6はケーブル選択を示す。図5
のコネクタ1Aは図2及び図3のコネクタ1Aである。
図5において、ユーザによりジャンパ・プラグ2がピン
#46及び#48に挿入され、その結果ピン#46及び
#48が接続される。ピン#28及びピン#46は本発
明にしたがって接続線3により接続されており、そして
ピン#28はパーソナル・コンピュータの基準電位に接
続されているので、出力端子7Aの電位は基準電位即ち
低電圧レベルである。HDD5の制御装置は出力端子7
Aの低電圧レベルを検出し、その結果制御装置は自分自
身をマスターとして認識する。図6のコネクタ1Bは図
2及び図4のコネクタ1Bである。図6においてユーザ
によりジャンパ・プラグ2がピン#46及びピン#48
が接続される。ピン#46及び#28は本発明により接
続線3により接続されており、そしてコネクタ1Bのピ
ン#28の電位は図2の点線5Aにより示されるように
オープン電圧即ち浮動電圧である。図6の回路接続から
明らかなように出力端子7Bの電圧は+5V即ち高電圧
レベルである。HDD6の制御装置は出力端子7Bの高
電圧レベルを検出し、その結果制御装置は自分自身をス
レーブとして認識する。本発明により、ケーブル選択で
浮動電圧即ちオープン電圧が選択された場合、出力端子
7Bには、ローカル選択のスレーブに対応する+5Vが
発生される。そしてケーブル選択で0Vが選択された場
合、出力端子7Aにはローカル選択のマスターに対応す
る0Vが発生される。従ってHDDの制御装置はローカ
ル選択及びケーブル選択に係わりなく、出力端子7A及
び7Bの出力電圧のみを検出する事ができる。そして、
出力電圧が0V即ち低電圧レベルならば制御装置は自分
自身をマスターとして認識し、出力電圧が+5V即ち高
電圧レベルであるならば、制御装置は自分自身をスレー
ブとして認識する事ができる。
【0019】図3、図4,図5及び図6に示されるよう
に、ピン#45,ピン#46,ピン#47及びピン#4
8はマトリクス状に配列されている。そしてジャンパ・
プラグ2はピン#47及びピン#48に、ピン#45及
びピン#46に、そしてピン#46及びピン#48に挿
入される。図7に示されるように、ジャンパ・プラグ2
の導電性受け部材即ち第1及び第2ジャンパ接続点8及
び9の間の距離Aは、ピン#45及び#46の間の距離
に、ピン#47及び#48の間の距離に、そしてピン#
46及び#48の間の距離に等しい。図1に示されるよ
うに、ピン#45,#46,#47及び#48は、コネ
クタのATインターフェイス・ピン#1乃至#44と隣
接して設けられており、インターフェイス・ライン#1
乃至#44に接続されない。しかしながら、ピン#45
及び#48は、図8に示されるように、コネクタ1に接
続された回路基板11上に形成されることができる。そ
して、ピン#45及び#46の間の距離、ピン#46及
び#48の間の距離、並びにピン#47及び#48の間
の距離は図7の距離Aに等しい。
【0020】図9はピン#45乃至ピン#48の他の配
列を示す。ジャンパ・プラグ2はケーブル選択の時に
は、ユーザによりピン#46及びピン#48に挿入さ
れ、ローカル選択に於てスレーブが指定された時にはピ
ン#45及び#48に挿入され、そしてローカル選択に
於てマスターが指定された時にはピン#47及び#48
に挿入される。ピン#46及び#48の間の距離、ピン
#45及び#48の間の距離並びにピン#47及び#4
8の間の距離は、図7の距離Aに等しい。図9のピン#
45乃至#48は、コネクタのインターフェイス・ピン
#1乃至#44に隣接して形成されてもよく、又は図8
に示すごとく回路基板上に形成される事ができる。図9
のピン#46即ち第1接続点、ピン#45即ち第2接続
点若しくはピン#47即ち第3接続点に対して、ピン#
48即ち第4接続点を接続するために、ジャンパ・ブロ
ックが使用されたが、これらの代わりに1極3投スイッ
チが使用され得る コネクタ1A及び1Bの夫々のピン#45乃至#48及
びジャンパ・ブロック、又は上記1極3投スイッチは図
10の切り換え装置13としてパーソナル・コンピュー
タのようなデータ処理装置内に設けられる事ができる。
又、切り換え装置13は電子的スイッチ回路により実現
される事ができる。
【0021】
【発明の効果】
【0022】本発明より、ローカル選択及びケーブル選
択におけるマスター及びスレーブの指定が1つのジャン
パ・ブロック若しくは1つの切り換え装置により行なわ
れる事ができる。。
【図面の簡単な説明】
【図1】本発明のコネクタの接続を示す図である。
【図2】本発明のコネクタを用いた接続を示す図であ
る。
【図3】本発明によるローカル選択に於けるマスターの
指定を示す図である。
【図4】本発明によるローカル選択に於けるスレーブの
指定を示す図である。
【図5】本発明によるケーブル選択に於けるマスターの
指定を示す図である。
【図6】本発明によるケーブル選択に於けるスレーブの
指定を示す図である。
【図7】本発明において用いられるジャンパ・ブロック
を示す図である。
【図8】本発明のピン#45乃至#48の取付けを示す
図である。
【図9】本発明の切り換え装置を示す図である。
【図10】本発明に従いパーソナル・コンピュータに設
けられた切り換え装置を示す図である。
【図11】従来の接続を示す図である。
【図12】従来のコネクタを示す図である。
【図13】従来の接続を示す図である。
【図14】従来の接続を示す図である。
【図15】従来の接続を示す図である。
【符号の説明】
1 ・・・ コネクタ 2 ・・・ ジャンパ・プラグ 3 ・・・ 接続線 4 ・・・ ATインターフェイス・コネク
タ 5及び6 ・・・ HDD 7A及び7B ・・・ 出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下村 啓介 神奈川県藤沢市桐原町1番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 村上 昌之 神奈川県藤沢市桐原町1番地 日本アイ・ ビー・エム株式会社 藤沢事業所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】データ処理手段の第1電圧レベルに接続さ
    れた1つのインターフェイス・ラインを含む複数のイン
    ターフェイス・ラインを介して上記データ処理手段に接
    続されたディスク駆動装置に於て、 上記複数のインターフェイス・ラインに夫々接続された
    複数の接続点と、 上記1つのインターフェイス・ラインに選択的に接続さ
    れ得る第1接続点と、 浮動電圧に保たれた第2接続点と、 第1電圧レベルに接続された第3接続点と、 第2電圧レベルに接続され、上記第1、第2及び第3接
    続点の1つに選択的に接続される第4接続点と、 上記第4接続点に接続され、該第4接続点の電圧レベル
    を検出して自分自身を第1ディスク駆動装置若しくは第
    2ディスク駆動装置として認識する制御装置とを含む上
    記ディスク駆動装置。
  2. 【請求項2】上記複数のインターフェイス・ラインに夫
    々接続された複数の接続点を有するコネクタを含み、そ
    して上記第1、第2、第3及び第4接続点は上記複数の
    接続点に隣接して上記コネクタ上に設けられている請求
    項1のディスク駆動装置。
  3. 【請求項3】上記1つのインターフェイス・ラインは、
    アメリカン・ナショナル・スタンダード・フォ・インフ
    ォメーション・システムズのATアタッチメント仕様の
    ケーブル選択ラインとして指定されている請求項2のデ
    ィスク駆動装置。
  4. 【請求項4】上記第1電圧レベルは、基準電圧レベルで
    ある請求項3のディスク駆動装置。
  5. 【請求項5】回路板を含み、上記第1、第2、第3及び
    第4接続点並びに上記制御手段は上記回路板上に設けら
    れている請求項1のディスク駆動装置。
  6. 【請求項6】夫々の一端がデータ処理手段に接続された
    複数のインターフェイス・ラインの他端に夫々接続され
    た複数の接続点を有するコネクタを含み、上記複数の接
    続点は、一端が上記データ処理手段の第1電圧レベルに
    接続された1つのインターフェイス・ラインの他端に選
    択的に接続され得る1つの接続点を含むディスク駆動装
    置に於て、 上記コネクタは、上記1つの接続点に接続された第1接
    続点と、 浮動電圧に保たれた第2接続点と、 第1電圧レベルに接続された第3接続点と、 第2電圧レベルに接続された第4接続点とを含み、 上記ディスク駆動装置は、上記第4接続点を、少なくと
    も上記第1接続点若しくは第3接続点に接続するジャン
    パ装置と、上記第4接続点に接続され、該第4接続点の
    電圧レベルを検出し、自分自身が第1ディスク駆動装置
    として、若しくは第2ディスク駆動装置として認識する
    制御装置とを含む、上記ディスク駆動装置。
  7. 【請求項7】上記第1、第2、第3及び第4接続点は、
    夫々第1、第2、第3及び第4接続ピンにより形成さ
    れ、上記第1、第2、第3及び第4接続ピンは上記複数
    の接続点に隣接して設けられている請求項6のディスク
    駆動装置。
  8. 【請求項8】上記ジャンパ装置は第1ジャンパ接続点及
    び第2ジャンパ接続点を含み、上記第1及び第2ジャン
    パ接続点の間の距離は、上記第1及び第4接続ピンの間
    の距離にそして上記第3及び第4接続ピンの間の距離に
    等しい請求項7のディスク駆動装置。
  9. 【請求項9】 上記第1ジャンパ接続点及び第2ジャン
    パ接続点の間の距離は、上記第1及び第2接続点の間の
    距離に等しい請求項8のディスク駆動装置。
  10. 【請求項10】上記1つのインターフェイス・ライン
    は、アメリカン・ナショナル・スタンダード・フォ・イ
    ンフォメーション・システムズのATアタッチメント仕
    様のケーブル選択ラインとして指定されている請求項8
    のディスク駆動装置。
  11. 【請求項11】上記第1電圧レベルは基準電位である請
    求項9のディスク駆動装置。
  12. 【請求項12】複数のインターフェイス・ラインを介し
    てディスク駆動装置に接続され、上記複数のインターフ
    ェイス・ラインは第1電圧レベルに接続された1つのイ
    ンターフェイス・ラインを含むパーソナル・コンピュー
    タに於て、 上記ディスク駆動装置は、上記複数のインターフェイス
    ・ラインに夫々接続された複数の接続点と、上記1つの
    インターフェイス・ラインに選択的に接続されうる第1
    接続点と、浮動電圧に接続された第2接続点と、第1電
    位に接続された第3接続点と、第2電位に接続された第
    4接続点と、上記第4接続点に接続され、上記第4接続
    点の電位を検出して自分自身を第1ディスク駆動装置と
    して若しくは第2ディスク駆動装置として認識する制御
    装置とを含み、 上記パーソナル・コンピュータは、上記第1、第2、第
    3及び第4接続点に接続され、該第4接続点を、上記第
    1、第2もしくは第3接続点に接続する接続手段を含む
    上記パーソナル・コンピュータ。 【0001】
JP5044051A 1993-03-04 1993-03-04 ディスク駆動装置 Expired - Lifetime JP2501746B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5044051A JP2501746B2 (ja) 1993-03-04 1993-03-04 ディスク駆動装置
US08/205,971 US5519882A (en) 1993-03-04 1994-03-03 System for configuring a disk drive as a master or slave by either cable or local selection with only one jumper block or one switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5044051A JP2501746B2 (ja) 1993-03-04 1993-03-04 ディスク駆動装置

Publications (2)

Publication Number Publication Date
JPH06259196A true JPH06259196A (ja) 1994-09-16
JP2501746B2 JP2501746B2 (ja) 1996-05-29

Family

ID=12680819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5044051A Expired - Lifetime JP2501746B2 (ja) 1993-03-04 1993-03-04 ディスク駆動装置

Country Status (2)

Country Link
US (1) US5519882A (ja)
JP (1) JP2501746B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778532A2 (en) 1995-12-05 1997-06-11 International Business Machines Corporation An information processing apparatus
JP2004334880A (ja) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd ディスクドライブの状態認識方法及びシステム
JP2011034596A (ja) * 2010-11-10 2011-02-17 Toshiba Tec Corp Hdd取付基板および電子機器

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248045B1 (ko) 1997-05-19 2000-03-15 윤종용 하드디스크마스터제작시스템및그제작방법
US6076180A (en) 1997-06-23 2000-06-13 Micron Electronics, Inc. Method for testing a controller with random constraints
US5832418A (en) * 1997-06-23 1998-11-03 Micron Electronics Apparatus for testing a controller with random contraints
US6460093B1 (en) * 1997-09-12 2002-10-01 Hewlett-Packard Company Automatic configuration of primary and secondary peripheral devices for a computer
US6145019A (en) * 1998-03-02 2000-11-07 Hewlett-Packard Company Unconfigured device that automatically configures itself as the primary device if no other unconfigured device is present
WO1999053627A1 (en) 1998-04-10 1999-10-21 Chrimar Systems, Inc. Doing Business As Cms Technologies System for communicating with electronic equipment on a network
US6714887B1 (en) * 1998-09-29 2004-03-30 Seagate Technology Llc Portable disc drive testing apparatus
US6349345B1 (en) * 1999-01-29 2002-02-19 Hewlett-Packard Company Autoconfigurable device that provisionally configures itself as the primary or secondary peripheral device depending on if another peripheral device is present
EP1207533A1 (en) * 2000-11-15 2002-05-22 Cheng-Chun Chang Control device for master/slave signal of storing device in a computer mobile rack
US7069364B2 (en) * 2002-08-22 2006-06-27 Quanta Computer Inc. Automatic status assignment logic circuit apparatus for bay devices
US7003608B2 (en) * 2003-06-12 2006-02-21 International Business Machines Corporation Method and system for automatic configuration of IDE bus devices
JP2005267239A (ja) * 2004-03-18 2005-09-29 Hitachi Global Storage Technologies Netherlands Bv 記憶装置及び記憶装置間でファイルを転送する方法
KR100604893B1 (ko) * 2004-08-14 2006-07-28 삼성전자주식회사 호스트 시스템과 주변 장치 사이의 통신 파라메터 설정 방법
KR100674946B1 (ko) * 2005-01-19 2007-01-26 삼성전자주식회사 디스크 드라이브의 데이터 복사 방법 및 그 장치
JP4471941B2 (ja) * 2005-03-10 2010-06-02 山一電機株式会社 半導体装置用ソケット
GB2424308A (en) * 2005-03-14 2006-09-20 Jozef Vagovic Dual hard disc drive
US7949825B2 (en) * 2007-04-10 2011-05-24 At&T Intellectual Property I, Lp Disk array synchronization using power distribution
JP4368901B2 (ja) * 2007-04-12 2009-11-18 山一電機株式会社 データ設定器
JP2009036679A (ja) * 2007-08-02 2009-02-19 Yamaichi Electronics Co Ltd 半導体装置用ソケット
JP4495200B2 (ja) * 2007-09-28 2010-06-30 山一電機株式会社 半導体装置用ソケット
CN101911398B (zh) * 2007-12-27 2013-02-27 山一电机株式会社 半导体装置用插座
JP2010118275A (ja) * 2008-11-13 2010-05-27 Yamaichi Electronics Co Ltd 半導体装置用ソケット

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907105A (en) * 1988-03-11 1990-03-06 Maxtor Corporation Synchronized spindle control for disk drives
US5023831A (en) * 1988-07-18 1991-06-11 Western Digital Corporation Intelligent disk drive having configurable controller subsystem providing drive-status information via host-computer expansion bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778532A2 (en) 1995-12-05 1997-06-11 International Business Machines Corporation An information processing apparatus
EP0778532A3 (en) * 1995-12-05 1997-07-30 International Business Machines Corporation An information processing apparatus
JP2004334880A (ja) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd ディスクドライブの状態認識方法及びシステム
JP4578855B2 (ja) * 2003-05-06 2010-11-10 三星電子株式会社 ディスクドライブの状態認識方法及びシステム
JP2011034596A (ja) * 2010-11-10 2011-02-17 Toshiba Tec Corp Hdd取付基板および電子機器

Also Published As

Publication number Publication date
JP2501746B2 (ja) 1996-05-29
US5519882A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
JP2501746B2 (ja) ディスク駆動装置
US6546445B1 (en) Method and system for connecting dual storage interfaces
CA2107103C (en) Parallel port multiplexor
US6813662B2 (en) Memory drive having multi-connector and method of controlling the same
US7765358B2 (en) Connecting multiple peripheral interfaces into one attachment point
US5745795A (en) SCSI connector and Y cable configuration which selectively provides single or dual SCSI channels on a single standard SCSI connector
JPH11110332A (ja) 外部機器の装着や識別を検出するための自動検出装置、情報処理機器、及び外部機器
US5421734A (en) Method and apparatus for evolving bus from five volt to three point three volt operation
EP0890905A2 (en) Computer interface apparatus
EP0351961A2 (en) Automatic reconfiguring apparatus
EP0402055A2 (en) Method and apparatus for a rapid interconnection to a computer bus
US6738857B2 (en) Combined single-ended/differential data bus connector
US20100064066A1 (en) KVM switch system and interface adapter for detecting interface of computer
US6567877B1 (en) Automatically enabling terminator for internal SCSI buses with external SCSI bus expansion
EP0742612A2 (en) Multi-connector termination method and apparatus
JPH1069339A (ja) 外部機器接続用インタフェース機構
JPH01205222A (ja) コネクタ共用化装置
US4694421A (en) Interface system which selectively provides impedance matching between a host computer and a control circuit
JPH07160378A (ja) 磁気ディスク接続装置
WO1994001864A1 (en) Recording apparatus in which plural recording media can be loaded
KR100647189B1 (ko) 선택가능메모리모듈및그동작방법
US6058604A (en) Cable for allowing mass storage device address selection
US4792920A (en) Interface providing impedance matching by selective connection of a resistor array to a power supply
JPH06309071A (ja) パワーセーブ回路
CN2605601Y (zh) 一种计算机直流电源取用装置