DE69724751T2

DE69724751T2 - Verbesserungen an oder bezüglich elektronischen Systemen

Info

Publication number: DE69724751T2
Application number: DE69724751T
Authority: DE
Inventors: Wilbur C. Vogley; Robert L. Sugar Land Ward
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-12-19
Filing date: 1997-12-19
Publication date: 2004-07-01
Anticipated expiration: 2017-12-20
Also published as: KR100647189B1; DE69724751D1; JPH10301888A; EP0849737B1; EP0849737A2; KR19980064029A; EP0849737A3

Description

TECHNISCHES GEBIET DER ERFINDUNG
Diese Erfindung bezieht sich im Allgemeinen auf das Gebiet der elektronischen Systeme und insbesondere auf auswählbare integrierte Schaltungsmodule.
HINDERGRUND DER ERFINDUNG
Systeme, die Speichermodule wie etwa DRAMs und synchrone SDRAMs, die bei Taktfrequenzen von mehr als 100 MHz arbeiten, erfordern, können einen anderen Speichermodultyp als normale Single-Inline-Speichermodule (SIMM) erfordern. Herkömmliche SIMMs weisen Probleme mit der Verdrahtung, dem Rauschen und dem physischen Raum auf, die durch derartige hohe Betriebsfrequenzen vergrößert werden. Ein mit 100 MHz getaktetes Bussystem benötigt eine minimale Last pro Treiber, um das Rauschen zu reduzieren und die Signalintegrität zu verbessern. Allerdings können acht Speichervorrichtungen an einem einzelnen Bustreiber eine Kapazität von vierzig Pikofarad zu einer Basis von etwa zwanzig Pikofarad hinzufügen. Viele Computersystemhersteller beabsichtigen, fünf Gigabyte Hauptspeicher, der nicht weniger als zweiunddreißig Speichervorrichtungen je Bus erfordern kann, zu haben. Es ist offensichtlich, dass diese Anzahl von Speichervorrichtungen Probleme in Bezug auf die Last an den Bustreibern bei hohen Betriebsfrequenzen erzeugt.
In diesem Kontext wird auf US-A-5 216 637 Bezug genommen, das eine hierarchische Busarchitektur für einen sehr großen Halbleiterspeicher offenbart. Der Halbleiterspeicher umfasst eine Mehrzahl von Speichermodulen, die in einer Speichermatrix von N Spalten mit jeweils n Modulen angeordnet sind. Ein globaler Datenbus, ein globaler Adressenbus und ein globaler Steuerbus verlaufen durch die Speichermatrix in nächster Nähe zur Modulspalte. Ein Spaltendatenbus, ein Spaltenadressenbus und ein Spaltensteuerbus für jede Modulspalte verlaufen in nächster Nähe zu den Modulen in jeder Spalte. Jeder aus einer Mehrzahl von N Spaltenabschaltblöcken ist so angeschlossen, dass eine Schnittstelle zwischen dem Spaltendatenbus, dem Spaltenadressenbus und dem Spaltensteuerbus und dem globalen Datenbus, dem globalen Adressenbus und dem globalen Steuerbus bereitgestellt wird. Jeder Spaltenabschaltblock enthält ein Spaltenabschaltregister, um im Fall der ermittelten Felder den Ausgang von ausgewählten Datenleitungen des Spaltendatenbusses, an den der Spaltenabschaltblock angeschlossen ist, zu sperren. Jeder Spaltenabschaltblock enthält ferner eine fest verdrahtete Spaltenadresse, die die Spalte eindeutig kennzeichnet, einen Spaltenadressenkomparator und Mittel, die das Laden der Abschaltregister nach der Erfassung einer Übereinstimmung zwischen der fest verdrahteten Spaltenadresse und einer Spaltenadresse, die an allen Spaltenabschaltblöcken bereitgestellt wird, ermöglichen.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung schafft eine integrierte Schaltung, die die Merkmale von Anspruch 1 umfasst.
Vorzugsweise ist die wenigstens eine integrierte Schaltungsvorrichtung eine Speichervorrichtung.
Ein technischer Vorteil der vorliegenden Erfindung ist die Befestigung von Speichervorrichtungen auf einer modularen Karte ähnlich zu bestehenden SIMMs, jedoch mit einer integrierten Eingangs-/Ausgangs-Schaltung (E/A-Schaltung) für die Schnittstellensteuerung nach außen. Die Schnittstellensteuerung behandelt die Signalintegrität auf der Platinenebene und trennt das Speichermodul, wenn es nicht adressiert ist. Somit wird durch das Trennen des Speichermoduls die Last auf dem Bus reduziert, wobei auf diese Weise ein effizienteres Ansteuern von Signalen auf dem Bus besonders bei einer hohen Frequenz ermöglicht wird.
KURZBESCHREIBUNG DER ZEICHNUNG
Die vorliegende Erfindung wird nun beispielhaft mit Bezug auf die beigefügte Zeichnung weiter beschrieben, in der:
1A und 1B Blockschaltpläne einer Ausführungsform einer Vorrichtung für ein Speichermodul gemäß den Lehren der vorliegenden Erfindung sind;
2 ein Blockschaltplan einer Ausführungsform der Anschlussstifte eines Speichermoduls ist, das gemäß den Lehren der vorliegenden Erfindung konstruiert ist;
3 ein Blockschaltplan einer Ausführungsform ist, die Moduladressen-Anschlussstifte verwendet, um zu bestimmen, ob ein gegebenes Speichermodul gemäß den Lehren der vorliegenden Erfindung auszuwählen ist;
4 ein Blockschaltplan einer Ausführungsform eines Speichermoduls in einem Busschema gemäß den Lehren der vorliegenden Erfindung ist; und
5 ein Blockschaltplan einer Ausführungsform eines Speichermodulsockels ist, der gemäß den Lehren der vorliegenden Erfindung konstruiert ist.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die 1A und 1B sind ein Blockschaltplan einer Ausführungsform einer Vorrichtung für ein auswählbares Speichermodul. Wie gezeigt ist, ist ein Speichermodul 10 an einem Bus 12 zum Kommunizieren mit anderen Komponenten eines Computersystems angeschlossen. Das Speichermodul 10 enthält eine Modulauswahllogik 14 und eine Mehrzahl von Anschlussstiften 16. Eine Mehrzahl von z. B. T-Gattern 18 ist mit den Anschlussstiften 16 verbunden, um das Trennen von und das Verbinden mit dem Bus 12 zu ermöglichen. Eine herkömmliche Verwendung von T-Gattern besteht darin, die Anschlussstifte von integrierten Schaltungschips zu multiplexieren, um zu ermöglichen, dass verschiedene Quellen zum Ansteuern der Anschlussstifte ausgewählt werden, wie etwa zwischen dem Betrieb im Test oder in der Anwendung auszuwählen. Allerdings ermöglichen die T-Gatter 18, dass jeder E/A- und jeder Adressen-Anschlussstift des Speichermoduls 10 am Bus 12 angeschlossen oder von ihm getrennt ist, so dass das Speichermodul 10 sowohl am Bus 12 auftreten und ihn belasten als auch von ihm getrennt sein und ihn nicht belasten kann.
Das Speichermodul 10 ist somit auswählbar und kann unter Verwendung der T-Gatter 18 getrennt werden. Das Speichermodul 10 fügt somit der Last auf dem Bus 12 mehr hinzu (z. B. etwa zehn Pikofarad), wenn es von ihm ausgewählt ist, als es der Last am Bus 12 hinzufügt (z. B. etwa 0,1 Pikofarad), wenn es nicht ausgewählt ist. Die Auswählbarkeit hilft dem Ansteuerstrom und reduziert auch die Reflexionen bei niedrigerer Leistung und höherer Geschwindigkeit. Wie in den 1A und 1B gezeigt ist, stellt die Modulauswahllogik 14 zwei Signale bereit. Diese Signale werden wirksam, um alle T-Gatter 18, die all die E/A- und Adressen-Anschlussstifte an den Bus 12 anschließen, auf "EIN" zu schalten, wenn das Speichermodul 10 ausgewählt ist. Umgekehrt werden diese Signale wirksam, um all die T-Gatter 18 auf "AUS" zu schalten, um das Speichermodul 10 vom Bus 12 zu trennen, wenn das Speichermodul 10 nicht ausgewählt ist.
2 ist ein Blockschaltplan einer Ausführungsform von Anschlussstiften eines auswählbaren Speichermoduls 10. Wie gezeigt ist, enthält das Speichermodul 10 eine Mehrzahl von Anschlussstiften 20, die die Gunning-Transistor-Logik-Anschlussstifte (GTL-Anschlussstifte) und die Leistungs-/Masse-Anschlussstifte für das Speichermodul 10 bereitstellen. Zusätzlich sind eine Mehrzahl von Anschlussstiften 22 LVTTL-Anschlussstifte (Niedervolt-Transistor-Transistor-Logik-Anschlussstifte), die die Adressierung des Speichermoduls 10 bereitstellen. Fünf oder sechs der Adressen-Anschlussstifte 22 können zusammen verwendet werden, um entweder eine 32fache Moduladresse oder eine 64fache Moduladresse bereitzustellen. Die Adressen-Anschlussstifte 22 können eine Fünf- oder eine Sechs-Bit-Moduladresse bereitstellen, die ermöglicht, dass das Speichermodul 10 ausgewählt wird, wobei der Rest der Schnittstellen-Anschlussstifte 20 diesem Speichermodul 10 zur Verfügung steht, während die anderen Speichermodule nicht ausgewählt sind. Mit der Moduladresse von 5 Anschlussstiften kann eines von 32 Modulen ausgewählt werden und mit der Moduladresse von 6 Anschlussstiften kann eines von 64 Modulen ausgewählt werden. Wie gezeigt ist, enthält das Speichermodul 10 ferner einen Rundsende-Auffrischanschlussstift. Dieser Anschlussstift ermöglicht dem Speichermodul 10, ein Rundsende-Auffrischsignal zu empfangen, auch wenn das Speichermodul 10 gegenwärtig nicht ausgewählt ist. Auf diese Weise kann allen Speichermodulen signalisiert werden, aufzufrischen, ohne dass sie ausgewählt sein müssen.
3 ist ein Blockschaltplan einer Ausführungsform, die Moduladressen-Anschlussstifte verwendet, um zu bestimmen, ob ein gegebenes Speichermodul auszuwählen ist. Wie in 3 gezeigt ist, kann das Speichermodul 10 eine Moduladressenvergleichslogik 14 enthalten, die sowohl einen Systemtakt als auch die Speichermoduladressen-Anschlussstifte empfangt. Die Moduladressenvergleichslogik 14 wird dann wirksam, um die Speichermoduladresse zu analysieren und ein Auswahlsignal SELECT und ein Auswahlstrichsignal SELECT_ anzusteuern. Diese Signale werden an den T-Gattern auf dem Speichermodul 10 bereitgestellt, um das Speichermodul 10 mit dem Bus zu verbinden oder es von ihm zu trennen. Die Moduladresse wird durch den Systemtakt aufgeschaltet, um zu gewährleisten, dass das Ausschalten und das Einschalten des nächsten Moduls stattfindet, so dass abhängig von der Last nur ein Modul zur gleichen Zeit aktiv ist.
4 ist ein Blockschaltplan einer Ausführungsform eines ausgewählten Speichermoduls innerhalb eines Busschemas. Wie gezeigt ist, sind eine Mehrzahl von Speichermodulen 26 an den Speichersockeln 24 angeschlossen, die mit einem Speicherbus 12 verbunden sind. In dieser Ausführungsform ist der Speicherbus 12 mit einem Widerstand 28 abgeschlossen, der an die Masse angeschlossen ist. Wie gezeigt ist, ist gegenwärtig das mittlere Speichermodul 26 ausgewählt und mit dem Speicherbus 12 verbunden. Die anderen Speichermodule 26 sind vom Bus 12 getrennt und werden von dem System nicht gesehen. Das einzige Speichermodul, das vom System gesehen wird, ist das mittlere Speichermodul 26, wobei die anderen Speichermodule 26 als eine kleine Last am Bus 12 erscheinen (z. B. etwa 1,1 Pikofarad).
5 ist ein Blockschaltplan einer Ausführungsform eines Modulsockels 24. Der Modulsockel 24 enthält ein LVTTL-Modul 30, das die Speichermoduladressen-Anschlussstifte empfängt und die Auswahlsignale bereitstellt. Die Modulauswahl kann dadurch von jedem Sockelplatz durchgeführt werden. Die besondere Adresse für den Modulsockel 24 kann z. B. zum Fertigungszeitpunkt in eine PC-Platine eingebrannt werden oder sie kann auf der Platine fest verdrahtet sein. Somit kann das einzige Signal, das zum Speichermodul selbst geht, das Auswahlsignal und das Auswahlstrichsignal sein. Dies reduziert die Anzahl der an den Speichermodulen erforderlichen Anschlussstifte.
Auch wenn bestimmte Ausführungsformen ausführlich beschrieben worden sind, können selbstverständlich verschiedene Änderungen, Ersetzungen und Abänderungen daran vorgenommen werden, ohne von dem Umfang der offenbarten Lehren abzuweichen.

Claims

Integriertes Schaltungsmodul (10), mit: einer ersten Mehrzahl von Anschlüssen (20) zum Verbinden des Moduls (10) mit einem Systembus (12), wobei die erste Mehrzahl von Anschlüssen (20) mit einer Mehrzahl von Anschlüssen wenigstens einer integrierten Schaltung, die sich auf dem Modul (10) befindet, gekoppelt ist; einer zweiten Mehrzahl von Anschlüssen (22) zum Empfangen einer Moduladresse; einer Modulauswahllogik (14), die wenigstens einen Eingang besitzt, der mit der zweiten Mehrzahl von Anschlüssen (22) gekoppelt ist, und die in Reaktion auf die von der zweiten Mehrzahl von Anschlüssen (22) empfangene Moduladresse wenigstens ein Auswahlsignal erzeugt; und einer Mehrzahl von Schaltern (18), die zwischen die erste Mehrzahl von Anschlüssen (20) und die Mehrzahl von Anschlüssen der wenigstens einen integrierten Schaltung geschaltet sind und in Reaktion auf einen Auswahlzustand des wenigstens einen Auswahlsignals die Mehrzahl von Anschlüssen der wenigstens einen integrierten Schaltung mit der ersten Mehrzahl von Anschlüssen (20) verbinden und in Reaktion auf einen Nichtauswahlzustand des wenigstens einen Auswahlsignals die Mehrzahl von Anschlüssen der wenigstens einen integrierten Schaltung von der ersten Mehrzahl von Anschlüssen (20) trennen.
Integriertes Schaltungsmodul nach Anspruch 1, bei dem die wenigstens eine integrierte Schaltung eine Speichervorrichtung ist.
Integriertes Schaltungsmodul nach Anspruch 2, bei derm die Speichervorrichtung eine dynamische Schreib-Lese-Speichervorrichtung ist.
Integriertes Schaltungsmodul nach Anspruch 3, das ferner einen Rundsende-Auffrischanschlußstift umfaßt, der so angeschlossen ist, daß er ein Rundsende-Auffrischsignal empfängt.
Integriertes Schaltungsmodul nach Anspruch 3, bei dem die erste Mehrzahl von Anschlüssen (20) Eingangs-/Ausgangs-Anschlußstifte und Adressen-Anschlußstifte des integrierten Schaltungsmoduls umfaßt.
Integriertes Schaltungsmodul nach Anspruch 1, wobei das integrierte Schaltungsmodul von dem Systembus (12) getrennt ist, wenn das integrierte Schaltungsmodul nicht gewählt ist.
Integriertes Schaltungsmodul nach Anspruch 1, bei dem die mehreren Schalter (18) T-Gatter sind.
Integriertes Schaltungsmodul nach Anspruch 1, bei dem das wenigstens eine Auswahlsignal ein SELECT-Signal und ein SELECT-Signal umfaßt.