JP4208706B2 - 電気配線と光接続を有する回路の設計装置 - Google Patents

Description

本発明は、電気配線で接続された電子回路と光接続による光回路が混在した回路（光電融合回路とも記す）の設計方法、設計装置、設計用プログラム等に関する。

最近、パーソナルコンピューター、さらには携帯電話や個人情報端末（PDA）などの情報処理機器は、小型・軽量であることに加えて処理速度の速いことが望まれているが、処理速度が上がるにつれて、そこで用いられる回路における配線遅延、EMI（電磁放射干渉ノイズ）などの問題が生じる。これらの、配線遅延やEMIを回避する手法としては、光接続を用いる光回路を利用する方法が挙げられる（特許文献１参照）。

一方で、上述の情報処理機器やロボットなどの制御機器においては、複数の制御アルゴリズムをリアルタイムで切り替えて制御することが望まれる。この様な視点から、再構成が可能な回路、特に高速でリアルタイムに再構成を可能とする回路が望まれている。再構成可能な回路の例としては、FPGA(Field Programmable Gate Array)やCPLD（Complex Programmable Logic
device）等が挙げられるが（特許文献２参照）、高速性や回路規模などの点で、さらなる向上が望まれている。

一般にこれらの情報処理機器（半導体システム）の設計に用いられる設計フローの例を図15に示す。ここで示すように、一般には、要求仕様に基づきシステム設計を行った後、論理設計を経て、回路接続リスト（ネットリスト）生成、レイアウト設計（配置配線:place
& route）、検証を行なう。例えば、一例として、２つのチップを有したシステムに対して該技術を用いた設計方法がある（特許文献３）。こうした設計方法では、検証で不具合が生じた際には、配置配線、さらにはシステム設計まで遡って再設計がなされる。
特開平6-308519号公報 特開2000-311156号公報 特開2001-298086号公報

そこで、高度な情報処理機器や制御機器を実現するためには、回路が大規模、高速性、柔軟性（再構成が可能であること）などを併せ持つことが必要であるが、この様な要求を満たすために、光接続による光回路と電子回路が混在した回路すなわち光電融合回路を用いることが考えられる。

従来、光ファイバや光導波路などを用いた光回路を電子回路とともに混載するシステムの設計においては、図15に示すシステム設計の初期段階で、図16に示すように光回路と電子回路が明確に分離され、独立した設計が行われていた。しかし、この様な設計手法では、光回路と電子回路が独立に設計されていたため、両方の回路（ハード）性能を十分に生かした設計を行なうことは難しかった。さらに言えば、光回路、電子回路のそれぞれとしては最適な設計が可能であったが、光電融合回路としてトータルに最適化された設計の遂行は不十分であった。また、光電融合回路としてのトータル設計には、両方の回路に対しての高度な知識と、多大な時間、コストを要した。

上記課題に鑑み、本発明の電気配線と光接続を有する回路（光電融合回路）の設計方法は、設計の最適化に向けて、少なくとも下記のステップを有することを特徴とする。
回路接続リスト（ネットリスト）を生成する第１のステップ、
回路接続リストから、電子回路が担う接続リスト（電気ネット）と光接続が担う接続リスト（光ネット）を生成するする第２のステップ、
電気ネットに基づいて部品の配置さらには配線の設計を行なう第３のステップ、
光ネットに基づいて光接続の設計を行なう第４のステップ。

好適には、前記第２のステップの後、前記第３のステップと第４のステップの前に、光電変換機能を有した部品である光ポートの配置を行なう第５のステップを実行するとよい。この様に、特に光回路と電子回路のインターフェースである光ポートに対して優先的に配置設計を行なうことで、光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体としての最適化が更に図られる。

また、次の様にもできる。
前記第２のステップにおいて、電気ネットの数が少なくなる様に、電気ネットと光ネットの生成がなされたり、前記第５のステップにおいて、総電気配線長が短くなる様に、光ポートの配置がなされる様にできる。また、前記第３のステップの配置配線設計と前記第４のステップの光接続の設計の検証を行って、前記第２乃至５のいずれかのステップに戻るか、設計を終了するかを判断する第６のステップを有する様にもできる。

また、前記光電融合回路が、複数の半導体チップと電気配線層と光接続層を有したパッケージ構造からなり、半導体チップ間の接続の少なくとも一部において光接続層を介する光接続がなされる。この場合、前記光接続層が、２次元光導波路と、該２次元光導波路との間で光信号の入出力を行なう光ポートを有し、任意の光ポート間の組み合わせに渡って相互光接続が可能である様にできる。さらには、前記半導体チップが再構成可能な回路を有しており、半導体チップの内部構成を変更可能であることに加え、さらに前記光接続層を介して半導体チップ間の光接続を変更することが可能である様にもできる。

また、上記課題に鑑み、本発明の電気配線と光接続を有する回路の設計装置は少なくとも下記の手段を有することを特徴とする。
回路接続リストであるネットリストから、電子回路接続リストと光接続リストを生成する第１の手段、
前記ネットリストと、前記電気回路接続リストと、前記光接続リストを記憶する第２の手段、
前記電子回路接続リストに基づいて、電子回路のレイアウト設計を行なう第３の手段、
前記光接続リストに基づいて、光接続の設計を行なう第４の手段、
前記第３の手段により行われた電子回路のレイアウト設計および前記第４の手段により行われた光接続の設計の結果を検証する第５の手段、
前記第５の手段により、再設計が必要であると判断された場合に、前記第１の手段により生成された前記電気回路接続リストおよび前記光接続リストの内容を変更する手段。
こうした設計装置により、上記設計方法が確実かつ好適に実施される。
また、次の様にもできる。
前記第３の手段による電子回路のレイアウト設計の前であって、かつ前記第４の手段による光接続の設計の前に、光回路と電子回路のインターフェイスである光ポートの配置を行なう第６の手段を有する様にできる。前記第１の手段は、電気回路の接続の数よりも光接続の数が少なくなる様に、前記電気回路接続リストと光接続リストを生成する様にできる。前記第６の手段は、総電気配線長が短くなる様に、前記光ポートの配置を行う様にできる。前記電気配線と光接続を有する回路は、複数の半導体チップと電気配線層と光接続層を有したパッケージ構造からなり、半導体チップ間の接続の少なくとも一部において光接続層を介する光接続がなされる様にできる。前記光接続層は、２次元光導波路と、２次元光導波路との間で光信号の入出力を行なう光ポートを有し、任意の光ポート間の組み合わせに渡って相互光接続が可能である様にできる。

また、上記課題に鑑み、本発明の光電融合回路の設計用プログラムは少なくとも下記のステップをコンピュータに実行させることを特徴とする。
回路接続リストから電子回路接続リストと光接続リストを生成する第１のステップ、
電子回路接続リストに基づいて、電子回路のレイアウト設計を行なう第２のステップ、
光接続リストに基づいて、光接続の設計を行なう第３のステップ。
前記第１のステップの後、前記第２のステップと第３のステップの前に、光電変換機能を有した部品である光ポートの配置をコンピュータに実行させる第４のステップを有したり、設計の検証を行って、該検証の結果に基づいて次に行なうステップの選択をコンピュータに実行させる分岐ステップを有する様にもできる。こうした設計用プログラムを、ネットリスト、評価指針などのデータとともにコンピュータに実装することにより、上記設計方法が確実かつ好適に実施される。

また、上記課題に鑑み、本発明の光電融合回路は、複数の電子回路と電気配線部と光接続部を有し、上記の設計方法を用いて設計がなされ得るように構成されたこと、或いは上記の設計方法を用いて設計がなされたことを特徴とする。こうした光電融合回路により、本発明の設計方法が実行できる様になる。

また、上記課題に鑑み、本発明の光電融合回路の再構成装置は、上記の光電融合回路の設計装置と、入出力手段を有し、該入出力手段からの情報に基づいて該設計装置において設計がなされ、該設計の結果を再構成可能な光電融合回路に実装できる様に構成されていることを特徴とする。ここにおいて、前記入出力手段から入力した被処理データを、前記設計の結果を実装された再構成可能な光電融合回路で処理して、該処理データを該入出力手段から出力する様にも構成され得る。こうした再構成装置は、上記本発明の設計装置の適用例であり、リアルタイムで再構成可能な光電融合システムなどの光電融合再構成システムを実現するものである。

また、上記課題に鑑み、本発明の光電融合回路の再構成方法は、再構成可能な光電融合回路と、上記の光電融合回路の設計装置とを用い、入力情報に基づいて該設計装置において設計し、該設計の結果を該再構成可能な光電融合回路に実装することを特徴とする。この再構成方法は、上記本発明の設計装置や光電融合回路の使用例であり、上記光電融合再構成システムに対応する再構成方法である。

また、上記課題に鑑み、本発明の光電融合回路の設計評価装置は、上記の光電融合回路の設計装置と、該設計装置の設計の結果を再構成可能な光電融合回路に実装し、動作させて、該設計の結果を評価する評価手段を有することを特徴とする。こうした設計評価装置も、上記本発明の設計装置の適用例であり、再構成可能な光電融合回路をエミュレータとして用いて光電融合回路の設計を行なうものである。

また、上記課題に鑑み、本発明の光電融合回路の設計評価方法は、再構成可能な光電融合回路と、上記の光電融合回路の設計装置とを用い、該設計装置の設計の結果を該再構成可能な光電融合回路に実装し、動作させて、該設計の結果を評価することを特徴とする。この設計評価方法も、上記本発明の設計装置や光電融合回路の使用例であり、上記設計評価装置に対応する設計評価方法である。

この様に、本発明の設計手法、設計装置を用いることで、ハードウエアの性能を生かして比較的短時間でより最適な光電融合回路の設計を信頼性高く行なうことができる。ここにおいて、電子回路設計と光回路設計の融合された設計手法を用いるので、電子回路と光回路が協調した設計がなされ、全体として高度に最適化された光電融合回路の設計を実現できる。これにより、最終的な光電融合回路のコストパフォーマンスを優れたものにできる。また、本発明の設計手法は、再構成が可能な（リコンフィギュアラブル：Reconfigurable）光電融合回路の自動設計に、適用できる。

特に、第２のステップにおいて、電気ネットの数が最小になる様に電気ネットおよび光ネットの生成を行なうこと、或いは、第３のステップにおいて、総電気配線長が短くなる様に、光ポートの配置を行なうことで、光回路と電子回路が高度に協調して設計された光電融合回路を実現できる。

図1に、本発明の光電融合回路の設計フローの概略を示す。要求仕様20に基づき概略的なシステム設計21を行った後、論理設計22、回路設計を経て、回路接続リスト（ネットリスト）10を生成し、これを基に、本発明に特徴的な光電融合設計11を行なう。

以下、それぞれの工程について説明する。
まず、システム設計21においては、要求仕様20を鑑み、概略的なシステムの構成を決める。要求仕様20は、実現すべき機能すなわち機能仕様と設計制約からなる。機能仕様とは、回路が満たすべき機能であり、任意の制御アルゴリズム、画像処理、音声処理など、用途に応じて様々に設定される。一方で、設計制約とは、性能、消費電力、コスト、設計期間などである。これらを踏まえ、システム設計21で、ハードとソフトの分割や、ハードの構成の概略を決める。ハードの構成としては、例えば、半導体チップの数や種類、電気配線基板の層数、面積、数量、後述する光接続モジュールの構成などが例として挙げられる。ただし、これらハード構成の一部は、設計制約として制約される場合もある。

先に述べたように、従来は、システム設計の段階で、光回路と電子回路が分離され、それ以降では独立した設計が行われていたが、本発明のシステム設計21においては、電子回路と光接続の分割を行わない。

次に、論理設計22を行い、ネットリスト10を得る。ネットリストは、回路の接続情報を記したデータである。本発明において、ネットリスト10を得る手段については、特に拘らず、任意の論理合成ツール、その他の手段を用いることができる。例えば、ハードウエア記述言語(hardware
description language)を用いてRTL(register transfer level)で記述し、論理合成ツールを用いて論理合成を行い、ゲートレベルのネットリストを得る。この段階で、論理検証のシミュレーションを行い、設計の信頼性を高めることもできる。

他には、C言語での記述から、動作合成を行い、ネットリストを作成してもよい。また、プロセッサ、メモリ、インターフェース、データ圧縮、画像処理など、任意のIP(intellectual
property)マクロを使用して論理設計を行なうこともできる。また、ネットリストとしては、トランジスタレベル、ゲートレベル、セルレベル、機能ブロック（セルの集合）レベル、IPマクロのレベルなど、任意の接続情報を適用できる。さらには、アナログ回路を有した設計の場合には、この段階でアナログ部分の回路設計を終え、マクロとして使用して、ネットリスト作成工程を前に進めることができる。

引き続き、ネットリスト10に基づいて、光電融合設計11を行い、設計結果(出力情報)24を得る。この設計結果24を基に、マスク設計を行い、半導体チップやプリント基板、光伝送媒体や光ポートなどを含む光モジュールなどが製造されることになる。また、半導体チップにFPGAなどの再構成可能なデバイスを用いる場合には、この出力情報を基にチップ内部構成が変更、すなわち再構成（コンフィギュレーション）される。さらに、チップ間の光接続が再構成可能な場合には、この出力を基にチップ間接続の再構成ができる。

従来の設計手法、すなわち初期システム設計において電子回路と光回路の分離を行なう図16の手法に比べて、本発明の設計手法および設計装置では、ネットリストを生成後（すなわち論理設計後）に、光電融合回路の設計（前述の第２〜第５ステップ）が行われる。特に第２のステップで行われる光接続と電気配線の割り当てが、回路接続リスト（ネットリスト）生成のステップ以降で行われることにより、以下に記す作用がある。

まず、検証工程19において設計結果に不具合が見られた際に、従来の手法では最上流のシステム設計まで遡って設計変更を行なう必要が生じる（実際には必要ない場合でも、システム設計まで遡っての再設計の可能性を考える必要がある）。一方で、本発明の手法ではネットリスト生成以降の工程でのみ再設計を行なうだけでよい。これにより、再設計の負荷が小さくなり、開発時間の短縮に繋がる。

また、ネットリスト10の生成までは、光接続を用いる光回路に関する設計制約に依存しないので、知的資産であるネットリストを再利用し易い。すなわち、電子回路のみでシステムを実現しようとして作成したネットリストをそのまま用いられる。さらに、光モジュールをはじめとするハードウエアの仕様変更に際し、論理設計に大きな変更を施す必要がない。例えば、光モジュールのスペックアップがなされた場合に、論理設計に大きな変更を加えることなく、光電融合回路としての最適化、性能向上が図れる。

次に、本発明の光電融合設計11の手法について、図2を用いて説明する。光電融合設計11においては、まず、ネットリスト10から電子回路が担う接続リスト（電気ネット13）と光接続が担う接続リスト（光ネット14）を生成する。この電気ネットと光ネットの生成のステップ12においては、光モジュールのハード仕様（制約条件）を踏まえて、ネットリストから電気ネット13と光ネット14を生成する。例えば、光モジュールに搭載可能な光ポートの数が予め決まっている場合には、これにより光ネットで扱えるネットの数は制限される。これを踏まえて、ネットリスト10の中から、光ネット14に割り当てるものを選択する。この際、光モジュールの性能を最大限に生かした設計を施すのが好ましい。

また、本ステップ12において、複数のネットリストを１つの光接続（光ネット）に担わせることが可能である。例えば、複数のパラレル接続を１対１のシリアル光接続に担わせられる。この際、光接続は高速な信号伝送が可能なため、時分割で複数の配線相当の情報を伝送できる。他にも、光モジュールに、後述する面状ないし２次元（2D）の光導波路を用いた光自由回路を適用した場合には、複数のファンアウト信号をブロードキャスト光接続に担わせることなどが考えられる。機能的には、光自由回路とは、任意の光ポート間の組み合わせに渡って相互に光接続が可能な回路である。

この様に複数のネットリストをそれよりも少ない数の光ネットに担わせられるので、光ネットで扱えるネットの数は一意に決まらない。すなわち、光モジュールの構成や光ネットへの割り当て方に依存して、電気ネットの数が変わりうる。特に、光自由回路を適用した系においては、光接続の多様性が高く、多様な光ネットへの割り当てが考えられる。例えば、予め光ポートの数が決められた場合を考えると、１：１の光接続のみで扱えるネットの数はポートの数の半分に限定されるが、光自由回路においてはこれよりも多くのネットを光ネットとして扱うことが可能である。

光自由回路を適用した場合には、本ステップ12においては、光自由回路の特徴を生かすために、電気ネット13の数がなるべく少なくなる様に実施することが好ましい。実際の設計例としては、光ネットと電気ネットの組を複数生成し、それぞれに対して電気ネットの数を算出し、これが最小になるものを選択することが例として挙げられる。

より具体的には、ネットリストの中の高Fan-out、高Fan-inの部分やパラレル接続の部分が優先的に光ネット14に割り当てることが例として挙げられる。図3はFan-outの部分にブロードキャスト光接続を行なうことで、電気ネットの数が減少することを示す図である。
(a)はネットリストにおける接続を図示したものであり、(ｂ)は光ネットにおける接続を図示したものである。ネットリストでは４つのネット（電気ネットでは４つのネット）が、１つの光ネットで実現できることが分かる。この様な部位を光ネット14に積極的に割り当てることで、電気ネット13の数を減少させられる。

高Fan-outの電気接続によって、ドライバーの負荷が大きくなったり、電気信号波形の乱れが大きくなったりする。この様な接続を光接続に担わせることは、電気ネットの数を減らすということ観点に加えて、電気配線のEMIの観点からも好ましい選択といえる。

他にも、高速なデータ伝送が可能である光接続の特徴を生かすために、パラレル配線を積極的に光ネットに割り当て、シリアル光接続として扱うことも、好ましい例である。さらには、高速な信号を伝送するネットが予め分かっている場合には、これを光ネットに割り当てることもできる。特に、高速なパラレル電気配線は、クロストークが生じ易いので、これを光接続で実現することは、EMIの観点からも好ましい選択といえる。これらを踏まえ、図4(a)のようなパラレル接続がFan-outする部分を、(b)のように光ポート102を持つ光ネットに割り当てる例は、最も光自由回路の特徴を生かせる例の１つである。

上述の様な方法で、電気ネット13の数がなるべく少なくなる様に電気ネット13及び光ネット14の生成を行なうことは、以下のような効果に繋がる。

まず、電子回路においてボトルネックとなり易い配線（ネット）や、他の電気配線に大きな制約を与える配線を、優先的に光ネットに割り当てることができる。これにより、後段の電子回路レイアウト設計18の負荷を軽くできる。さらには、光モジュール、特に光自由回路のハード構成を十分に生かした設計結果24を出力できる。これらにより、最終的な光電融合回路の設計及びハードの最終形態を良好なものにできる。

ここでは、好ましい例として、電気ネットの数がなるべく少なくなる様に電気ネット及び光ネットの生成を行なう手法について詳述したが、他の任意の指針に基づいて本ステップ12を行ってもよい。例えば、光ポート102の数が少なくなる様に行なうことや、総電気配線長が短くなる様に行なうことや、消費電力が小さくなる様に行なうことや、回路面積が小さくなる様に行なうことなどが挙げられる。最終的に目指す機能仕様を踏まえて、任意に選択できる。

また、電気ネット13と光ネット14の生成後、必要であれば、光回路の周辺に新たにレジスタ、フリップフロップ、シリアライザ、デシリアライザなどの電子回路（電気ネット）の追加を行ってもよい。この際には、これらの追加内容が、電気ネットに追加される。例えば、パラレル電気配線の部分を光接続に割り当てた際には、送信側の光ポート102にはシリアライザ、受信側の光ポート102にはデシリアライザを追加することなどが考えられる。この電気ネットの追加は、電気ネットの数を増加させ、先に記した電気ネットの数が少なくなる様に設計を行なうことが好ましいという指針とは反する方向になる。ところが、ここで増えるネットは光ポート周辺において局所的に生じるものであり、設計上の大きなボトルネックとなりにくい。そこで、ここでの増分は、先の電気ネット数の判断に必ずしも含める必要はない。

この後、上記電気ネットと光ネットの生成に対する検証を行ってもよい。例えば、分割前のネットリストの内容と、電気ネットと光ネットを合わせたものが、論理的に一致するかの検証を行なえる。さらには、光ネットや、追加した電子回路の部分に対して、再度、論理検証をしておくことが挙げられる。

次に、電気ネット13、光ネット14を基に、光電融合レイアウト設計15を行なう。この工程では、各種部品の配置、電気配線の接続、光接続などを設計する。ここで、部品とは、スタンダードセル方式のLSIにおけるセル、さらには、セルの集合体で１つの機能を有した機能ブロック、さらにはIPマクロに対応したブロックなどである。FPGAを適用した系においては、論理セル、コンフィギャラブルブロック（論理セルの集合体）、IPマクロに対応したブロックなどもこれにあたる。さらには、複数のチップを搭載するシステムである場合には、１つのチップやデバイスなども部品に含まれる。後述の光ポート（光の出力及び入力の少なくとも一方を行なうポート）もこれに含まれる。

すなわち、複数のチップを搭載する光電融合回路において云えば、この工程では、チップの配置、後述の光ポートの配置、チップ間の配線、光ポート間の光接続、チップ内のセル配置、チップ内の電気配線などの設計を行なう。

本発明の光電融合レイアウト設計15では、総電気配線長が短くなる様に設計を行なうのが好ましい。総電気配線長が短いことは、光モジュール、特に光自由回路が有効に機能していることを示すものである。総電気配線長を短くする手法としては、様々な手法が考えられるが、特に光回路と電子回路のインターフェースである光ポートに対して優先的に配置設計を行なうのが好ましい手法である。この様な観点から、図2の様に、まず、光ポートの配置16を行なう。ここで、光ポートの配置16は、以下に記すように光回路、電子回路の両方を考慮して設計する。両方を考慮して配置を行なうことで、光電融合回路としてトータルに最適化された設計を得られる。

まず、光ポートの位置はなるべく分散して配置されるのが好ましい。なぜなら、高度な接続が可能な光ポートの近傍は、電気配線が混雑する可能性が高いからである。この様な分散配置により、多くの電気ネットを有効に光ポートに接続することが可能になるため、電子回路には多様な設計が可能になる（様々な設計が可能となり、設計範囲が広がる）。さらに、光モジュールとしては、光伝送媒体の効率的な利用やクロストークの低減に寄与する。すなわち、光回路と電子回路のインターフェースである光ポートのこの様な配置は、電子回路、光回路の両方にとって有効に働き、最終的な光電融合回路の性能を高める。

他には、電気配線にとって負荷の大きい難しい接続形態を、光接続によって実現できるように光ポートを配置することが好ましい。この様な光ポートの配置により、光電融合回路としてのトータルな最適設計が可能となる。例えば、通常、電気配線としてはx及びy方向のみを用いるのが一般的であるが、そのような場合には、斜め方向に近い光接続がなされるように、意図的に光ポートを配することが好ましい。

また、送信用光ポートと受信用光ポートの距離に関していえば、光モジュールのみの観点で考えれば、送受信ポート間の距離の近い方が、光量を多く受信できることから好ましい。しかし、電気配線にとって困難な接続形態という観点では、電気配線が高速な信号を長距離に渡り伝送することが難しいことを鑑み、なるべく遠い距離に光ポートを配することが好ましい。この様に相反する要求から、光接続の伝送を満たす範囲で、なるべく遠距離に送受信用の光ポートを配置することが好ましい。例えば、必要なデータ伝送速度、データ誤り率から最大ポート間距離を簡易的に見積もり、その距離の範囲内で遠い位置にポートを配する（遠いポートのペアを選択する）ことが挙げられる。

また、光自由回路においてブロードキャスト光接続を行なう場合には、光モジュールとしてのみ考えると、光の有効利用の点から、光放射角が小さくなる様に光ポートを配置することが好ましい。一方で、電気配線にとって困難な接続形態という観点では、なるべく広角にブロードキャストするように光ポートを配置することが好ましい。電気で広角にブロードキャスト配線を配することは、他の配線レイアウトに大きな制約を課すことになるからである。この様に相反する要求に基づき、本実施形態では、光接続の伝送を満たす範囲で、なるべく広角なブロードキャストがなされる様に光ポートを配置することが好ましい。他にも、回路面積や性能を重視する際には広角のブロードキャストを優先的な指針とし、消費電力を重視する際には狭角のブロードキャストを優先的な指針として、光ポートの配置をすることが考えられる。

この様に電気配線では難しい接続形態を好んで光接続で実現するように光ポートの配置16をすることで、光モジュールのみにおける最適設計ではなく、光電融合回路全体としての最適設計が実現される。また、予め光ポートの位置が決まったハードウエアを用いる場合には、光ポートの配置16とは、それぞれの光ネットにどの光ポートを割り当てるかという工程となる。上述と同様な考え方で、割り当てを行なえる。

ここでは、好ましい光電融合レイアウトの例として、総電気配線長が短くなる様に光ポートを優先的に配置する手法について詳述したが、他の任意の指針に基づいて本ステップ15を行ってもよい。例えば、消費電力が小さくなる様に行なうことや、回路面積が小さくなる様に行なうことなどが挙げられる。最終的に目指す機能仕様を踏まえて、任意に選択できる。

次に、電気ネット13に基づいた電子回路レイアウト設計18、光ネット14に基づいた光接続設計17を行なう。光ポートの配置16が終了していれば、電子回路レイアウト設計18と光接続設計17の順番は拘らない。順番に行なってもよいし（どちらが先でもよい）、同時に並列して行ってもよい。ただし、両者は独立して行われる。

電子回路のレイアウト設計18として、光ポート以外の部品の配置、電気配線、電子回路解析を行なう。ただし、光ポートの配置は前工程ですでに決まっているので、これは制約条件として配置配線を行なうことになる。電子回路の配置配線としては、一般的な手法を適用できる。例えば、配置のための手法としては、ミンカット法(min-cut
placement)等を用いることができる。配線は、線分探索法(line search router)、迷路法(maze-running router)、チャンネル配線法(channel
router)などを用いることができる。また、配線においては、配線領域に設定されたチャンネルに各ネットを割り当てる概略配線と、各チャンネル内において配線経路を決定する詳細配線に分けて行なえる。電子回路解析としては、配線自身の配線抵抗及び配線容量により各ネットにおける信号の遅延値を計算し、その遅延値を基にタイミング解析を行なう。他にも、クロストークや波形ひずみなどのEMI解析を行ってもよい。

また、電子回路レイアウト設計の結果から総電気配線長を算出する。様々な光ポートの配置に対して、設計、算出を行い、総電気配線長が短い光ポートの配置を選択することができる。

光接続設計17では、光伝送媒体の設計、光ポートの設計、光接続の解析などが行われる。光伝送媒体の設計としては、２D光導波路の構成（形状、厚さなど）の設計がなされる。また、図13のようにライン導波路108が２D光導波路に埋め込まれた構成の光伝送媒体101を用いる際には、ライン導波路の配置や構成の設計を行なう。また、光ポートの設計としては、それぞれのポートに対して、送信用光ポート、受信用光ポートの構成を決めることや、種類の選定を行なう。さらに、光ポートにおいて、どの様な態様で光を伝送するか、どの様な光放射角、光放射方向で光を伝達させるか、伝送速度、などを設定する。光接続の解析としては、光接続に用いられる光量の解析、光量解析に基づいた伝送レート解析、遅延解析などが行われる。

次に、検証19として、設計結果が、要求仕様（機能、回路速度、回路面積、消費電力など）を満たすものであるかどうかの検証を行なう。様々なシミュレーションを施すことにより、検証を行なえる。特に、回路のタイミング検証においては、電気ネットの遅延解析と、光ネットの遅延解析の両方を考慮した解析を行なうのが好ましい。

この検証工程において、不具合が見つかった場合には、適宜、前の工程に戻って再設計を施すことができる。ただし、ネットリスト10以前の工程まで戻る必要はない。この検証工程を経た設計結果は、最終的な設計結果24となる。

上述した本実施形態の光電融合回路の設計手法には、以下のようなメリットがある。
光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成が最適化された設計を、比較的短時間で提供できる。また、特に、電気ネットの数が少なくなる様に電気ネット13と光ネット14の生成を行なう場合には、電子回路レイアウト設計18の負荷を軽くすると共に、光電融合回路のトータル設計として良好な設計を得られる。また、光回路と電子回路のインターフェースである光ポートに対して、優先的に配置がなされるため、光電融合回路のトータル設計として良好な結果を得られる。すなわち、電子回路の最適化、光回路の最適化だけではなく、光電融合回路としての最適化が図られる。

また、ネットリスト10から、適当な指針に基づいて電気ネット13と光ネット14の生成を行なった後に、光電融合レイアウト設計15を行なうので、設計の信頼性が高いこと、設計の再現性が高いこと、設計資産の再利用を行い易いことなどの特徴がある。さらに、検証工程を経て前の工程に戻る回数を、あまり繰り返さずに最終的な設計結果24が得られる。

以下に具体的な実施例をあげて、本発明を説明する。ただし、本発明は、以下に示す実施例に限られるものではなく、上述の概念に含まれるものであれば、その構成、製法、シーケンス、ステップの追加、省略などの変更を行なうことができる。

「実施例１」
本実施例は、ハードウエアとして、再構成が可能な（リコンフィギュアラブル：Reconfigurable）光電融合回路を用い、この回路の自動設計に、上述の光電融合レイアウトの手法を適用した例である。再構成が可能な光電融合回路としては、図5に示すように、再構成可能な電子回路（FPGA）107と後述する面状ないし２次元（2D）の光導波路（シート状光伝送媒体）101を用いた光自由回路が混在した回路を用いる。

FPGAをはじめとする再構成可能な電子回路においては、規模の増大と高集積化に伴い、特に、電気配線遅延の影響が大きくなり、設計最適化に要する時間、コストが大きくなる傾向がある。一方で、リアルタイムな再構成を必要とするシステムにおいては、より短時間での回路設計が望まれている。また、大規模化に向けて複数のFPGAを電気的に接続する手法が行われているが、チップ間の電気配線は固定であり、柔軟性に欠けるため、複数のチップに渡って再構成回路として機能させるには制限が大きかった。

本実施例で用いる再構成可能な光電融合回路は、FPGA間を光自由回路で相互接続することでこれを解決している。光自由回路は、本質的には完全結合（各光ポート間で自由に光接続ができる結合特性）が可能であり、さらに、マルチキャスト伝送が可能であることなど、その接続自由度は著しく高い。これにより、FPGA間を光自由回路で接続して、複数のチップにまたがる再構成を自由度高く行なうことができる。この様な光電融合回路の構成により、大規模であることに加え、高速性、柔軟性を兼ね備えた再構成回路となっている。さらに、この様な光電融合回路は、光接続を用いることで、チップ内配線のRC信号遅延やEMIの問題を緩和できるため、大規模で高速な再構成可能な回路を実現できる。

他方、光自由回路を有した光電融合回路においては、光接続の自由度が著しく高いという利点を有する一方で、自由度が高いゆえに選択肢が多くなり最適設計が難しくなる。この様な観点から、特に光自由回路を適用した光電融合回路においては、高度な設計手法が望まれる。こうした観点から、信頼性高く最適な設計を実現する手法を提供できる本発明の設計手法を、以下に詳述する再構成が可能な光電融合回路に適用することで、特に好ましい例が構成される。

＜ハードウエア＞
まず、本実施例において用いるハードウエア、すなわち、再構成可能な光電融合回路について図5、図6を用いて詳しく説明する。図5、図6は本実施例の回路基板を説明する模式図であり、図5は回路の平面的なレイアウトに対応していて、図6はその断面図である。図5、図6において、100は基板、101は２次元（2D）光伝送媒体（2D導波路）、102は光の出力と入力の少なくとも一方を行なう光ポート、103は光伝送媒体101を伝播する伝播光、105は電気配線層、106は電気配線、107は再構成可能な電子デバイス（論理ブロック）、201は論理要素、206は交差部、207は接続部、208は電気接続網であるマトリックス配線である。図5に示すように、再構成可能な電子回路107として４０万ゲートのFPGAを複数（９個）搭載し、それらが電気配線106と光自由回路を成す光伝送媒体101で相互接続されている。

また、図6に記すように、FPGAと電気配線層105を有した電子モジュールと、2D導波路101と光ポート102を有した光モジュールが積層、接着されて、層構成をなしている。また、チップ107間を接続する電気配線106を有した電気配線層105が積層されて、コンパクトに実装されている。光伝送媒体101の層は任意の層数とすることができるが、本実施例においては１層とした。また、電気配線層105により、近接するFPGA間は３２本の電気配線で接続されている。

さらに、図6に示すように、光伝送媒体101を電気配線層105が挟む構成になっており、電気配線層105aと光伝送媒体101の界面付近に光ポート102を設置してある。基板100のサイズは３ｃｍ□である。また、図5に平面構成を示すように、FPGA107が９個（[1,1]〜[3,3]）配してあり、それぞれのFPGA107に対応して１個の光ポート102が配置されている。こうしてFPGA107は、光伝送媒体101に光信号を発信もしくは受信する機能を有する光ポート102に接続される（図5では光ポートは不図示）。

上述した様に光伝送媒体101は2D光導波路の構成であり、ここでは、厚さ100μmのポリカーボネート（屈折率1.59）にクラッドとしてフッ素化ポリイミド（屈折率1.52程度）をコートしたものを用いる。この様に確立された光接続において、或るFPGA107から出力された電気信号は、光ポート102において光信号に変換され、光信号は光伝送媒体101である2D光導波路を伝播後、別の光ポート102において電気信号に変換され、別のFPGA107に入力される。

この様にしてFPGA間は、電気配線と光自由回路の両方で接続されている。どちらを用いて信号伝達を行なうかは、FPGA内部において接続端子を切り替えることで、選択できる。

以上の様に、本実施例の光電融合回路は、電子回路(FPGA)107の内部構成を変更することに加えて、FPGA間の光接続を自由に変更することで回路全体の構成を変更することが可能である。すなわち、光自由回路を介したFPGA間の接続を再構成できる。

光自由回路の構成について更に説明する。
光自由回路とは、光をキャリアとし情報を伝達する回路であり、光伝送媒体101を介して光ポート102間で自由に情報の伝送形態を変更可能な回路である。本実施例において、光自由回路は、２次元導波路（面状の光導波路）101と光ポート102からなる。

光自由回路においては、行おうと思えば２次元導波路の任意の位置に光ポートを配置することができ、任意の点に配した光ポートから任意の光ポートに２次元的に光データを送信することができる。例えば、図11のように光伝送媒体101の面内に渡り、任意の放射角104で光103を伝播させることができる。それぞれの光ポートは、他のすべての光ポートに光信号をブロードキャスト伝送可能である。先に述べたように、光ポート102において、FPGA
107からの信号が光信号に変換され、光信号は光伝送媒体101を伝播後、別の光ポート102において電気信号に変換され、別のFPGA107に入力される。

光ポート102は、光信号を発信もしくは受信する機能を有する。すなわち、電気信号を光信号に変換する光出力部、もしくは、光信号を電気信号に変換する光入力部、もしくはその両方を有している。発信を担う光ポートの光出力部である発光素子から出射された光は、光伝送媒体101を伝播し、受信を担う光ポートの光入力部である受光素子に入力される。受信を担う光ポートで信号を電気信号に変換されることで、光ポート102から光ポート102への信号伝送がなされ、光回路が構成される。

光出力部には、例えば、面発光レーザが用いられ得る。具体的には、光ポート102に入力されたFPGA107のロジック信号(例えば3.3V)を、発光素子に順バイアスとなる様に印加することで、電気信号は光信号に変換される。ここでは、発光素子として0．85μm帯面発光レーザ（VCSEL）を用いる。標準的なVCSELの特性は、駆動電流3.0mAにおいて、光出力3mWとなっている。

さらに、光ポート102は、図11に示すように、様々な面内放射角、放射方向で、伝播が可能なように構成してある。これを実現するために、光ポート102と光伝送媒体101を光学的に結合する光結合器301として、図12(a)に示すような４角錐状のミラーを用いることができる。ここでは、光出力部305の発光素子306からの光303は角錐ミラー301の上方向から照射され、横方向に反射されて光伝送媒体101に結合する。図12(b)のように、発光素子306からの光が角錐301の１斜面の光照射位置302に照射される場合には、ほぼ90°の面内放射角で光304の伝播が実現され、図12(c)のように４斜面に照射される場合には360°の面内放射角で光304の伝播がなされる。２、３斜面であれば、それぞれ180°、270°となる。角錐斜面は拡散面になっているため、ほぼ放射角の範囲に渡って均一な光が伝播される。

図12の例では、角錐ミラー301の上方に、例えば、それぞれの斜面に対して１つと中央に１つの５つの発光素子306a,306b,306c,306d,306xを配し、各デバイスからの光がそれぞれの斜面に照射されるように配置してある。この様な構成により、発光素子を選択することで放射角を設定できる。例えば、中央の発光素子306xを用いれば、360°全ての方向に、306a〜dのうちの１つを選べば、定められた90°の方向に、２つを選べば180°の方向に、３つを選べば270°の方向に、４つを選べば360°の方向に伝播させることができる。この様に、光ポート102に複数の発光素子を配し、駆動する発光素子を選択することで、放射角、放射方向を切り替えることができる。発光素子の選択はFPGA107において行なうことができる。

ここでは、角錐ミラーを用い、放射角および放射方向が90度単位で選別可能な光ポートの例を示したが、これに限られるものでない。実質的に360°全方向にブロードキャストできたり、発光素子の放射角相当でなるべく小さな放射角でビーム状の伝播を実現できたり、さらには様々な方向の伝播などを実現できる光ポートを用いてもよい。

光伝送媒体101を伝播してくる光信号は、光ポート102の受光素子に取り込まれて電子信号に変換される。受光素子としては、Si-PINフォトダイオードを用いることができ、これは電子回路107に接続される。変換された電気信号は、入力電気信号として近接するLSIなどの電子回路107内部に取り込まれ処理される。この際、受光素子と共に電気信号を増幅するプリアンプを集積していれば、ＣＭOSコンパチブルの電圧に復元することができる。また、受光部は円錐形状の光結合部（図12の光結合器301参照）を用いることで、2D光導波路101の360°全方位から光を受光可能にもできる。この様に光ポートと2D光導波路を適用して、この導波路内に光を自由に伝播させることで、光自由回路の機能、すなわち光ポート間の任意の光接続が可能となる。

ここでは2D光導波路の360°全方位から光を受光できる光ポートの例を示したが、或る限られた方位からの光を受光する部位を複数設け、先の発信用光ポートと同様な手法で受光部を選択することで、受信する信号を選別してもよい。

本実施例においては、上述したように、発信光ポートからの光信号の放射角や伝播方向を変更して送信先を選択したり、受信光ポートにおいて、光信号の受信する方向を変更することで、回路接続を変更（再構成）する。他にも、受信光ポートにおいてデータを選別することで、回路の再構成を行なうこともできる。例えば、発信光ポートは、情報をパケット信号としてアドレスなどを付与してブロードキャスト送信し、そのアドレスを受信光ポートで選別することで、所望の受信光ポートへ情報を伝送できる。

この様に、光自由回路は、本質的に、光ポートで双方向の完全結合を実現することができる回路である。さらに１：Ｎのマルチキャスト通信や、Ｎ：Ｍの通信なども実現可能である。さらに、これらの接続の自由な変更（再構成）が可能であり、１対１、１：ＮやＮ：Ｍ伝送の自由な切り替え（再構成）が可能となる。本実施例の光自由回路では、光ポート間のデータ転送速度は、最大1Gbps、典型的には500Mbpsである。

ここで、光自由回路に用いる光導波路として、ライン導波路や自由空間接続ではなく、2D導波路が好ましい理由を記しておく。まず、光ファイバやライン導波路を用いた光回路を用いることも考えられるが、固定したライン配線となるため、配線の自由度に関しては劣ることになる。この構成で光回路の再構成を実現するには、多くの光スイッチを必要とするなど困難が伴う。さらには、線状光導波路は、数ミクロンから数十ミクロンのサイズで光軸合わせが必要で、それは困難である。また、光導波路に微細加工が必要で、作製が難しい。

他方、2D導波路を適用することで、所望の任意位置への光デバイス（発光素子や受光素子）の実装が可能となり、任意の位置の間での情報伝達が可能となる。さらには、光デバイスと導波路層の光結合に際し、光学的な位置合わせが容易になる。この様に単純な構成であるため簡易に回路基板を形成することができ、低コスト化が可能である。さらに、後述するように、2D光導波路を適用した光自由回路では、基本的に光入出力部である光ポートの制御のみで光回路の再構成が可能である。

一方で、ライン導波路は高速な信号伝達が可能なため、2D光導波路内に埋め込んで所定の固定接続を担わせてもよい。例えば、図13に示すように、離れたチップ107間の接続にライン導波路108を用意してもよい。光伝送媒体として、自由空間に光を伝播させる方式も提案されているが、この方式は、配線自由度が高いが、サイズが大きくなってしまうという課題がある。2D光導波路を用いた光自由回路を使用した構成は、薄型で高密度に実装がなされた回路基板を実現できる。

上述の再構成可能な光電融合回路は、FPGA内部の回路構成に加え、光自由回路における光接続を再構成可能であるが、これらの再構成を担う情報であるコンフィギュレーションデータは、前で説明した光電融合回路の設計により出力される情報である。

本実施例の再構成可能な光電融合回路は、外部よりコンフィギュレーションデータを読み込んで、回路全体の再構成を行なうことができる。コンフィギュレーションデータを書き換えることで、FPGA内の回路の設計を変更して、電子回路（FPGA内部、FPGA間電気接続）の再構成がなされ、さらに、光ポートの選択など光自由回路を介したFPGA間の接続変更（再構成）がなされる。より具体的には、コンフィギュレーション情報を基に各光ポートにおいて放射角と放射方向などを変更して、光回路が再構成される。光ポート内のミラーなどの可動部を制御して光接続態様が設定可能なハードを用いる場合には、こうした可動部を制御して光接続態様を変更(すなわち再構成)できる。

また、再構成においては、回路全体に渡り再構成してもよいし、部分的に再構成してもよい。同様な機能を満たせるのであれば、部分的な再構成の方が高速な再構成が実現でき、より好ましい。

＜設計手法＞
次に、本実施例において適用した上述の再構成可能な光電融合回路の設計方法について述べる。この設計手法では、図1に示すように、要求仕様20に基づいて、システム設計21、論理設計22を行い、ゲートレベルのネットリスト10を出力する。アプリケーションとしては、ビデオ信号のデコーダに画像処理の機能を追加した内容である。論理設計22においては、前述した様にハードウエア記述言語を用いてRTLで記述し、論理合成ツールを用いて論理合成を行い、ゲートレベルのネットリスト10を得る。

次に、このネットリスト10を基に、本発明に特徴的な光電融合設計11を行なう。ここでは、図7に示す光電融合回路設計装置を用いて、設計を行なう。この光電融合回路設計装置は、入出力手段、記憶手段81、設計手段82、制御手段83を有する。

記憶手段81は、ネットリストや電気ネット、光ネット、各種設計用パラメータ、設計結果、設計途中結果、設計時間、要求仕様としての機能仕様や設計制約などを記憶するための部位である。入出力手段は、上述のデータを外部から入力することを可能にすると共に、設計結果、評価結果などを外部に出力するための手段である。設計手段82は、ネットリストから電気ネットと光ネットを生成する手段、光ポートの配置手段、電子回路レイアウト設計手段（配置手段、配線手段を含む）、光接続設計手段、検証手段を有する。また、制御手段83は、設計手段82の全体の制御を行なう。本実施例では、設計手段82、制御手段83は、一般的な計算装置にプログラム（ソフトウエア）として実装されている。

図2は本実施例で用いた光電融合設計のフローを示す図である。まず、上述した再構成可能な光電融合回路の仕様（制約条件）を踏まえて、ネットリスト10から電気ネット13と光ネット14を生成する。主な制約としては、先に述べた様に、光モジュールにおける光ポートの数が９個である。また、光ポートの位置は固定されている。

本実施例では、ネットリストの中からファンアウトに相当する部位を抽出し、これを優先的に光ネットに割り当てることで、光ネットと電気ネットを生成する。ファンアウトは、光自由回路におけるブロードキャスト光接続で接続される。例えば、３つのネットリスト
node 1 =>
node 2
node 1 =>
node 3
node 1 =>
node 4
を、１つの１：３接続として光ネットにおいて
port1 =>
port2, port3, port4
と割り当てる。

この様にして４つの光ポートの利用で、電気ネットを３つ減少させることができる。本実施例の光モジュールは９つのポートを有しているので、さらに、別のネットを光ネットに割り当てることもできる。

次に、電気ネット、光ネットを基に、光電融合レイアウト設計15を行なう。図2に示すように、まず、光ポートの配置16を行った後に、電子回路のレイアウト設計（配置配線）18と光接続の設計17を行なう。

ここで、光ポートの配置16は、光回路、電子回路の両方を考慮して設計する。ここでは、用いる光ポートはなるべく分散され、トータルの光接続距離すなわち送信用光ポートと受信用光ポートの距離がなるべく長くなる様に配置する。例えば、前述の光ネット（port1
=> port2, port3, port4）に対して言えば、これにより、例えば、送信用光ポートとして[1,1]に対応したポート、受信用光ポートとして
[1,3],[3,1],[3,3] に対応したポートが選ばれる（図5参照）。

光ポートの配置16に続き、電気ネットに基づいた電子回路レイアウト設計18、光ネットに基づいた光接続設計17を行なう。電子回路レイアウト設計は、配置のための手法としてはミンカット法、配線にはチャンネル配線法が用いられる。電気解析としては、配線自身の配線抵抗及び配線容量などにより各ネットにおける信号の遅延値を計算し、その遅延値を基にタイミング解析を行なう。さらに消費電力の見積もりもなされる。また、電子回路レイアウト設計の結果から総電気配線長を算出する。

光接続の設計では、さらに送信用光ポートにおいて、どの様な態様で光を伝送するか、どの様な光放射角で光を伝達させるかを決める。ここでは、[1,1]のポートにおける光の放射方向、放射角、受信を行なう光ポートの位置を鑑みて、最も効果的になる様に選択される。すなわち、
[1,3],[3,1],[3,3] に対応したポートに信号を送れるように、図5における右下方向に光が放射されるべく、図12における２つの発光部が選択され、駆動される。光接続の解析としては、光接続に用いられる光量の解析、光量解析に基づいた伝送レート解析、遅延解析が行なわれる。

引き続き、設計結果が、要求仕様（回路速度、回路面積、消費電力など）を満たすものであるかの検証を行なう。タイミング検証においては、電気ネットの遅延結果と、光ネットの両方を考慮した解析を行なう。検証工程において、不具合が見つかった場合には、再設計を行なうことができるが、本実施例においては、特に必要なかった。

上述の設計結果(出力情報)24すなわちコンフィギュレーションデータを基に、FPGA内部およびFPGA間の接続を変更する。すなわち再構成（コンフィギュレーション）する。

（参考設計１）
参考設計１として、電気ネットと光ネットの生成のステップにおいて異なる手法を用いた。ここでは、本実施例と同様に、同じ４つのポートを用いるが、光ネットは１：１の接続を用い、電気ネットを２つ減少させた場合に対して設計を試みた。すなわち、ネットリストとして
node 11=>
node 12
node 13=>
node 14
をそのまま、光ネットで
port
11=>port12
port
13=>port14
に割り当てる場合がこれに相当する。参考設計１において、他のステップは、本実施例と同様な手法を用いた。

（参考設計２）
上述の本実施例において用いた光ポートの配置方法は、光モジュールのみとして考えると、伝送距離が長く必ずしも好ましい配置とは言えない。ここでは、参考設計２として、光モジュール単体としての最適化を重んじた配置を行った。この場合は、同様な光ネットに対して、送受信ポート距離を短くした配置として、送信用光ポートとしては[2,2] に対応したポート、受信用光ポートとしては[1,2],[1,3],[2,3] に対応したポートが選ばれる。参考設計２においても、他のステップは、本実施例と同様な手法を用いた。

下表にそれぞれの設計に基づいて再構成した回路の特性を記す。
動作速度 消費電力
本実施例 120MHz 0.7W
参考設計１ 30MHz 0.75W
参考設計２ 75M 0.65W
本実施例の設計手法で設計した回路の性能（動作速度）が高いことが分かる。また、本実施例で設計した回路の回路規模（FPGAにおいて用いたゲート数）は、最も小さかった。

特に、本実施例においては、参考設計１に比べて、光ネット生成時に、電気ネットが少なくなる様に設計することで回路性能が向上していることが分かる。また、参考設計１に比べて、電子回路レイアウト設計に要した時間が短かった。すなわち、本実施例の設計においては、電気ネットの数が少なくなる様に、電気ネットと光ネットの生成を行ったため、光電融合回路のトータル設計として、良好な結果を得ることができた。

また、本実施例においては、参考設計２に比べて、光ポートの配置において、光ポート間を分散して配置することで、回路性能が向上していることが分かる。さらに言えば、光モジュール単体としての設計を犠牲にしても、光電融合回路全体としての最適設計を行なえたことが分かる。また、参考設計２に比べて、電子回路レイアウト設計に要した時間が短かった。

すなわち、本実施例の設計においては、光回路と電子回路のインターフェースである光ポートに対して、優先的に配置がなされるため、光電融合回路のトータル設計として、良好な結果を得られた。また、本実施例の総電気配線長は、参考設計２の総電気配線長に比べて３０％程度、短かった。すなわち、総電気配線長を短くするように光ポートを配置することが有効であることが分かる。

本実施例の設計手法により、電子回路の最適化、光回路の最適化だけではなく、光電融合回路としての最適化が図られた。この様にして設計された本実施例の光電融合回路は、ハードウエアの性能を最大限に生かした設計がなされており、コストパフォーマンスが高い。また、本実施例の設計は、信頼性が高いこと、再現性が高いこと、設計資産の再利用を行い易いことなどの特徴がある。さらに、光自由回路を有した光電融合回路では、光接続の自由度が著しく高いという利点を有する一方で、自由度が高いゆえに選択肢が多くなり最適設計が難しくなるが、上述のような設計方法を用いることで、十分に良好な設計を行なえた。

本実施例は、光ポートの数は９個と少なく、理解し易いように、光接続態様や光ポートの配置も自動設計など行なう必要がないほど単純なものとして記した。しかし、光ポートの数が増えた際などには、多様性が増し、その最適設計が難しくなる。その様な場合にも、本実施例の設計手法は、信頼性が高い設計を短時間で提供できる。特に、自動設計を行なうことがより好ましくなる。

ところで、本実施例においては、再構成可能な電子回路としてFPGAを用いたが、特にこれに拘るものではない。再構成可能な電子回路とは、図5に示すように、ロジック機能を変更可能な論理要素201と、それらの相互接続を変更可能な電気接続網からなる回路であればよい。論理要素201としては、実現したい論理関数に関する入出力の真理値表をRAM形式で持ち、入力の組み合わせに対して出力信号を出すLUT（ルックアップテーブル）が例として挙げられる。また、AND、NAND、OR、NOR、XOR、フリップフロップ、ラッチ、レジスタ、インバータ、乗算器など、さらには、これらの何れかを組み合わせた回路を有してもよい。さらにはメモリを有してもよい。他にも、整数演算、浮動小数点演算、関数演算等の演算ユニット（プロセッサ）を有してもよい。

電気接続網は、論理要素間の接続を設定できるものであり、例えば、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチから構成することが挙げられる（図5参照）。スイッチは、論理要素と電気配線の接続部や、マトリックス配線の交差部などに配される。また、本実施例においては、FPGAのみを用いたな再構成システムであるが、他にもASIC、CPU、DSP、メモリなどのチップを有してもよい。この際には、ASICなどのチップにも光ポートを用意することができる。

「実施例２」
本実施例は、ハードウエアとしては、ASIC（カスタムチップ）を有し、他にFPGA、さらにはメモリなどを有する回路の設計を行なう例である。光電融合回路としての基本構造は実施例１と同様に図６に示す構成を想定している。主だった制約事項としては、カスタムチップを使うことである。その他、ハードウエア上の制約としては、FPGAのチップ数は最大４個、電気配線の層数は最大１０層、光接続層の層数は１層、光ポートの数は最大１６個としている。

実施例１との設計範囲の違いについて述べる。
実施例１においては、FPGA内部や光モジュールの詳細は可変であったが、チップや光ポートの配置に関しては固定されていた。すなわち、９個のFPGAと9個の光ポートを有した光電融合回路という、予め設定された再構成システムに対して、最適設計を行った。また、FPGAの位置やFPGA間の電気配線をはじめとする電子回路層の構成、さらには、光ポートの数、位置といった光接続層の構成なども予め設定されていた。

本実施例においては、ASIC、FPGAの配置も設計要素である。また、光ポートの位置や種類、光伝送媒体など光接続層の構成も、本実施例においては、制約の範囲内で設計される。光接続層は、光伝送媒体として２D光導波路を適用した光自由回路を基本としている。また、実施例１の光接続層においては、光接続の態様が変更可能（再構成可能）であったが、本実施例においては最終的な光接続態様は固定される。さらに、図13のように２D光導波路101の一部にライン導波路108を埋め込んで形成することも制約の範囲内としている。また、１つのチップに複数の光ポートを接続することも制約の範囲内である。他方、本実施例においては、ASICの内部回路は固定である。

本実施例でも、設計フローの概略は、実施例１に準じている。以下、異なる点を中心について述べる。本実施例においても、図２に示すように、要求仕様20に基づいて、システム設計21、論理設計22を行なう。ゲートレベルのネットリスト10を出力するまでは、実施例１と同様な手法を用いる。ただし、ASICの内部は既に設計が終了しているため、固定ブロックとして扱われ、その内部回路は固定である。

次に、光電融合設計11を行なう。本実施例では、それぞれのASICチップ内の設計は終了しているので、チップの配置、チップ間の電気接続、FPGA内部の構成、光接続層の構成、チップ間の光接続などに対しての設計を行なうことになる。

まず、電気ネットと光ネットの生成のステップ12においては、電気ネットの数を少なくする様にそれぞれのネットを生成する。ここでは、第１に、パラレル接続の部位を、第２に、Fan-outの部位を優先的に光ネットに割り当てることで、電気ネットの数を少なくする。また、パラレル電気配線の部分を光接続に割り当てた場合には、送信側の光ポートにはシリアライザ、受信側の光ポートにはデシリアライザを追加する。この後、分割前のネットリスト10の内容と、電気ネット13と光ネット14を合わせたものが、論理的に一致するかの検証を行なう。

次に、光ポートの配置16を行なう。実施例１では光ポートの位置は予め固定されていたが、本実施例においては、光ポートは任意の位置に設計しうる。本実施例では、光伝送媒体のサイズ（３×４ｃｍ）を鑑み、総光接続距離が大きくなる様に光ポートを分散して配置する。そのために、特に、以下のような指針に基づいて、光ポートの配置を行なう。まず、Fan-out信号をブロードキャスト光接続に割り当てた光ネットに対しては、なるべく広角に信号がブロードキャストされる様に光ポートを配置する。

また、パラレル接続をシリアルにして光伝送を行なう光ネットに対しては、なるべく長距離となる様に、さらにx−y電気配線に対して斜め方向になる様に伝送が行われるべく、光ポートを配置する。また、光伝送媒体の周辺部の幅５ｍｍの範囲には、光ポートを配置できないという制約を用いた。この制約により、チップの下部に光ポートが配置されることになり、チップと光ポート間を結ぶ電気配線を短くできる。

引き続き、電子回路レイアウト設計18、および光接続設計17を行なう。電子回路レイアウト設計および光接続設計に関しては、実施例１に準じている。ただし、光ポートの構成に関しては、図12に示す構成や、その他、発光素子の数や散乱体の構造などにバリエーションを持たせたライブラリを用意し、この中から選ぶようになっている。ここで、散乱体のバリエーションとしては、等方向的に散乱が可能な円錐や半球状の散乱体、限定された方向への散乱が可能な角錐や角柱状の散乱体、ミラーやプリズム構造の散乱体などがある。例えば、全方位にブロードキャストを行なうポートでは半球状の散乱体、或る方向へ優先的に光を伝達したい場合には４５度ミラー構成の散乱体を用いることができる。

次に、電子回路レイアウト設計18の結果を踏まえ、光ポートの配置の微修正を行なう。この微修正においては、先の配置位置から半径５ｍｍ以内の範囲内でのみ位置修正を許容する。この微修正により、チップと光ポート間の配線距離を短くすることや、光接続間の信頼性を高めることができる。特に後者については、クロストークの低減や、伝送帯域の確保が可能となる。

本実施例では、検証19において、光接続の一部において、伝送速度が不十分であった。そこで、その光接続の部分に再設計を施した。具体的には、そのネットの部分にライン導波路108を適用した。これにより、十分な光接続がなされ、仕様を満足した。

本実施例においては、上記設計で得られた設計結果24を基にマスクを起こして、光接続層および電気配線層を作成する。これらを張り合わせ、チップを実装し、図6と同様な構成を得る。さらに、設計結果24を用いて、FPGA内部に回路を構築することで、設計された光電融合回路を実現する。

図8は、本実施例の設計結果の一例を示した図である。ＡからＥは半導体チップである。本実施例では、ＡとＤがカスタムチップ、Ｂ、ＣはFPGA、Ｅはメモリである。(a)は上から見た図であり、最上位層の主だった電気配線106と共にチップ107の配置が記されている。(b)は光接続層101に光ポート102とチップ107の配置を重ねて記した図である。ＡとＤを結ぶ接続にライン導波路108が適用され、Ｅから他チップへの接続に２D光導波路を用いたブロードキャスト光接続が用いられている。ライン導波路108に接続される送受信ポートにおいては、三角柱構造の光結合器（ミラー）を有したタイプの光ポートが用いられている。

一方で、ブロードキャストを行なう送信ポートでは、半球構造の光結合器を有したタイプの光ポートが用いられている。ここで記した電気配線および光接続は、典型的な接続例を説明するために、その一部のみを記したものである。例えば、図11に記すような、放射角104を制限した光接続を有してもよい。

本実施例においても、光ポートの位置を優先して設計することで、光回路と電子回路それぞれの最適設計に止まらず、光電融合回路の全体として、最適化を行なうことができる。すなわち、光電融合回路トータルとして良好な性能の光電融合回路を信頼性高く設計ができる。特に、電気ネットの数が少なくなる様に、電気ネットと光ネットの生成を行ったことで、光電融合回路のトータル設計として、良好な結果を得ることができた。また、光ポートの配置において、電気配線での接続が困難な態様の光接続になる様に、光ポートを配置することで、光電融合回路全体としての最適設計を行なうことができた。この様にして設計された本実施例の光電融合回路は、ハードウエアの制約を最大限に生かした設計がなされており、コストパフォーマンスが高い。

「実施例３」
実施例３においては、図9に示すタイプのハードウエアを用いた。図9において、100は基板、101は光伝送媒体、102は光ポート、103は伝播光、105は電気配線層、107は半導体チップである（電気配線層105内に電気配線があるが、不図示である）。107a,107b,107cはFPGA、107dはカスタムチップである。図9(a)は平面図であり、レイアウトに対応している。図9(b)
は図9(a)の断面図である。

すなわち、本実施例では、光伝送媒体101と光ポート102を有した光モジュールは基板の一部のエリアに配され、それ以外のエリアに半導体チップ107を配するタイプの構成となっている。また、制約として、光モジュールは部品として扱われ、その位置には半導体チップを配置できない。電気配線層を別途有しているため、光モジュールの面内位置に電気配線を配置することは可能である。その他のハードウエア上の主な制約としては、FPGAのチップ数は３個、カスタムチップが１個、電気配線の層数は４層、光伝送媒体のサイズは１ｃｍ□、光接続層の層数は１層、光ポートの数は最大１０個（配置は図9参照）としている。また、光ポート102は、光伝送媒体101の端部に配される。

本実施例の光電融合回路設計においては、FPGA内部の構成、半導体チップと光モジュールの配置、半導体チップ間の電気配線、半導体チップ間の光接続、光モジュールの構成、などが設計される。

以下に本実施例の設計方法について図2を用いて説明する。ネットリスト10の形成までは実施例１に準じている。電気ネット13と光ネット14の生成のステップ12においては、電気ネットの数を少なくする様にそれぞれのネットが生成される。ここでは、第１の優先順位として、Fan-outの部位、第２の優先順位として、パラレル接続の部位を優先的に光ネットに割り当てる。

光電融合レイアウト設計15のステップにおいて、光伝送媒体の位置を設計項目として有する点が、本実施例が実施例２と異なる。光ポートの配置16は、光接続のトータル距離が最も大きくなる様に、行なう。これにより、光ポートの位置は光伝送媒体の端部で、分散して配置されることになる。また、電子回路レイアウト設計18において、光伝送媒体が光ポートへの電気入力端子を有した部品として扱われ、他のチップと共に配置、配線を施す。光接続の設計17は実施例２に準じた。

本実施例の設計結果出力は、図9のように、基板100の中央近傍に、光伝送媒体101が配置される。また、光ポート102の配置、光接続も図9に記されている。

本実施例においても、光ポートの位置を優先して設計することで、光回路と電子回路それぞれの最適設計に止まらず、光電融合回路全体として、最適化を行なうことができた。すなわち、光電融合回路トータルに良好な性能の光電融合回路を信頼性高く設計することができた。この様に、本実施例の光電融合回路も、ハードウエアの性能を最大限に生かした設計がなされており、コストパフォーマンスが高い。

「実施例４」
実施例４は、リアルタイムで再構成可能な光電融合システム（光電融合再構成システム）の例である。本実施例の再構成可能な光電融合システムの例を、図10に示す。図10(a)に示すように、光電融合回路の設計を行なう回路（装置）92、再構成可能な光電融合回路91、コンフィギュレーションメモリ93、I/O（入出力手段）94を有する。

光電融合回路の設計を行なう回路92は、図7に示す各手段を有し、前述した通りである。本実施例においては、これらの手段を１チップ化し、ハードとして実装している。

本実施例の再構成可能な光電融合システムでは、I/O94からの入力データを基に、光電融合回路の設計を行なう回路92は、設計データを形成（もしくは変更）し、コンフィギュレーションメモリ93に設計データを保存する。再構成可能な光電融合回路91は、コンフィギュレーションメモリ93から逐次、設計データを読み込み、再構成（内部構成の変更）を行なう。再構成可能な光電融合回路91からの出力はI/O94へ出力される。この様にして、I/O94からの入力データに基づいて、随時、光電融合回路91の内部構成を最適化することができる。

本実施例では、光回路と電気回路が融合され、高い配線自由度を有した光電融合回路91のリソースを最大限に生かした設計、さらには再構成をリアルタイムで行なうことができる。すなわち、リアルタイムで光電融合回路91の内部構成が自由に変更されうるダイナミックリコンフィギャラブルシステムとして機能しうる。

また、本実施例の再構成システムは、動作環境の連続的な変化に対して逐次ハードウエアの再構成が必要なシステムにおいて、再構成可能な光電融合回路91を短時間で最適設計さらには再構成を行なうことができるため、ロボットなどの制御システムに好適に適用され得る。

以上に述べた本実施例において、それぞれの部位が相互接続された図10(a)に沿って説明したが、図10(ｂ）のように各部位がバス95で接続された構成も可能である。また、メモリ93の機能は、再構成可能な光電融合回路91または光電融合回路の設計を行なう回路92内で担われてもよい。

「実施例５」
実施例５は、回路が固定された光電融合回路の設計に、再構成可能な光電融合回路を用いる例である。すなわち、実施例１で用いた再構成可能な光電融合回路を用いて回路検証および評価を行い、さらに、出力結果を基に、カスタム光電融合回路を作成するものである。

本実施例で用いた設計評価装置の構成を図14に記す。光電融合回路の設計手段82と、該設計手段82の設計結果を再構成可能な光電融合回路91に実装し、動作させて、設計結果を評価する設計評価手段87を有する。すなわち、本実施例の設計評価装置は、実施例１で用いた光電融合回路設計装置（図7）に加えて、設計評価手段87を有してなる。ここでは、再構成可能な光電融合回路91としては、実施例１で用いたハードウエアと同様なものを用いている。

この設計評価装置を用い、設計手段82において出力された複数の設計結果を、再構成可能な光電融合回路91に実装し、動作させることで、性能比較や機能検証を行なう。そして、要求仕様を鑑みて、性能が最も好ましい設計結果を選択する。これを第１の設計結果と呼ぶことにする。ここでは、（動作周波数）÷（消費電力）の最も大きい結果を採用する。

この第１の設計結果を導いた電子ネットと光ネットを用い、別のカスタム仕様に基づいて、再度、光電融合レイアウト設計を行なう。主な制約事項は、電子ネットが電気配線層とASICすなわちセルベースのカスタムICで実現されることである。電気配線層の物理仕様は、再構成可能な光電融合回路91と同様である。また、光接続層は再構成可能な光電融合回路91と同様な構成であるが、光ポートの位置は任意である。

この再度の光電融合レイアウト設計の手法は実施例２で用いた手法に準じている。ただし、本実施例においては、電子回路レイアウト設計においてASIC内部の設計がなされる。また、複数のFPGAにまたがって実現されていた回路を１つのASICに搭載することもできる。基板は正方形であるが、サイズが設計項目となる。基板サイズは、電子回路レイアウト設計に基づいてなるべく小さくなる様に設定される。これに基づき、光ポートの位置は、位置関係を保ったまま縮小される。ここで得られた結果を第２の設計結果と呼ぶことにする。

得られた第２の設計結果を基に、新たにASICと、電気配線層、光接続層のマスクを起こし、カスタムな光電融合回路を作成する。再構成可能な光電融合回路91は、回路構成を変更可能であったが、カスタム光電融合回路は、構成が固定された回路である。一方で、この本実施例のカスタム光電融合回路は、第１の設計結果を用い再構成可能な光電融合回路91で実現した場合に比べると、使われていなかった電気配線や光ポートや発光部などのハードウエアを削減できるため、回路面積が大幅に縮小される。また、光ポートの内部構成、例えば光結合部の構成、発光部の配置や数なども、それぞれの光ポートで最適な構成となるため、高性能化と小型化を図ることができる。このことは、動作周波数の増加や、低消費電力化などの性能向上にも繋げることができる。

この様に、本実施例では、再構成可能な光電融合回路91をエミュレータとして用いて、カスタムな光電融合回路の設計を行なうことで、高性能で信頼性の高い光電融合回路を実現できる。また、本実施例の光電融合回路の設計方法は、検証にシミュレーションのみを用いた設計方法に比べて、信頼性が高い。特に、回路規模が大きい場合には、設計時間の短縮、設計コストの低下にも寄与する。

本発明の光電融合回路の設計フローを示す図。 本発明の光電融合回路の設計フローの詳細を示す図。 Fan-out接続のネットリスト及びそれに対応したブロードキャスト光接続を示す図。 パラレル配線のFan-outの例を示す図。 実施例１で用いる再構成可能な光電融合回路の構成を模式的に示す図。 実施例１で用いる再構成可能な光電融合回路の構成を示す図（断面図）。 本発明の光電融合回路の設計装置の構成を示す図。 実施例２における設計結果の一例を模式的に示す図。 実施例３における設計結果（レイアウト）の一例を示す図。 実施例４の再構成可能な光電融合システム（光電融合再構成システム）の構成を示す図。 光自由回路を示す図。 光ポートの光結合部の例を示す図。 ライン導波路を有した光自由回路を示す図。 実施例５で用いる光電融合回路の設計評価装置の構成を示す図。 従来の集積回路における設計フローを示す図。 従来の光接続と電子回路を有したシステムにおける設計フローを示す図。

符号の説明

10 ネットリスト作成工程（ネットリスト）
11 光電融合設計工程（光電融合設計）
12 電気ネットと光ネットの生成工程（電気ネットと光ネットの生成）
13 電気ネット生成工程（電気ネット）
14 光ネット生成工程（光ネット）
15 光電融合レイアウト設計工程（光電融合レイアウト設計）
16 光ポート配置工程（光ポートの配置）
17 光接続設計工程（光接続設計）
18 電子回路レイアウト設計工程（電子回路レイアウト設計）
19 検証工程（検証）
20 要求仕様
21 システム設計工程（システム設計）
22 論理設計工程（論理設計）
24 設計結果出力工程（設計結果）
81 記憶手段
82 設計手段
83 制御手段
87 設計評価手段
91 再構成可能な光電融合回路
92 光電融合回路の設計を行なう回路
93 メモリ
94 入出力手段（I/O）
95 バス
100 基板
101 光伝送媒体（2D導波路）
102 光ポート
103、304 伝播光
104 放射角
105 電気配線層
106 電気配線
107 チップ（再構成可能な電子回路）
108 ライン導波路
201 論理要素
205 論理ブロック
206 交差部
207 接続部
208 マトリックス配線
301 光結合部
302 光照射位置
303 発光部からの光
305 光出力部
306 発光部

Claims (6)

1. 電気配線と光接続を有する回路の設計装置であって、
   回路接続リストであるネットリストから、電気回路接続リストと光接続リストを生成する第１の手段と、
   前記ネットリストと、前記電気回路接続リストと、前記光接続リストを記憶する第２の手段と、
   前記電気回路リストに基づいて、電子回路のレイアウト設計を行う第３の手段と、
   前記光接続リストに基づいて、光接続の設計を行う第４の手段と、
   前記第３の手段により行われた電子回路のレイアウト設計および前記第４の手段により行われた光接続の設計の結果を検証する第５の手段と、を備え、
   前記第５の手段により、再設計が必要であると判断された場合に、前記第１の手段により生成された前記電気回路接続リストおよび前記光接続リストの内容を変更する手段を有することを特徴とする電気配線と光接続を有する回路の設計装置。
2. 前記第３の手段による電子回路のレイアウト設計の前であって、かつ前記第４の手段による光接続の設計の前に、光回路と電子回路のインターフェイスである光ポートの配置を行なう第６の手段を有することを特徴とする請求項１に記載の電気配線と光接続を有する回路の設計装置。
3. 前記第１の手段は、電気回路の接続の数よりも光接続の数が少なくなる様に、前記電気回路接続リストと光接続リストを生成することを特徴とする請求項１または２に記載の電気配線と光接続を有する回路の設計装置。
4. 前記第６の手段は、総電気配線長が短くなる様に、前記光ポートの配置を行うことを特徴とする請求項２に記載の電気配線と光接続を有する回路の設計装置。
5. 前記電気配線と光接続を有する回路は、複数の半導体チップと電気配線層と光接続層を有したパッケージ構造からなり、半導体チップ間の接続の少なくとも一部において光接続層を介する光接続がなされることを特徴とする請求項１乃至４のいずれかに記載の電気配線と光接続を有する回路の設計装置。
6. 前記光接続層は、２次元光導波路と、２次元光導波路との間で光信号の入出力を行なう光ポートを有し、任意の光ポート間の組み合わせに渡って相互光接続が可能であることを特徴とする請求項５に記載の電気配線と光接続を有する回路の設計装置。