KR100360074B1 - 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결 - Google Patents

2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결 Download PDF

Info

Publication number
KR100360074B1
KR100360074B1 KR1019950705101A KR19950705101A KR100360074B1 KR 100360074 B1 KR100360074 B1 KR 100360074B1 KR 1019950705101 A KR1019950705101 A KR 1019950705101A KR 19950705101 A KR19950705101 A KR 19950705101A KR 100360074 B1 KR100360074 B1 KR 100360074B1
Authority
KR
South Korea
Prior art keywords
substrate
capacitors
function
interconnection
interconnect
Prior art date
Application number
KR1019950705101A
Other languages
English (en)
Other versions
KR960702943A (ko
Inventor
제임스 서터랜드
티모시 엘. 가버릭
헴 피. 타키아
조오지 에프.제이알. 레이링
Original Assignee
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미콘덕터 코포레이션 filed Critical 내셔널 세미콘덕터 코포레이션
Publication of KR960702943A publication Critical patent/KR960702943A/ko
Application granted granted Critical
Publication of KR100360074B1 publication Critical patent/KR100360074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

효과적인 3차원 상호연결망을 포함하는 고용량 게이트 어레이, 이 어레이는 플립플롭 결합에 의해 공통기판에 연결된 다수의 소어레이로 형성된다. 이 기판은 전형적으로 다층기판으로서, 이 기판은 그것 상에 혹은 내에 내포된 상호연결선을 가져 소 논리셀어레이사이에 소망의 상호연결의 조합이 구현되게 한다. 기판으로의 논리셀 혹은 셀어레이의 연결을 위한 접점을 소망의 상호연결점에 소 논리셀 어레이상에 다수의 솔더 범프를 배치하는 것으로부터 비롯된다. 상호연결점 솔더 범프를 다층기판에 연결하므로써 개개의 논리셀 어레이가 소망의 방식으로 상호 연결되게 된다. 3차원 상호연결망은 어레이가 나란히 연결되도록 상이한 논리셀 어레이상에 대응점을 연결하는 것에 의해 실현된다. 이것은 MCM 패키지에서 어레이 혹은 칩의 2차원 배열로부터 3차원 상호연결망을 생성하는 효과를 갖는다. 그 결과가 증가된 게이트 이용도 및 단축된 평균 상호연결거리를 갖는 고게이트용량논리소자이며, 그에 따라 더 빠른 동작속도를 갖는 복잡한 장치의 제조가 가능하다.

Description

2차원 멀티칩 모듈 패키지를 사용하는 집적회로 칩간의 논리적 3차원 상호연결
기술분야
본 발명은 일반적으로 다수의 집적회로칩을 상호연결 및 패키지하여 보다 복잡한 장치를 형성하는 기술에 관한 것으로, 특히 증가된 상호연결 용량을 갖고 다양한 표준 2차원 멀티칩 모듈 패키지 방법에 의거하는 3차원 상호연결망을 효과적으로 갖는 고용량 논리장치에 관한 것이다.
발명의 배경
집적회로장치가 더욱 복잡해짐에 따라, 상호연결 및 패키지 기술은 그런 장치의 설계에 더욱 중요해지고 있다. 이것은 장치에 사용된 상호연결 및 패키지 기술이 기능 용량 및 유틸리티에 큰 영향을 줄 수 있기 때문이다.
상호연결 기술은 다수의 소기능 유닛을 더 복잡한 장치로 전기적으로 연결하고 각각 및 다수의 소유닛군을 그들이 포함될 패키지로 연결하는데 사용된다. 상호연결방법은 그들이 장치가 동작하는 속도, 장치에 필요한 표면, 및 연장된 기간동안의 장치의 신뢰성에 영향을 주기 때문에 중요하다. 패키지 방법도 그들이 장치의 속도, 비용 및 신뢰성에 영향을 주고 장치에 전력과 입력신호를 제공하기 때문에 중요하다. 높은 수준의 신뢰성을 유지하고 비용을 최소화하면서 장치의 용량을 증가시키려는 요구에 기인하여, 특별한 장치 제조에 사용되는 상호연결 및 패키지 기술은 장치의 설계시 중요한 고려사항이다.
다수의 개개 장치로부터 복잡한 장치를 제조하는 일반적인 방법은 멀티칩 모듈(Multi-Chip Module : MCM) 패키지 기술을 이용하는 것이다. MCM 기술은 2개 이상의 개개의 집적회로(IC) 다이스 혹은 칩을 단일 IC칩보다 더 복잡한 기능을 수행할 수 있는 단일 패키지로 결합한다. 개개의 칩은 공통기판에 장착되어 기판 및 서로서로에 기판상 혹은 내의 상호연결망에 의해 여러 방법, 예를 들어, 와이어 본딩 혹은 솔더 범프 기술 중 하나에 의해 패키지 접점에 연결된다. 와이어 본딩은 IC칩상의 본딩 패드 혹은 접점을 리드 프레임 혹은 미세 배선을 갖는 다른 칩상의 패드 혹은 접점에 연결한다. 상이한 IC칩상의 접점 사이의 상호연결은 또한 그들 사이의 연결 배선을 솔더링하거나 금속 상호연결선을 사용하여 행해질 수 있다.
IC칩을 어떤 소망의 정도로 상호 연결하기 위해 미세 배선 혹은 금속 상호 연결선을 사용하는 것이 이론적으로 가능하지만, 필요한 상호연결의 수는 상호연결 배선 혹은 선을 경로 선택하기 위해 이용할 수 있는 공간에 대한 제한, 단락 회로를 방지하기 위하여 상호연결의 수를 제한할 필요 때문에, 및 배선 및 선 사이의 용량성 및 유도성 결합이 성능을 떨어뜨릴 수 있기 때문에 종종 실용적이지 못하다. 이들 고려사항 때문에, 상호 배선 계획을 최적화하고 다수의 IC 칩을 더 크고 기능적으로 더 복잡한 장치로 상호연결하기 위한 다른 방법을 개발하려는 노력이 행해져 왔다.
상술한 바와 같이, 개별칩은 또한 솔더 범프 혹은 플립칩 기술을 사용하여 공통기판상에 장착될 수 있다. 이 방법에서, 솔더 범프는 다이에 배치되고 칩이 플립되어 솔더 범프를 기판상의 전도 패드와 접하도록 배치한다. 그런 다음 솔더가 리플로우되어 양호한 전기 접점을 이룬다. 각각의 칩은 다시 기판상 혹은 내에 포함된 상호연결망을 사용하여 서로 상호 연결된다.
개별칩 사이에서 많은 수의 상호연결을 필요로 하는 어플리케이션에 적합하고 그런 상호 연결망을 사용하는 MCM 기술의 예는 영역 어레이 기술이다. 이 패키지 방법에서, 다층 MCM 기판상에 혹은 내에 포함된 상호 연결선을 통하여 하나의 칩의 내부로부터 다른 것으로 연결이 만들어진다. 기판의 상호 연결층은 플립칩 패키지 방법에 사용되는 칩상의 금속 범프의 위치에 대응하도록 설계된 전도 패드의 어레이를 통해 액세스된다. 금속 범프는 어레이 패드에 솔더되어 칩을 서로서로 전기적으로 연결한다.
와이어 본딩 혹은 금속 상호 연결선을 사용하여 얻을 수 있는 것 이상의 부가적인 상호 연결 용량에 대한 필요는 다수의 논리셀 어레이로 이루어지는 논리셀 혹은 칩의 어레이를 더 크고 더 복잡한 장치로 상호 연결할 때 특히 중요하다. 논리셀 어레이는 소 어레이가 고용량 논리 장치로 결합되기 위해 많은 수의 연결을 필요로 하기 때문에, 최종 어레이가 더 클수록, 다른 확장에 대한 장애에 빨리 도달된다. 이것은 상술한 와이어 본딩 혹은 금속 상호 연결선으로 본질적인 문제를 피할 필요 때문이다. 결과는 어레이가 작지만 복잡성에서 제한되거나, 복잡하지만 주어진 어플리케이션에 대해 바람직할 수도 있는 것보다 더 크고 더 고가인 것에 제한된다는 것이다.
2 이상의 칩층을 서로에 대해 스택하고 그들을 와이어 본딩을 통해 상호연결하여 대규모 집적회로를 형성하는 방법은 Tokeuchi를 발명자로 1987년 7월 23일 "다층 집적회로"란 명칭으로 출원된 일본국 특허출원 제 62-182307에 대응하는 일본국 특허출원 공개 제1-28856호에 기재되어 있다. 이 공개 공보는 더 큰 회로를 제공하기 위하여 2 이상의 IC칩을 결합하는 수단을 기재하지만, 칩을 상호연결하기 위한 와이어 본딩의 사용은 패키지가 상술한 공간 이용 가능성, 단락회로 및 용량성과 유도성 결합문제점을 갖게 하기 쉽다.
본 출원과 동일한 양수인에게 양도되고 본 출원의 발명자중 한 사람이 발명자인 "확장가능 회로 구조" 명칭의 미국 특허출원 제 08/190,910호는 반도체 재료 비용이 게이트 용량에 따라 선형적으로 증가하는 고 게이트 용량 프로그램 가능 모듈을 기재하고 특허 청구하는데, 여기서는 본 출원에 관한 부가적인 배경 정보를 제공하기 위하여 참조된다. 이 모듈은 2차원적으로 확장가능한 구조를 갖는 단일 장치를 취하고 이것을 영역 어레이 기술에 의거한 패키지 방법에 이용함으로써 제조된다. 결과는 각 개별칩은 2차원적으로 확장가능하기 때문에, 결과적인 더 큰 용량의 장치는 그것이 만들어지는 소 장치와 기능적으로 등가이다. 최종장치는 소 장치와 비교할 때 실질적으로 동일한 구조를 갖지만, 증가된 게이트 용량을 갖는다.
상술한 2차원적으로 확장가능한 구조와 다른 MCM 패키지 방법 둘 다는 더욱 비용 효과적인 고용량 장치의 제조를 가능하게 하지만, 상기 장치에 사용된 상호연결망에 관련된 문제점이 여전히 존재한다. 이 문제점은 다른 소자로의 상호 연결을 만들기 전에 신호를 다이 혹은 칩의 주변부에 경로 선택(routing)하는 것에 일어나는 전달지연에 관한 것이다. 그런 루팅은 신호가 과도하게 긴 경로 혹은 의도된 목적지에 수신되기에 앞서 비본질적인 회로소자를 통해 전달되기 때문에 장치의 동작 속도를 대단히 감소시킬 수 있다.
요구되는 것은 어떤 2개의 소 소자 사이의 평균 상호연결 거리를 감소시키고 와이어 본딩 및 기타 존재하는 상호연결 계획과 관련된 현저한 문제점을 극복하는 상호연결 방법을 사용하여 다수의 소 논리셀 어레이 혹은 칩을 더 복잡한 장치로 상호 연결시키는 방법이다.
발명의 개요
본 발명은 효과적인 3차원 상호연결망을 포함하는 고용량 게이트 어레이에 관한 것이다. 이 어레이는 플립칩 본딩에 의해 공통의 기판에 연결된 다수의 소 어레이로부터 형성된다. 이 기판은 전형적으로 그것 상에 혹은 내에 포함된 상호 연결선을 갖는 다층 기판이어서 소논리셀 어레이 사이의 일련의 소망의 상호연결이 구현되도록 한다. 논리셀 혹은 셀의 어레이를 기판에 연결하기 위한 접점은 소망의 상호 연결점에서 논리셀의 소 어레이상에 다수의 솔더 범프를 배치하는 것으로부터 비롯된다. 상호 연결점 솔더 범프를 다층 기판으로 연결하는 것은 개별 논리셀 어레이가 소망의 방법으로 상호 연결되도록 한다.
본 발명의 바람직한 실시예에서, 솔더 범프의 배치 및 기판의 상호연결층의 패턴이 상이한 논리셀 이레이상의 등가점이 서로 나란히 연결되도록 된다. 이것은 MCM 패키지 내에 포함된 어레이 혹은 칩의 2차원 배열로부터 3차원 상호 연결망을 만드는 효과를 갖는다. 결과는 증가된 게이트 이용도(이용가능한 게이트에 대한 사용된 논리 게이트의 비)와 감소된 평균 상호 연결거리를 가져 더 빠른 동작 속도를갖는 복잡한 장치의 제조를 가능하게 하는 고 게이트 용량 논리장치이다.
본 발명의 다른 목적과 이점은 다음의 상세한 설명과 첨부한 도면으로부터 분명해질 것이다.
제 1A도 내지 제 1C도는 본 발명에 따라 사용하기 적합한 어레이로 이루어진 논리셀 어레이 혹은 칩의 몇 가지 특징을 나타낸다.
제 2도는 제 1A도 내지 제 1C도의 논리셀 어레이가 더 복잡한 장치로 상호 연결되도록 할 수 있는 상호연결 패드의 가능한 배치를 나타낸다.
제 3도는 제 1A도 내지 제 1C도의 논리셀 어레이가 더 복잡한 장치로 상호 연결되도록 할 수 있는 상호 연결 패드의 가능한 배치를 나타낸다.
제 4도는 제 1A도 내지 제 1C도의 논리셀 어레이가 다수의 소 논리셀 어레이 사이의 상호 연결을 제공하기 위하여 기판에 어떻게 상호 연결될 수 있는가를 나타낸다.
제 5도는 MCM 기판상에 배치된 다수의 소 프로그램 가능 게이트 어레이 혹은 칩으로부터 형성된 어레이에 데한 가능한 상호연결망을 나티내며, 기판 상호 연결선은 소 어레이 혹은 칩 각각 상의 균등점을 상호 연결한다.
제 6도는 제5도에 도시한 2차원 상호 연결망의 3차원 유사를 나타낸다.
바람직한 실시예의 설명
도면 특히 본 발명에 따라 사용하기 적합한 어레이로 이루어진 논리셀 어레이 혹은 몇가지 특징을 나타내는 제1A도 내지 제1C도를 참조하여 설명한다.
제1A도 내지 제1C도에 도시된 예는 다수의 소기능 유닛이 고용량이지만 개선된 기능성과 구성요소유닛과 유사한 구조를 갖는 장치를 만들도록 결합될 수 있도록 구조의 크기가 커질 수 있는 것을 의미하는 "확장가능한" 구조를 갖는다. 본 출원에서, 확장성의 개념은 개별칩 혹은 논리셀의 어레이가 하나의 칩혹은 어레이상의 한 위치를 상이한 칩 혹은 어레이상의 균등 혹은 대응하는 위치로 상호연결하는 것에 의해 보다 복잡한 장치로 결합될 수 있다라는 칩구조를 의미한다.
이것은 3차원 상호연결망을 제공하고 3차원 확장성의 형식을 정의한다. 이런 확장성의 이점은 상이한 다이상의 어떤 2개의 소자사이의 평균 상호 연결선 길이가 최소화되어 최종장치의 전동작속도의 최적화를 도모한다는 것이다.
제1A도내지 제1C도에 도시한 확장가능한 구조의 예는 구성가능한 논리어레이(configurable logic array: CLA),특히 캘리포니아주 산타 클라라의 National Semiconductor Corporation에 의해 제조된 구성가능한 논리 어레이 칩의 CLA계이다. 장치의 CLA계의 구조와 동작은 본 출원의 양수인에게 양도된 특허 허여된 미국 특허출원 제08/044,921호에 기재되어 있고 참조로 여기에 포함된다. 칩의 CLA계는 필드 프로그램가능 게이트 어레이(FPGA)칩이란 더 큰 세트의 서브세트이고 FPGA칩 중 어떤 것 또한 본 발명에 따른 사용에 적합하다. 확장가능한 구조를 갖고 본 발명에 따라 사용될 수 있는 다른 형태의 장치는 마스크 프로그램가능 게이트 어레이이다. 또한, 어떤 칩 타입의 조합은 본 출원의 어플리케이션에 바람직한 정도로 확장가능한데, 예를 들어 FPGA 혹은 스태틱 랜덤 액세스 메모리(SRAM) 칩 조합이다.
제1A도에 도시한 바와 같이, CLA 구성가능 논리 어레이 칩은 상호 연결된 프로그램가능논리 셀(12)의 다수의 소 어레이(31)를 타일링하는 것에 의해 형성된 2차원 매트릭스(30)로 이루어진다. 제1A도에서 매트릭스(30)는 소 어레이(31)의 7×7어레이이고, 각 소 어레이(31)는 논리셀(12)의 8×8어레이이다. 매트릭스(30)의 가장자리에 위치한 입력/출력(I/O) 드라이버(33)는 신호를 매트릭스(30)안으로 혹은 밖으로 보내는 것을 돕는다. 각 논리셀(12) 각각의 논리 기능 및 액티브 입력 및 출력은 제조시 어레이를 물리적으로 커스터마이징하지 않고 셀 내의 파라미터 메모리 비트와 논리게이트에 의해 결정된다. 따라서 개별셀 기능 및 셀 간의 상호연결은 매우 다양한 가능한 기능을 제공하는 필드 프로그램가능이다. 어레이에서의 셀 수가 클수록, CLA장치의 기능 용량이 더 크다.
CLA는 유연한 버스망이 수퍼임포즈되는 프로그램가능 논리셀 어레이로서 생각될 수도 있다. 제1B도는 매트릭스(30)에 포함된 논리셀(12)의 8×8어레이중 하나에 대한 근접도이다. 비록 논리셀(12)이 신호를 루팅하는데 사용될 수도 있지만, 이것은 긴 거리에 대해 행해진 경우 받아들일 수 없는 긴 지연을 초래할 수 있다. 이 문제점을 해결하기 위해, 인접셀(12)사이의 상호 연결이 2타입의 프로그래머블 버스 즉 로컬 및 익스프레스로 증가된다. 따라서 어레이(30, 31)에서의 각각의 셀(12)사이의 연결이 버스에 의해 혹은 인접셀간의 직접 연결에 의해 이루어진다.
제1B도에 나타낸 바와 같이, CLA어레이에서, 로컬버스(32)는 셀어레이와 버스망사이에 연결을 제공한다.
각각의 로컬버스(32)는 행 혹은 열에 있는 모든 셀(12)에 연결되어 어레이에있는 모든 셀에 로컬버스 시스템으로의 리드/라이트 액세스를 제공한다.
익스프레스 버스(36)는 신호의 고속전송을 제공하고 모든 셀에 연결되지 않는다. 익스프레스 버스(36)는 어레이(30, 31)내에서 신호 전달을 가속시키도록 설계되었고 많은 셀에 미치는 직선거리를 커버하기 위한 가장 빠른 길이다. 어레이(30, 31)에서의 논리셀(12)의 각 행 및 열에 대해 상술한 각 타입의 2가지 버스가 있다. 리피터(38)라고 불리는 연결유닛이 8개셀(12)간격으로 이격되어 있고 각 버스를 8개의 셀(12)을 포함하는 세그먼트로 분할한다. 리피터(38)는 행 및 열로 정렬되어 어레이(30)를 "수퍼블럭"이라는 8×8셀(12)블럭을 포함하는 소 어레이(31)로 분할한다. 리피터(38)는 프로그램가능 스위치로 역할을 하며 유사한 혹은 상이한 버스 타입사이에 다양한 연결기능을 제공하도록 프로그램될 수 있다. 전형적으로, 리피터(38)는 하나 이상의 스위칭 유닛으로 이루어질 수도 있으며, 각 스위칭 유닛은 프로그램가능 신호 전송게이트와 버터로 이루어진다. (구성 모드시 세트 혹은 리세트되는)장치의 RAM 프로그램가능 메모리는 양방향 신호전송 게이트를 개방 혹은 닫힘 상태로 만든다.
제1C도에 나타낸 바와 같이 각 논리셀(12)은 4개의 인접 셀로 부터 입력을 수신하고 이들에 출력을 제공한다. 따라서 어레이(30)의 주변부에 있는 것들을 제외한 어레이(31)에서의 각 논리셀(12)은 북(N), 동(E), 남(S), 서(W)인접셀로부터의 8개의 입력을 수신하고 이들에 8개의 출력을 제공한다. 이들 16개의 입력 및 출력은 "A" 와 "B"의 2가지 타입으로 나뉘어지는데, 각 인접셀(12)에 대하여 A 입력, A 출력, B 입력 및 B 출력이 그것이다. 2개의 상이한 셀(12) 사이에, A출력은 항상A 입력에 연결되고 B 출력은 항상 B 입력에 연결된다.
상술한 CLA 구조에서, 인접셀(12)간의 상호 연결은 직접 상호연결에 의해 혹은 버스에 의해 제공되고, 상호연결의 양쪽 타입은 전형적으로 금속 상호연결선에 의해 구현된다. 인접 수퍼블럭(31)간의 상호연결은 버스망에 의해 그리고 인접수퍼블럭의 주변주상의 인접셀간의 상호연결에 의해 제공된다. 상호연결된 수퍼블럭(31) 어레이는 CLA 칩 혹은 다이(30)를 형성한다. 다수의 다이(30)가 각 다이의 주변부에서 상호연결선에 의해 더 크고 더욱 복잡한 어레이로 상호연결된다. 상호연결선을 배치하기 위해 이용가능한 표면영역에 대한 제한과 누화 및 결합에 관한 관심 때문에, 하나의 다이(30)를 다른 다이(30)에 연결하기 위해 이용가능한 상호연결선의 수는 대략 108로 제한된다. 이것은 이용가능한 게이트 이용도 및 활성장치표면영역의 주어진 양에 대해 구성될 수 있는 최종장치의 복잡성을 제한하도록 작용한다.
게이트 이용도는 게이트 어레이계 장치의 중요한 특징인데 왜냐하면 그런 장치의 거의 대다수는 논리셀이 인접셀 및 더 멀리 있는 셀 모두에 연결되는 "랜덤논리" 시스템이기 때문이다. 이것은 상호연결이 인접셀간에 있는 "시스톨릭(Systolic) 어레이"와는 대비된다. 전형적인 랜덤 논리 시스템에 대해 CLA 구조는 다이상의 이용가능한 셀의 15 내지 20%의 게이트 이용을 가능하게 한다. 상호 연결 버스 바로 곁의 한정된 수가 먼 셀을 연결하기 위해 완전히 사용되고, 다른 버스들은 부가적인 상호연결이 가능하도록 사용되어야 하기 때문에 이용가능한 셀의 더 높은 퍼센티지를 이용한다는 것이 어렵다. 이것은 그들 버스 근처의 논리셀은 활성논리셀로서 사용을 위해 이용불가능하게 된다는 것을 의미한다. 또한 셀은 상호연결배선으로 사용될 수도 있어 그들을 활성논리셀로서 사용을 위해 이용할 수 없다. 다이로의 보다 많은 논리셀의 부가는 다이 크기를 실질적으로 증가시킬 수 있고 이것은 어떤 어플리케이션에 대해서는 비용 효과적일 수 없다. 또한, 셀의 총수가 증가될지라도, 다이내 상호연결 제한은 여전히 존재한다.
설명한 바와 같이, CLA 어레이(30)는 주변부에 최대 108 가능한 입력/출력(I/O) 상호연결접점을 갖고, 본 구조에서, 각 수퍼블럭(31)은 4개의 인접 수퍼블럭과의 내부 수퍼블럭에 대한 전체 128 버스 연결을 위해 측당 16 로컬버스(32)와 16 익스프레스 버스(36)에 의해 어레이(30)에서 인접하는 4개의 수퍼블럭에 연결된다. 어레이(30)의 주변부에서의 수퍼블럭은 2 혹은 3 인접 수퍼블럭이 있느냐에 따라 64 혹은 96 버스 연결을 갖는다.
상호연결경로의 총수에 대한 고유의 제한을 극복하기 위하여, 논리 어레이(31)의 소어레이는 제2도에 도시된 바와 같이 적합하게 될 수 있는데, 제2도는 제1A도 내지 제1C도의 논리 셀 어레이가 어레이를 상호연결하는 역할을 하는 기판상에 실장되도록 할 수 있어 더 복잡한 장치를 제공하게 하는 상호연결 패드(40)의 가능한 배치를 도시한다.
제2도에서, 각각의 소 어레이 혹은 수퍼블럭(31)은 많은 솔더 범프 상호연결패드(40)를 구비하고, 상기 패드는 P1 내지 P8로 표시된다. 비록 필수적이지는 않지만, 패드(40)를 상호연결 패드와 어레이 사이에 있는 절연층(도시되지 않음)으로 어레이(31)의 활성회로위에 배치하는 것이 바람직하다. 패드(40)는 절연층을 통하여 어레이(31)상의 점에 전기적으로 연결된다. 이것은 어레이의 표면영역 즉 다수의 어레이(31)로부터 형성된 다이 혹은 칩(30)의 표면영역을 증가시킴이 없이 어레이(31)에 패드가 연결되도록 한다. 그런 다음 상호연결패드(40)는 상호연결선을 포함하는 다층기판상의 유사한 패드에 전기적으로 연결되어 어레이(31)가 바람직한 방법으로 다른 유사한 어레이에 상호연결되도록 한다. 한가지 선택은 수퍼블럭의 일 가장자리상의 익스프레스 버스리피터를 다른 수퍼블럭의 가장자리상의 대응하는 리피터에 전기적으로 연결하기 위해 상호연결 패드(40)와 기판의 상호연결망을 사용하는 것이다. 이것은 상호연결 패드(40)가 그들이 연결되는 리피터 본 경우에 수퍼블럭(37)의 상부 및 측부상의 매 4번째 리피터 위에 배치되는 제2도에 도시되었다. 모든 수퍼블럭이 상부 및 측부(예에서 오른쪽 측부)에 분포된 상호연결패드를 갖는 경우, 전체 어레이(30)는 어레이의 모든 수퍼블럭상에 수퍼임포즈된 균일하게 분포된 상호연결패드 패턴을 갖는다. 이것은 랜덤논리계 시스템에 대해서는 그런 상호연결점 분포가 어떤 2개의 소자 사이의 최단 평균 상호연결경로를 생성하기 때문에 바람직하다.
제3도는 제1A도 내지 제1C도의 논리셀 어레이(31)가 기판상에 실장되어 더욱 복잡한 장치로 상호 연결되도록 할 수 있는 상호연결패드의 제2의 가능한 배치를 도시한다. 제3도에 도시된 바와 같이, 전부 16 상호연결패드(40)가 어레이(31)상의 점에 전기적으로 연결되어 다수의 어레이(31)가 고용량 논리장치로 상호연결되도록 한다. 제3도에 도시된 예에서, 상호연결패드(40)는 다시 어레이(37) 회로의 부분인 리피터(38)에 연결된다. 제2도의 패드배치에 관해 설명한 것처럼, 활성회로를 위한이용가능한 표면영역을 최대로 하기 위하여 패드(40)가 어레이(31)위의 절연층상에 배치되고 그 절연충을 통하여 어레이(31)상의 소망의 연결점에 전기적으로 연결되는 것이 바람직하다. 제3도의 실시예에서 상호연결패드(40)는 수퍼블럭(31)의 상부 및 측부상의 하나 걸러 리피터(38)에 연결된다.
제4도는 다수의 소 논리셀 어레이 사이에서 상호연결을 제공하기 위하여 제1A도 내지 제1C도의 논리셀 어레이(31)를 기판에 상호연결하는 하나의 방법을 더 상세하게 도시한다. 제4도에 의해 나타내지는 바와 같이, 리피터(38)는 하나 이상의 스위칭 유닛(50)으로 이루어지고, 각 스위칭 유닛(50)은 프로그램가능 전송 게이트(52)와 버퍼(54)로 이루어진다. 스위칭 유닛(50)은 리피터(38)에 연결된 상이한 익스프레스 혹은 로컬 버스 사이에서 신호가 경로선택되도록 한다. 논리어레이(31)를 기판에 연결하기 위하여, 어레이(31)상의 리피터(38)는 부가적인 일련의 스위칭 유닛(51)으로 증가되고, 그에 의해 신호가 기판 상호연결점 혹은 패드(58)와 리피터(38) 사이에서 경로선택되도록 하며, 부가적인 스위칭 유닛(51)과 리피터(38) 사이의 연결은 앞서 설명한 상호연결패드(40)에 의해 이루어진다. 부가적인 스위칭 유닛(51)은 전형적으로 소어레이(31) 상에 혹은 상호연결패드를 어레이로부터 분리시키는 절연충 상에 배치된다.
제3도에 나타낸 바와 같은 상호연결패드(40)와 7×7 수퍼블럭(31) 어레이로 이루어진 다이(30)의 부가로, 기판상에 장착된 한 쌍의 다이(30)는 현재 이용가능한 108뿐만 아니라 전체 784(16×49) 가능한 상호연결을 얻는다. 이것은 상호연결배선으로 기능하는 것이 더 적게 필요하기 때문에 활성논리기능을 위해 더많은 셀이 사용되도록 하여 게이트 이용도를 높인다. 또한, 상호연결을 위해 현재의 버스가 더 적게 필요하기 때문에, 상호연결을 위한 버스 바로 곁의 것을 사용할 필요에 의해 셀이 디스에이블되지 않는다. 이 부가된 연결성은 다이크기를 거의 증가시키지 않고 이루어진다는 점을 주목하는 것이 중요하다. 유익한 증가는 제4도에 도시한 부가된 스위칭 유닛(51)의 배치에 위해 필요한 것일 것이다.
기판상 혹은 내에 포함된 상호연결망은 각각의 어레이(31)가 어떻게 상호연결되고 결과적인 장치가 기능성과 용량의 견지에서 어떻게 동작하는가를 결정한다. 제5도는 MCM 기판상에 배치된 다수의 프로그램가능 소 게이트 어레이 혹은 칩(30)으로부터 형성된 어레이(60)에 대한 가능한 상호연결망을 도시하는데, 여기서 기판상호연결선은 소어레이 혹은 칩의 각각의 대응점(상호연결패드)을 상호 연결시킨다. 결과는 2차원 구조에서 구현되는 3차원 상호연결망이다. 그런 상호 연결망은 동일한 일련의 동작이 멀티비트데이터워드의 각 비트에 대해 행해지는 비트 슬라이스 구조를 갖는 장치에 적합하다. 여기에서 설명한 3차원 상호연결 구조는 인접한 다이 사이의 상호연결이 다이의 주변부상의 상호연결장소에 의해서 행해질 수 있을 뿐인 현존하는 2차원 상호연결과 비교했을 때 상호연결 경로를 따라 더 짧은 평균 전달지연을 갖는다.
제6도는 제5도에 나타낸 2차원 상호연결망의 3차원 유사를 도시한다. 제6도에 나타낸 바와 같이, 제5도에 도시된 상호연결구조의 곁과는 서로의 상부에 다수의 소어레이(30)를 스택하고 소어레이 각각의 대응점을 상호연결하는 결과의 2차원 균등을 생성한다.
본 발명에 따르면, 상호연결패드를 논리셀 어레이(31)에 부가하고 그런 어레이로 이루어지는 다수의 다이(30)를 다이가 소망의 방법으로 상호연결되도록 하는 기판상에 장착하는 것에 대한 2가지 주 이점이 있다. 첫째, 높은 게이트 이용도가 실현될 수 있다는 것이고, 둘째, 신호가 더 짧은 상호연결선에서 어레이(31)와 다이(30) 사이에서 경로선택될 수 있어 상호연결된 점간의 평균전달지연을 감소시키고 최종 장치의 동작속도를 증가시킨다는 것이다.
게이트 이용은, 단지 다이의 주변영역대신, 내부어레이점으로 혹은 개별 논리셀로조차 연결을 만들 수 있기 때문에 증가된다. 이것은 가능한 상호연결의 총수와 다양성이 증가되어 궁극적인 장치의 구조적 복잡성을 증가시킨다는 것을 의미한다. 전달지연은 현재의 전형적인 경우인 신호가 다른 다이 혹은 어레이로의 상호연결할 수 있기 전에 다이의 가장자리로 혹은 다수의 셀(12) 및/또는 다수의 리피터(38)를 통해 전달해야 하는 대신, 본 발명은 구성요소어레이 및 다이의 표면영역상의 연결점의 더욱 균일한 분포를 제공하기 때문에 전달지연은 감소된다. 이러한 태양은 2개의 상이한 다이상에 위치한 소자 사이의 평균상호연결길이를 최소화하도록 한다.
상이한 다이상의 점이 상호연결되는 상술한 3차원 상호연결구조뿐만 아니라, 당업자는 기판 상호 연결망이 동일한 다이상의 점을 전기적으로 연결하도록 설계될 수 있음도 이해할 수 있다. 이것은 칩간 및 칩내 상호연결구조가 칩이 제조되는 당시 알려지지 않기 때문에 특정 용도에 맞게 사용자에 의해 재구성될 수 있도록 설계되는 필드 프로그램가능 게이트 어레이와 같은 장치의 경우에 특히 유용할 수도있다. 어떤 용도에 대해서는 칩내 상호연결용량을 증가시켜 현존하는 상호연결용량이 주로 칩간 연결을 위해 사용될 수 있도록 하는 것이 바람직할 수도 있다. 본 발명의 이 실시예는 동일한 신호가 점 각각 사이의 최소 신호 지연의 요건과 함께 많은 수의 점으로 분포될 필요가 있는, 동일한 칩상의 다수의 점에 클럭신호를 경로선택하는 것과 같은 용도에 특히 적합하다.
본 발명의 본 실시예는 또한 솔더 범프 혹은 점점 패드의 어레이(31)로의 부가와 그런 어레이로 이루어진 다이(30)를 기판상으로 장착하는 것을 포함한다. 그러나, 본 실시예에서, 기판은 동일한 다이(30)상의 점들을 전기적으로 연결한 상호연결망을 포함한다. 상이한 다이(30) 사이의 상호연결은 셀 대 셀 연결, 버스선 혹은 기판 상호 연결망의 다른 부분에 의해 구현될 수 있다. 본 실시예의 부가된 상호연결용량은 또한 원래 제조된 대로의 다이에서 이용가능한 것을 보충하여 게이트 이용도를 증가시키고 동일한 다이상의 및 상이한 다이상의 점간의 전달지연을 감소시킨다.
여기서 사용된 용어와 표현은 설명의 용어로 사용되었고 제한의 용어로서 사용되지는 않았으며, 도시되고 설명된 특징의 균등물 혹은 그 부분을 배제하는 용어 및 표현의 사용을 의도하지 않았고, 특허청구된 발명의 범위 내에 다양한 변형이 가능함은 물론이다.

Claims (14)

  1. 3차원적으로 확장가능한 반도체계 시스템에 있어서,
    복수개의 하위기능 용량 소자들을 실장하기 위한 본딩패드들을 갖는 기판으로서, 상기 본딩패드들은 상기 하위기능 용량 소자들을 기판으로 그리고 기판 상의 혹은 기판 내의 상호연결망을 통하여 서로간에 전기적으로 연결하며, 상기 상호연결망은 제1 하위기능 용량 소자 상의 접점을 제2 하위기능 용량 소자 상의 대응하는 접점으로 전기적으로 연결하는, 기판; 및
    상기 소자들을 상위기능 용량 소자로 결합시키기 위한, 기판 상에 실장된 복수개의 하위기능 용량 소자들로서, 상기 하위기능 용량 소자들은, 복수의 논리 게이트들을 포함하며, 3차원적으로 확장가능한 구조를 가지며, 상기 하위기능 용량 소자들 상에 배치된 복수개의 본딩 접점의 포함에 의해 기판으로의 실장 및 상호연결에 적합하며, 상기 본딩 접점은 상기 하위기능 용량 소자들의 표면 상에 균일하게 분포되어 있음으로써, 상위기능 용량 소자가 높은 논리 게이트 이용도를 가지며, 평균 상호연결 거리 및 전달 지연이 단축되는, 복수개의 하위기능 용량 소자들을 포함하는 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  2. 제1항에 있어서, 상기 하위기능 용량 소자들 상에, 상기 하위기능 용량 소자들을 실장 패키지 상의 외부핀들로 전기적으로 연결하는 복수개의 입력/출력 본딩 패드들을 더 포함하는 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  3. 제1항에 있어서, 상기 하위기능 용량 유닛들은 게이트 어레이들인 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  4. 제3항에 있어서, 상기 게이트 어레이들은 필드 프로그램가능 게이트 어레이들(FPGA)인 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  5. 제1항에 있어서, 상기 하위기능 용량 소자들은 주변영역과 내부 영역을 가지며, 또한, 상기 하위기능 용량 소자들의 상기 기판으로의 실장 및 상호연결이 가능하도록, 부가된 본딩 접점이, 상기 하위기능 용량 소자들의 상기 주변영역에 배치되는 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  6. 제1항에 있어서, 상기 하위기능 용량 소자들은 주변영역과 내부 영역을 가지며, 또한, 상기 하위기능 용량 소자들의 상기 기판으로의 실장 및 상호연결이 가능하도록, 부가된 본딩 접점이 상기 하위기능 용량 소자들의 상기 내부 영역에 배치되는 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  7. 제1항에 있어서, 하위 기능 용량 소자와 부가된 본딩 접점 사이에 배치된 절연층을 또한 구비하고, 상기 부가된 본딩 접점은 상기 하위기능 용량 소자에 전기적으로 연결되는 것을 특징으로 하는 3차원적으로 확장가능한 반도체계 시스템.
  8. 멀티칩 모듈 패키지에 있어서,
    복수개의 하위 기능 용량 소자들을 실장하는 본딩 패드들을 갖는 기판으로서, 상기 본딩 패드들은 상기 하위 기능 용량 소자들을 기판으로 그리고 기판 상의 혹은 기판 내의 상호연결망으로 전기적으로 연결하며, 상기 상호연결망은 제1하위 기능 용량 소자상의 제1 접점을 상기 제1 하위기능 용량 소자상의 제2 접점으로 전기적으로 연결하며, 또한, 상기 상호연결망은 상기 제1 하위기능 용량 소자상의 제3 접점을 제2 하위기능 용량 소자상의 제4 접점으로 전기적으로 연결하는 기판; 및
    상기 소자들을 상위 기능 용량 소자로 결합시키기 위한, 기판 상에 실장된 복수개의 하위기능 용량 소자들로서, 상기 하위기능 용량 소자들은, 복수의 논리 게이트들을 포함하며, 상기 하위기능 용량 소자들 상에 배치된 복수개의 본딩 접점의 포함에 의해 기판으로의 실장 및 상호 연결에 적합하며, 상기 본딩 접점은 상기 하위기능 용량 소자들의 표면 상에 균일하게 분포되어 있음으로써, 상위기능 용량 소자가 높은 논리 게이트 이용도를 가지며, 평균 상호연결 거리 및 전달 지연이 단축되는, 복수개의 하위기능 용량 소자들을 포함하는 것을 특징으로 하는 멀티칩 모듈 패키지.
  9. 제8항에 있어서, 상기 하위 기능 용량 소자들을 실장 패키지상의 외부핀들로전기적으로 연결하기 위하여, 상기 하위기능용량 소자들 상에 복수개의 입력/출력 본딩패드들을 더 포함하는 것을 특징으로 하는 멀티칩 모듈 패키지.
  10. 제8항에 있어서, 상기 하위기능 용량 유닛들은 게이트 어레이들인 것을 특징으로 하는 멀티칩 모듈 패키지.
  11. 제10항에 있어서, 상기 게이트 어레이들은 필드 프로그램가능 게이트 어레이들(FPGA)인 것을 특징으로 하는 멀티칩 모듈 패키지.
  12. 제8항에 있어서, 상기 하위 기능 용량 소자들은 주변영역과 내부 영역을 가지며, 또한, 상기 하위 기능 용량 소자들의 상기 기판으로의 실장 및 상호연결이 가능하도록, 부가된 본딩접점이 상기 하위 기능 용량 소자들의 상기 주변영역에 배치되는 것을 특징으로 하는 멀티칩 모듈 패키지.
  13. 제8항에 있어서, 상기 하위 기능 용량 소자들은 주변영역과 내부 영역을 가지며, 또한, 상기 하위기능 용량 소자들의 상기 기판으로의 실장 및 상호연결이 가능하도록, 부가된 본딩 접점이 상기 하위기능 용량 소자들의 상기 내부 영역에 배치되는 것을 특징으로 하는 멀티칩 모듈 패키지.
  14. 제8항에 있어서, 하위 기능 용량 소자와 부가된 본딩 접점사이에 배치된 절연층을 또한 구비하고, 상기 부가된 본딩접점은 상기 하위기능 용량 소자에 전기적으로 연결되는 것을 특징으로 하는 멀티칩 모듈 패키지.
KR1019950705101A 1994-03-15 1995-01-20 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결 KR100360074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21314694A 1994-03-15 1994-03-15
US08/213,146 1994-03-15

Publications (2)

Publication Number Publication Date
KR960702943A KR960702943A (ko) 1996-05-23
KR100360074B1 true KR100360074B1 (ko) 2003-01-24

Family

ID=22793918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705101A KR100360074B1 (ko) 1994-03-15 1995-01-20 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결

Country Status (3)

Country Link
EP (1) EP0698294A1 (ko)
KR (1) KR100360074B1 (ko)
WO (1) WO1995025348A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894565A (en) * 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
US6407576B1 (en) 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
EP1705797B1 (en) * 1999-03-04 2014-12-10 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6351144B1 (en) * 1999-07-15 2002-02-26 Altera Corporation Programmable logic device with unified cell structure including signal interface bumps
WO2001093426A1 (en) * 2000-05-30 2001-12-06 Koninklijke Philips Electronics N.V. Integrated circuit with a matrix of programmable logic cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161754A (ja) * 1988-12-14 1990-06-21 Nec Corp ビルディングブロック方式の半導体集積回路
EP0445269A1 (en) * 1989-09-22 1991-09-11 Renishaw Plc MODULAR CLAMPING SYSTEM FOR MACHINE TOOLS.
EP0475269A2 (en) * 1990-09-10 1992-03-18 Hitachi, Ltd. Integrated circuit device comprising a wiring substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432708A (en) * 1992-10-08 1995-07-11 Aptix Corporation Multichip module integrated circuit device having maximum input/output capability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161754A (ja) * 1988-12-14 1990-06-21 Nec Corp ビルディングブロック方式の半導体集積回路
EP0445269A1 (en) * 1989-09-22 1991-09-11 Renishaw Plc MODULAR CLAMPING SYSTEM FOR MACHINE TOOLS.
EP0475269A2 (en) * 1990-09-10 1992-03-18 Hitachi, Ltd. Integrated circuit device comprising a wiring substrate

Also Published As

Publication number Publication date
EP0698294A1 (en) 1996-02-28
WO1995025348A1 (en) 1995-09-21
KR960702943A (ko) 1996-05-23

Similar Documents

Publication Publication Date Title
US5543640A (en) Logical three dimensional interconnections between integrated circuit chips using a two dimensional multi-chip module
US5512765A (en) Extendable circuit architecture
US8253244B2 (en) Semiconductor package having memory devices stacked on logic device
US8076759B2 (en) Semiconductor package with a controlled impedance bus and method of forming same
US4161662A (en) Standardized digital logic chip
WO2014185669A1 (ko) 스택 메모리
EP0535479A1 (en) Multichip integrated circuit packages and systems
US10509752B2 (en) Configuration of multi-die modules with through-silicon vias
US5895978A (en) High density signal multiplexing interposer
KR100360074B1 (ko) 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결
EP0417345B1 (en) Design method for VLSI chips arranged on a carrier and module thus designed
CN112366193A (zh) 一种桥接芯片及半导体封装结构
US4746815A (en) Electronic EC for minimizing EC pads
CN114937659B (zh) 芯片系统
US20070246835A1 (en) Semiconductor device
EP0962976B1 (en) Integrated circuit having a unique lead configuration
US9406347B2 (en) Semiconductor wafer and method of fabricating an IC die
CN217426742U (zh) 电子器件
CN116127905B (zh) 用于设计基板的方法、基板及晶圆级芯粒集成结构
US20240120276A1 (en) Three-dimensional semiconductor integrated circuit device including inter-die interface
US7151316B2 (en) Semiconductor device
US20030127748A1 (en) Semiconductor package
CN112349702A (zh) 半导体封装
WO1998038680A1 (fr) Module memoire
KR20060075291A (ko) 효율적으로 레이아웃이 가능한 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111011

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee