DE102017124815B4 - Photonisches Package und Verfahren zu dessen Bildung - Google Patents

Photonisches Package und Verfahren zu dessen Bildung Download PDF

Info

Publication number
DE102017124815B4
DE102017124815B4 DE102017124815.3A DE102017124815A DE102017124815B4 DE 102017124815 B4 DE102017124815 B4 DE 102017124815B4 DE 102017124815 A DE102017124815 A DE 102017124815A DE 102017124815 B4 DE102017124815 B4 DE 102017124815B4
Authority
DE
Germany
Prior art keywords
adapter
die
opening
photonic
photonic die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017124815.3A
Other languages
English (en)
Other versions
DE102017124815A1 (de
Inventor
Sung-Hui Huang
Jui Hsieh Lai
Tien-Yu HUANG
Wen-Cheng Chen
Yushun Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/725,911 external-priority patent/US10267988B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017124815A1 publication Critical patent/DE102017124815A1/de
Application granted granted Critical
Publication of DE102017124815B4 publication Critical patent/DE102017124815B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4246Bidirectionally operating package structures
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4249Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

Verfahren, das Folgendes umfasst:Bonden (204) eines elektronischen Dies (54) an einen photonischen Die (10), wobei der photonische Die eine erste Öffnung (52A) umfasst;Anbringen (206) eines Adapters (60) auf dem photonischen Die (10), wobei ein Abschnitt des Adapters sich auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies (54) befindet;Bilden eines Durchgangslochs (66A), das den Adapter durchdringt, wobei das Durchgangsloch auf die erste Öffnung (52A) ausgerichtet ist; undAnbringen einer optischen Vorrichtung (82, 86) an dem Adapter (60), wobei die optische Vorrichtung ausgestaltet ist, um ein Licht (88) in den photonischen Die (10) zu emittieren oder ein Licht von dem photonischen Die zu empfangen.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Elektrische Signalisierung und Verarbeitung sind bislang die etabliertesten Techniken zur Signalübertragung und -verarbeitung. Optische Signalisierung und Verarbeitung wurden in den letzten Jahren, hauptsächlich aufgrund der Verwendung von Anwendungen in Verbindung mit optischen Fasern zur Signalübertragung, in immer mehr Anwendungen verwendet.
  • Die optische Signalisierung und Verarbeitung werden nahezu immer mit elektrischer Signalisierung und Verarbeitung kombiniert, um vollwertige Anwendungen bereitzustellen. Zum Beispiel können die optischen Fasern für Langstrecken-Signalübertragung verwendet werden, während elektrische Signale zur Kurzstrecken-Signalübertragung sowie zur Verarbeitung und Steuerung verwendet werden können. Dementsprechend sind die Vorrichtungen, die optische Bauelemente und elektrische Bauelemente integrieren, zur Umwandlung zwischen optischen Signalen und elektrischen Signalen sowie zur Verarbeitung von optischen Signalen und elektrischen Signalen gebildet. So können Packages sowohl optische (photonische) Dies, die optische Vorrichtungen umfassen, als auch elektronische Dies umfassen, die elektronische Vorrichtungen umfassen.
    Die DE 10328265 A1 betrifft ein Sensor-Bauteil, mit einem Chip und weiteren passiven Bauteilen, welche in einem Kunststoff-Gehäuse eingebettet sind.
    Die US 7061106 B2 betrifft ein Bildsensor und ein Verfahren zur Herstellung des Bildsensors in Verbindung mit einem Wafer Level Package.
    Die WO 2015/082549 A1 betrifft einen optischen Sensor, welcher einen dreidimensionalen integrierten Schaltkreis umfasst, mit einer Lichtquelle und einem Lichtdetektor.
  • Figurenliste
  • Gesichtspunkte der vorliegenden Offenbarung sind bei der Lektüre der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Figuren am besten verständlich. Es sei erwähnt, dass verschiedene Merkmale gemäß der Standardpraxis in der Branche nicht maßstabsgetreu sind. Tatsächlich kann es sein, dass die Abmessungen der verschiedenen Merkmale der Verständlichkeit der Erörterung halber beliebig vergrößert oder verkleinert wurden.
    • 1A bis 1G veranschaulichen Querschnittsansichten von Zwischenstufen in der Bildung eines Chip-On-Wafer-Packages, das sowohl optische Vorrichtungen als auch elektrische Vorrichtungen umfasst, gemäß einigen Ausführungsformen.
    • 2 und 3 veranschaulichen Packages, die sowohl optische Vorrichtungen als auch elektrische Vorrichtungen umfassen, gemäß einigen Ausführungsformen.
    • 4A bis 4D veranschaulichen Querschnittsansichten von Zwischenstufen in der Bildung eines Chip-On-Chip-Packages, das sowohl optische Vorrichtungen als auch elektrische Vorrichtungen umfasst, gemäß einigen Ausführungsformen.
    • 5A bis 5D veranschaulichen Querschnittsansichten von Zwischenstufen in der Bildung eines Chip-On-Wafer-Packages, das sowohl optische Vorrichtungen als auch elektrische Vorrichtungen umfasst, gemäß einigen Ausführungsformen.
    • 6A bis 6C veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung von Adaptern gemäß einigen Ausführungsformen.
    • 7A veranschaulicht die Querschnittsansicht bei der Bildung eines Adapters gemäß einigen Ausführungsformen.
    • 7B bis 7G veranschaulichen Draufsichten und Querschnittsansichten von Zwischenstufen bei der Bildung eines Adapters gemäß einigen Ausführungsformen.
    • 8 und 9 veranschaulichen Draufsichten einiger Adapter und der entsprechenden Gitterkopplerlöcher (Grating Coupler - GC) gemäß einigen Ausführungsformen.
    • 10 veranschaulicht einen Prozessablauf zum Bilden eines Chip-on-Wafer-Packages gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die Erfindung ergibt sich aus den unabhängigen Ansprüchen. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind in der Folge beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich lediglich um Beispiele und damit wird keine Einschränkung beabsichtigt. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, derart dass es sein kann, dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient den Zwecken der Einfachheit und Deutlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können Begriffe, die ein räumliches Verhältnis beschreiben, wie beispielsweise „darunterliegend“, „unter“, „untere/r/s“, „darüberliegend“, „obere/r/s“ und dergleichen, hier der Einfachheit der Beschreibung halber verwendet werden, um das Verhältnis eines Elements oder Merkmals zu (einem) andere/n Element/en oder Merkmal/en zu beschreiben, wie in den Figuren veranschaulicht. Es wird beabsichtigt, dass Begriffe, die eine räumliche Beziehung beschreiben, zusätzlich zu der in den Figuren bildlich dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderen Ausrichtungen) ausgerichtet sein und die Beschreibungen für räumliche Beziehungen, die hier verwendet werden, können ebenfalls dementsprechend ausgelegt werden.
  • Ein dreidimensionales (3D) Package, das sowohl optische Vorrichtungen als auch elektrische Vorrichtungen umfasst, und das Verfahren zu dessen Bildung sind gemäß verschiedenen Ausführungsbeispielen bereitgestellt. Die Zwischenstufen des Bildens der Packages sind gemäß einigen Ausführungsformen veranschaulicht. Einige Varianten einiger Ausführungsformen werden erörtert. Über die verschiedenen Ansichten und veranschaulichenden Ausführungsformen hinweg werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • 1A bis 1G veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die in 1A bis 1G gezeigten Schritte sind auch schematisch in dem Prozessablauf 200 widergespiegelt, der in 10 gezeigt ist.
  • 1A veranschaulicht eine Querschnittsansicht eines photonischen Dies 10, der durch das Klebemittel 4 an dem Träger 2 montiert ist. Der entsprechende Schritt ist als Schritt 202 in dem in 10 gezeigten Prozessablauf veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der photonische Die 10 Teil des Wafers 6, der mehrere identische photonische Dies 10 umfasst, die als ein Array angeordnet sind, obgleich ein photonischer Die 10 im Detail veranschaulicht ist. Der photonische Die 10 weist die Funktion des Empfangens der optischen Signale, des Sendens der optischen Signale innerhalb des photonischen Dies 10, des Sendens der optischen Signale aus dem photonischen Die 10 und des elektronischen Kommunizierens mit dem elektronischen Die 54 auf. Dementsprechend ist der photonische Die 10 auch für den Eingang-Ausgang (Input-Output - IO) der optischen Signale verantwortlich.
  • Der photonische Die 10 umfasst das Substrat 12. Das Substrat 12 kann ein Halbleitersubstrat sein, das ein Siliziumsubstrat, ein Siliziumgermaniumsubstrat oder ein Substrat sein kann, das aus anderen Halbleitermaterialien gebildet ist. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist das Substrat 12 ein dielektrisches Substrat, das zum Beispiel aus Siliziumoxid gebildet ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der photonische Die 10 als ein Interposer verwendet und umfasst Durchkontaktierungen (Through-Vias - TVs, auch als Substrat-Durchkontaktierungen oder als Silizium-Durchkontaktierungen bezeichnet) 14, die durch das Substrat 12 eindringen. TVs 14 sind aus einem leitfähigen Material gebildet, das auch ein metallisches Material, wie beispielsweise Wolfram, Kupfer, Titan oder dergleichen sein kann. Die Isolationsschichten 16 umgeben TVs 14 und isolieren TVs 14 elektrisch von dem Substrat 12.
  • Der in 1A bis 1G veranschaulichte Prozess wird als ein Lot-Zuerst-Prozess bezeichnet, in dem die Rückseitenstruktur (einschließlich der Lotgebiete 26) des photonischen Dies 10 zuerst gebildet wird, wie in 1A gezeigt. In der in 1A gezeigten Struktur liegt die dielektrische Schicht 18 unter dem Substrat 12 und kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder anderen dielektrischen Materialien gebildet werden. TVs 14 können durch die dielektrische Schicht 18 eindringen. Umverteilungsleitungen (Redistribution Lines - RDLs) 22 werden unter den TVs 14 liegend und damit verbunden gebildet und werden zum Umleiten von elektrischen Signalen, Leistung, elektrischer Masse oder dergleichen verwendet. Die Umverteilungsleitungen 22 sind in den dielektrischen Schichten 20 gebildet. Under-Bump-Metallisierungen (UBMs) 24 sind als unter den RDLs 22 liegend und elektrisch damit verbunden gebildet und Lotgebiete 26 sind auf den UBMs 24 gebildet.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können integrierte Schaltungsvorrichtungen 28 auf der Oberfläche des Substrats 12 gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfassen die integrierten Schaltungsvorrichtungen 28 aktive Vorrichtungen, wie beispielsweise Transistoren und/oder Dioden (die Photodioden umfassen können). Die integrierten Schaltungsvorrichtungen 28 können auch passive Vorrichtungen, wie beispielsweise Kondensatoren, Widerstände oder dergleichen umfassen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung werden keine aktiven Vorrichtungen gebildet, während passive Vorrichtungen in dem photonischen Die 10 gebildet werden können.
  • Über dem Substrat 12 liegt die dielektrische Schicht 30 (die auch mehrere dielektrische Schichten darstellen kann). Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 30 aus Siliziumoxid, Siliziumnitrid oder dergleichen gebildet. Die Siliziumschicht 32 ist über der dielektrischen Schicht 30 gebildet und kann diese kontaktieren. Die Siliziumschicht 32 kann strukturiert werden und wird verwendet, um die Wellenleiter für die interne Übertragung von optischen Signalen zu bilden. Dementsprechend wird die Siliziumschicht 32 in der Folge auch als Wellenleiter bezeichnet. Die Gitterkoppler 34 werden auf der Siliziumschicht 32 gebildet und die oberen Abschnitte der Gitterkoppler 34 weisen ein Gitter auf, derart, dass die Gitterkoppler 34 die Funktion des Empfangens von Licht oder des Sendens von Licht aufweisen. Die Gitterkoppler 34, die zum Empfangen von Licht verwendet werden, empfangen das Licht von der darüber liegenden Lichtquelle oder optischen Signalquelle (wie beispielsweise der optischen Faser 84, wie in 1G gezeigt) und senden das Licht an den Wellenleiter 32. Die Gitterkoppler 34, die zum Senden von Licht verwendet werden, empfangen Licht von dem Wellenleiter 32 und senden Licht an die Faser 84 (1G). Der/die Modulator/en 36 sind auch auf der Siliziumschicht 32 gebildet und werden zum Modulieren der optischen Signale verwendet. Es versteht sich, dass der photonische Die 10 verschiedene andere Vorrichtungen und Schaltungen umfassen kann, die zum Verarbeiten und Senden optischer Signale und elektrischer Signale verwendet werden können, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung ebenfalls ins Auge gefasst werden.
  • 1 veranschaulicht auch die Zusammenschaltungsstruktur 38, die über den Gitterkopplern 34 gebildet ist. Die Zusammenschaltungsstruktur 38 umfasst mehrere dielektrische Schichten 40 und 42 und Metallleitungen und Durchkontaktierungen darin (in Kombination als 44 bezeichnet). Die dielektrische Schicht 40 ist aus einem lichtdurchlässigen Material, wie beispielsweise Siliziumoxid, gebildet. Die dielektrischen Schichten 42 werden auch als Zwischenmetall-Dielektrika (Inter-Metal Dielectrics - IMDs) bezeichnet und können aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitrid oder dergleichen oder Low-k-Dielektrika gebildet sein, die k-Werte aufweisen, die niedriger als etwa 3,0 sind. Die Low-k-Dielektrika können Black Diamond (eingetragenes Warenzeichen von Applied Materials), ein kohlenstoffhaltiges Low-k-Dielektrikum, Hydrogen SilsesQuioxane (HSQ), MethylSilsesQuioxane (MSQ) oder dergleichen umfassen. Ätzstoppschichten können gebildet werden, um benachbarte IMDs zu trennen, und werden aus (einem) Material/ien gebildet, das/die eine hohe Ätzselektivität in Bezug auf die dielektrischen Schichten aufweist/aufweisen. Die Ätzstoppschichten können aus Siliziumcarbid, Siliziumcarbonitrid usw. gebildet werden. Die Metallleitungen und Durchkontaktierungen 44 können unter Verwendung von Damascene-Prozessen gebildet werden und können zum Beispiel Kupfer auf Diffusionsbarriereschichten umfassen. Die Diffusionsbarriereschichten können aus Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen gebildet werden. Gemäß einigen Ausführungsformen erstrecken sich die TVs 14 zu Metallleitungen 44 in der unteren dielektrischen Schicht in den dielektrischen Schichten 42.
  • Metallinseln 48 sind über den Metallleitungen/Durchkontaktierungen 44 gebildet und damit verbunden. Die Passivierungsschichten 46 können gebildet werden, indem zumindest einige Abschnitte der Passivierungsschichten 46 die Randabschnitte der Metallinseln 48 bedecken. Die Metallinseln 48 können aus Aluminiumkupfer gebildet werden und werden daher als Aluminiuminseln bezeichnet, da das Element mit dem größten Anteil in den Metallinseln 48 Aluminium ist. Die Metallinseln 48 sind elektrisch mit den elektrischen Vorrichtungen (wie beispielsweise den Vorrichtungen 28) und/oder Durchkontaktierungen 14 durch Metallleitungen und Durchkontaktierungen 44 verbunden, deren elektrische Vorrichtungen Licht-Strom-Umwandlungsvorrichtungen und/oder Strom-Licht-Umwandlungsvorrichtungen sein können. Die Licht-Strom-Umwandlungsvorrichtungen und/oder Strom-Licht-Umwandlungsvorrichtungen können innerhalb des photonischen Dies 10 oder außerhalb des photonischen Dies 10 und daran angebracht gebaut werden. Die Licht-Strom-Umwandlungsvorrichtungen können Photodioden umfassen. Die Strom-Licht-Umwandlungsvorrichtungen können lichtemittierende Dioden, Lampen oder dergleichen sein.
  • Die Passivierungsschichten 46 können aus Nicht-Low-k-Dielektrika gebildet werden. Zum Beispiel kann eine Passivierungsschicht 46 eine Siliziumoxidschicht und eine Siliziumnitridschicht über der Siliziumoxidschicht umfassen. Es können Polymerschichten, wie beispielsweise PBO, Polyimid oder dergleichen verwendet werden oder nicht, um die oberen dielektrischen Schichten, wie beispielsweise die Schicht 49, zu bilden, die über den dielektrischen Schichten 46 liegt. Elektrische Verbinder 50 sind an der Oberfläche des photonischen Dies 10 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die elektrischen Verbinder 50 aus Kupfer, Nickel, Titan oder mehreren Schichten davon gebildet, und können als Metallsäulen gebildet werden. Die elektrischen Verbinder 50 können auch Lotkappen (nicht gezeigt) umfassen.
  • Die Löcher 52A und 52B sind in dem photonischen Die 10 gebildet und dringen durch mehrere dielektrische Schichten, die die Schichten 49, 46 und 42 einschließen, ein. Die Löcher 52A und 52B werden gemeinsam und einzeln auch als Löcher (oder Öffnungen) 52 bezeichnet. Die Bildung von Löchern 52 umfasst einen Ätzprozess unter Verwendung eines Photolithographieverfahrens. Die Löcher 52 erstrecken sich zur Oberfläche der dielektrischen Schicht 40, wobei mindestens ein Abschnitt der dielektrischen Schicht 40 sich direkt unter jedem der Löcher 52 befindet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung überlappen die Löcher 52 die darunter liegenden Gitterkoppler 34. Die Formen der Löcher 52 können in der Draufsicht Rechtecke, Kreise, Sechsecke oder dergleichen umfassen, sind aber nicht darauf beschränkt. Es versteht sich, dass, obgleich ein Loch 52A und ein Loch 52B veranschaulicht sind, mehrere Löcher 52A und/oder mehrere Löcher 52B vorhanden sein können. Gemäß einigen Ausführungsformen, in denen die dielektrischen Schichten 42 Low-k-Dielektrika umfassen, können die Löcher 52 durch Abdecken der Seitenwände der Löcher 52 mit einer konformen Nicht-Low-k-Dielektrikumschicht (nicht gezeigt) passiviert werden, derart, dass die Low-k-Dielektrika nicht freiliegen.
  • Unter Bezugnahme auf 1B wird der elektronische Die 54 an den photonischen Die 10 gebondet. Der entsprechende Schritt ist als Schritt 204 in dem in 10 gezeigten Prozessablauf veranschaulicht. Das Bonden kann durch zum Beispiel Lötbonden unter Verwendung von Lotgebieten 56 bewerkstelligt werden. Andere Verfahren zum Bonden, wie beispielsweise direktes Bonden Metall an Metall oder Hybridbonden, können auch verwendet werden. Das Füllmaterial 58 kann in die Lücke zwischen dem elektronischen Die 54 und dem photonischen Die 10 abgegeben werden und wird dann ausgehärtet.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wirkt der elektronische Die 54 als eine Zentraleinheit, die die Steuerschaltung zum Steuern des Betriebs der Vorrichtungen in dem photonischen Die 10 umfasst. Der elektronische Die 54 tauscht auch elektrische Signale mit dem photonischen Die 10 durch Bond-Gebiete (wie beispielsweise die Lotgebiete 56) aus. Darüber hinaus umfasst der elektronische Die 54 die Schaltungen zur Verarbeitung der elektrischen Signale, die von den optischen Signalen in dem photonischen Die 10 umgewandelt werden.
  • In einem anschließenden Schritt, wie in 1C gezeigt, ist der Adapter 60 an dem photonischen Die 10 angebracht. Der entsprechende Schritt ist als Schritt 206 in dem in 10 gezeigten Prozessablauf veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Adapter durch das Klebemittel 62 an dem photonischen Die 10 angebracht. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist der Adapter 60 durch Bonden, zum Beispiel Schmelzbonden (Dielektrikum an Dielektrikum), an dem photonischen Die 10 angebracht. Das Bonden kann zum Beispiel durch Bonden Silizium an Oxid oder Bonden Oxid an Oxid bewerkstelligt werden, in dem das Oxid Sauerstoffatome umfassen kann. Beim Bonden wird/werden (eine) Ausrichtungsmarkierung/en 73 im Adapter 60 zum Ausrichten des Adapters 60 auf die photonische Zelle 10 verwendet, derart, dass die Löcher 66A und 66B (gemeinsam oder einzeln als Löcher oder Öffnungen 66 bezeichnet) im Adapter 60 auf die entsprechenden darunter liegenden Löcher 52A beziehungsweise 52B ausgerichtet sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weisen die Löcher 66 seitliche Abmessungen auf, die größer als die seitlichen Abmessungen der entsprechenden darunter liegenden Löcher 52 sind. Die Löcher 66 können sich seitlich über die Ränder der entsprechenden darunter liegenden Löcher 52 hinaus erstrecken. Die Löcher 66A und die darunter liegenden Löcher 52A können eine Eins-zu-Eins-Entsprechung aufweisen, in der jedes der Löcher 66A ein Loch 52A überlappt. Die Löcher 66A und die darunter liegenden Löcher 52A können eine Eins-zu-Viele-Entsprechung aufweisen, in der jedes der Löcher 66A mehrere (zwei oder mehr) Löcher 52A überlappt. Die Löcher 66B und die darunter liegenden Löcher 52B können eine Eins-zu-Eins-Entsprechung aufweisen, in der jedes der Löcher 66B ein Loch 52B überlappt. Die Löcher 66B und die darunter liegenden Löcher 52B können auch eine Eins-zu-Viele-Entsprechung aufweisen, in der jedes der Löcher 66B mehrere (zwei oder mehr) Löcher 52B überlappt.
  • 6A bis 6C veranschaulichen die Querschnittsansicht von Zwischenstufen bei der Bildung des Adapters 60 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 6A ist eine unbearbeitete Platte 68 bereitgestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die unbearbeitete Platte 68 aus einem homogenen Material 72 gebildet. Auch sind auf der unbearbeiteten Platte 68 keine aktiven und passiven Vorrichtungen gebildet. Die unbearbeitete Platte 68 kann aus einem Halbleitermaterial, einem dielektrischen Material oder einem Metallmaterial gebildet sein. Die unbearbeitete Platte 68 kann auch aus einem Material gebildet sein, das einen Wärmeausdehnungskoeffizienten (Coefficient of Thermal Expansion - CTE) aufweist, der kleiner als der CTE des Verkapselungsmaterials 74 ist (1D). Der CTE der unbearbeiteten Platte 68 kann auch gleich oder nahe dem CTE von Silizium (etwa 2,6 ppm/°C) sein oder zwischen dem CTE von Silizium und dem CTE des Verkapselungsmaterials 74 liegen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die unbearbeitete Platte 68 aus einem Halbleitermaterial, wie beispielsweise Silizium, gebildet und kann die Form eines unbearbeiteten Siliziumwafers aufweisen. Gemäß alternativen Ausführungsformen ist die unbearbeitete Platte 68 aus einem dielektrischen Material, wie beispielsweise Siliziumoxid oder Siliziumnitrid (mit einem CTE gleich etwa 3,2 ppm/°C) gebildet. Gemäß weiteren alternativen Ausführungsformen ist die unbearbeitete Platte 68 aus einem Metallmaterial, wie beispielsweise Kupfer (mit einem CTE von gleich etwa 8,4 ppm/°C), Aluminium, Edelstahl oder dergleichen gebildet.
  • Unter Bezugnahme auf 6B werden die Löcher 52A und 52B gebildet, um sich von der Oberfläche der unbearbeiteten Platte 68 auf eine Zwischenebene in der unbehandelten Platte 68 zu erstrecken. Die Löcher 52A und 52B können durch Ätzen gebildet werden. Das Ätzen ist anisotrop, derart, dass die Seitenwände der Löcher 52A und 52B gerade und vertikal sind.
  • Als Nächstes wird unter Bezugnahme auf 6C der Liner 70 auf dem Basismaterial 72 gebildet. Wenn die Platte 68 eine Siliziumplatte oder ein Silizium-Wafer ist, kann der Liner 70 durch die thermische Oxidation der Platte 68 gebildet werden, und daher ist der Liner 70 eine Siliziumoxidschicht. Gemäß diesen Ausführungsformen kann der Liner 70 auch auf den Seitenwänden und der unteren Fläche der Platte 68 gebildet werden, deren Liner-Abschnitte 70 nicht gezeigt sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Liner durch Abscheidung gebildet und der Liner 70 kann Siliziumoxid, Siliziumnitrid oder dergleichen umfassen. Der Liner 70 kann eine einzige Schicht sein, die aus einem homogenen Material, wie beispielsweise Siliziumoxid, gebildet ist, oder kann eine Verbundschicht sein, die mehrere Unterschichten umfasst, die aus unterschiedlichen Materialien gebildet sind. Zum Beispiel kann der Liner 70 eine Siliziumoxidschicht und eine Titannitridschicht über der Siliziumoxidschicht umfassen. Die Bildung kann zum Beispiel unter Verwendung eines konformen Abscheidungsverfahrens, wie beispielsweise Atomlagenabscheidung (Atomic Layer Deposition - ALD), chemische Gasphasenabscheidung (Chemical Vapor Deposition - CVD) oder dergleichen, durchgeführt werden.
  • Die dünne Haftschicht 62 kann gemäß einigen Ausführungsformen zur anschließenden Anbringung auf der Oberfläche des Liners 70 gebildet werden. Gemäß alternativen Ausführungsformen wird die dünne Haftschicht 62 nicht gebildet. Ferner werden Ausrichtungsmarkierungen 73 gebildet. Es sei erwähnt, dass die Ausrichtungsmarkierungen Kerben sein können, die sich in die Platte 68 erstrecken. Als Nächstes wird die Platte 68 in mehrere identische Adapter 60 auseinander gesägt und einer der Adapter 60 wird an dem photonischen Die 10 angebracht, wie in 1C gezeigt. Wenn der Adapter 60 durch Schmelzbonden an dem photonischen Die 10 angebracht wird, wird kein Klebstoff an der Platte 68 angeordnet. Dementsprechend ist der Klebstoff 62 in 1C als gestrichelt veranschaulicht, um anzugeben, dass er vorhanden sein kann oder nicht.
  • 7A veranschaulicht die Bildung der Adapter 60 gemäß alternativen Ausführungsformen. Die Ausgangsstrukturen, Materialien und Prozessschritte sind auch die gleichen wie in 6A und 6B gezeigt. Als Nächstes werden, wie in 7A gezeigt, der Liner 70 und das transparente Füllmaterial 71 gebildet und die Oberfläche des Liners 70 und das transparente Füllmaterial 71 können, zum Beispiel unter Verwendung eines chemisch-mechanischen Polierens (CMP) oder mechanischen Schleifens, planarisiert werden. Das transparente Füllmaterial 71 weist einen ersten Brechungsindex (n1 ) auf, der größer als ein zweiter Brechungsindex (n2 ) des Liners 70 ist. Dementsprechend kann das transparente Füllmaterial 71 verwendet werden, um Licht durchzulassen und die gesamte Reflexion kann in dem transparenten Füllmaterial 71 erfolgen, wenn das in das transparente Füllmaterial 71 übertragene Licht den Liner 70 erreicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das transparente Füllmaterial 71 aus Siliziumoxid, Siliziumnitrid, Silizium, Glas oder dergleichen gebildet und die Verfahren zum Bilden können Abscheiden oder Beschichten durch Aufschleudern umfassen. Nach der Planarisierung des Liners 70 und des transparenten Füllmaterials 71 wird die Platte 68 in Adapter 60 gesägt. In Abhängigkeit von dem Material des Liners 70 und dem beabsichtigten Verfahren zum Anbringen des Adapters 60 auf dem photonischen Die 10 kann der Klebstoff auf der Platte 68 angeordnet werden oder nicht.
  • 7B bis 7G veranschaulichen Draufsichten und Querschnittsansichten bei der Bildung der Adapter 60 gemäß alternativen Ausführungsformen. Unter Bezugnahme auf 7B, die eine Querschnittsansicht ist, wird die Halbleiterplatte 68 bereitgestellt. Die Halbleiterplatte 68 kann ein Siliziumsubstrat sein oder kann auf anderen transparenten Halbleitermaterialien gebildet werden. Die Öffnungen 69A und 69B werden, zum Beispiel durch Ätzen, in der Halbleiterplatte 68 gebildet. 7C veranschaulicht eine Draufsicht der Halbleiterplatte 68. Die Öffnungen 69A und 69B bilden jeweils einen Ring, der einen Abschnitt 68' der Halbleiterplatte 68 umschließt.
  • Als Nächstes wird, wie in 7D und 7E gezeigt, eine thermische Oxidation durchgeführt, um die Oxidgebiete 77 zu bilden, die Siliziumoxidgebiete sein können. Aufgrund der Zunahme des Volumens bei der thermischen Oxidation werden die Öffnungen 69A und 69B durch die Oxidgebiete gefüllt, wodurch Oxidringe gebildet werden, und diese werden als die Oxidringe 77A beziehungsweise 77B bezeichnet. Das Oxidgebiet 77 umfasst auch einen Abschnitt auf der Oberseite der Halbleiterplatte 68.
  • Als Nächstes werden, wie in 7F und 7G gezeigt, mindestens einige horizontale Abschnitte der Oxidgebiete 77 entfernt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die horizontalen Abschnitte des Oxidgebiets 77 in einem Schritt zum CMP oder mechanischen Polieren entfernt. So werden die Halbleiterabschnitte 68' freigelegt. Alternativ wird ein Ätzen durchgeführt, um Abschnitte des Oxidgebiets 77 zu entfernen, die die Abschnitte 68' bedecken, während andere Abschnitte des Oxidgebiets 77 ungeätzt bleiben. Die Halbleiterplatte 68 wird dann in Adapter 60 gesägt, die in der Struktur in 2 verwendet werden. Gemäß diesen Ausführungsformen bilden die Oxidringe 77A und 77B Wellenleiter zum Leiten von Licht und die Halbleiterabschnitte 68' sind das transparente Material 71 (in den Öffnungen 66A und 66B), wie in 2 gezeigt. Das Bonden des entsprechenden Adapters 60 an den darunter liegenden photonischen Die 10 (2) kann Schmelzbonden sein.
  • Nachdem der Adapter 60, der in 6D oder 7A gezeigt ist, an dem photonischen Die 10 angebracht wurde, wird ein Verkapselungsverfahren durchgeführt, um den Adapter 60 und den elektronischen Die 54 in dem Verkapselungsmaterial 74 zu verkapseln, wie in 1D gezeigt. Der entsprechende Schritt ist als Schritt 208 in dem in 10 gezeigten Prozessablauf veranschaulicht. Das Verkapselungsmaterial 74 kann eine Formmasse sein, die ein Grundmaterial (ein Polymer oder Harz) und einen Füllstoff in dem Grundmaterial umfassen kann. Der Füllstoff kann aus kugelförmigen Partikeln bestehen.
  • 1E veranschaulicht die Planarisierung des Verkapselungsmaterials 74, die durch CMP oder mechanisches Schleifen durchgeführt werden kann. Der entsprechende Schritt ist als Schritt 210 in dem in 10 gezeigten Prozessablauf veranschaulicht. Während der Planarisierung werden das Verkapselungsmaterial 74, der Adapter 60 und möglicherweise der elektronische Die 54 verdünnt. Folglich werden die Öffnungen 52A, 52B, 66A und 66B freigelegt. Die Öffnungen 66A und 66B dringen durch den Adapter 60 ein und werden so zu Durchgangslöchern. In der resultierenden Struktur sind die Oberflächen des Verkapselungsmaterials 74, Adapters 60 und elektronischen Dies 54 koplanar mit einer ebenen Fläche. Dies stellt die vorteilhaften Merkmale für anschließende Prozessschritte bereit, in denen die ebene Fläche auf einem anderen Träger (nicht gezeigt) platziert werden kann, um einige Prozessschritte (zum Beispiel die Schritte, die in 5C und 5D gezeigt sind) durchzuführen. Darüber hinaus kann, da der elektronische Die 54 an einem Teil des photonischen Dies 10 angeordnet ist, der photonische Die eine Verziehung unter Spannung aufweisen, die die Kaltlötstelle zwischen dem elektronischen Die 54 und dem photonischen Die 10 verursacht. Der photonische Die 10 kann auch unter der Spannung reißen. Die Verwendung des Adapters 60 verringert auch die Spannung (insbesondere wenn der CTE des Adapters 60 nahe an demjenigen des photonischen Dies 10 und des elektronischen Dies 54 liegt).
  • Die in 1A bis 1E gezeigten Prozessschritte erfolgen auf Wafer-Ebene. Dementsprechend werden in den Schritten, die in 1B und 1C gezeigt sind, mehrere identische elektronische Dies 54 und mehrere identische Adapter 60 an mehreren photonischen Dies 10 im Wafer 6 angebracht. Folglich befindet sich die Struktur, die in 1E gezeigt ist, auch auf Wafer-Ebene und die resultierende Struktur über dem Klebstoff 4 wird als Verbund-Wafer 76 bezeichnet.
  • Der Verbund-Wafer 76 wird dann von dem Träger 2 abmontiert wird und wird an dem Dicing-Band 75 angebracht, wie in 1F gezeigt. Als Nächstes wird der Verbund-Wafer 76 vereinzelt, um mehrere Packages 78 zu erzeugen, die miteinander identisch sind. Der entsprechende Schritt ist als Schritt 212 in dem in 10 gezeigten Prozessablauf veranschaulicht.
  • 1G veranschaulicht das Bonden des Packages 78 an das Package-Bauelement 80, das ein Package-Substrat, eine gedruckte Leiterplatte oder dergleichen sein kann. Die Lotgebiete 26 werden reflow-gelötet, um die Bondinseln 81 in dem Package-Bauelement 80 zu verbinden.
  • Auch werden der Koppler 82 und die Lampe 86 an dem Package 78 angebracht. Der entsprechende Schritt ist als Schritt 214 in dem in 10 gezeigten Prozessablauf veranschaulicht. Der Koppler 82 ist auf die Löcher 66A und 52A ausgerichtet. Der Koppler 82 wird für den Eingang/Ausgang von optischen Signalen für den photonischen Die 10 verwendet. Der Koppler 82 umfasst die optische Faser 84, die eine oder mehrere optische Fasern darstellt. Die optische Faser 84 kann durch die Öffnung 66A eindringen und sich in die Öffnung 52A erstrecken und die optische Faser 84 ist optisch an den darunter liegenden Gitterkoppler 34 gekoppelt. Entweder wird das Licht, das in die optische Faser 84 übertragen wird, auf den Gitterkoppler 34 projiziert oder das Licht, das aus dem Gitterkoppler 34 heraus emittiert wird, wird durch die optische Faser 84 empfangen.
  • Darüber hinaus wird die Strahlungsquelle 86, die eine Lampe sein kann, und daher alternativ auch als Lampe 86 bezeichnet wird, an dem photonischen Die 10 angebracht und wird auf die Löcher 66B und 52B ausgerichtet. Die Lampe 86 ist ausgestaltet, um Licht 88 (das ein Laserstrahl sein kann) in die Öffnungen 66B und 52B zu projizieren, wobei das Licht 88 auf einen oder mehrere darunter liegende Gitterkoppler 34 projiziert wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein optischer Klebstoff 90, der ein heller Klebstoff ist (und daher transparent ist) verwendet, um den Koppler 82 und die Lampe 86 auf dem photonischen Die 10 zu befestigen. Der optische Klebstoff 90 kann auch in Öffnungen 66A, 66B, 52A und 52B gefüllt werden. Alternativ kann der optische Klebstoff 90 über dem Koppler 82 und der Lampe 86 und diese umgebend abgegeben werden, während die Öffnungen 66A, 66B, 52A und 52B als Luftspalte in dem Endprodukt gelassen werden. So wird das Package 100 gebildet.
  • 2, 3, 4A bis 4D und 5A bis 5D veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung von Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nichts anderes angegeben ist, sind die Materialien und die Verfahren zur Bildung der Bauelemente in diesen Ausführungsformen im Wesentlichen die gleichen wie die gleichen Bauelemente, die durch gleiche Bezugszeichen in den Ausführungsformen bezeichnet sind, die in 1A bis 1G gezeigt sind. Die Details, die den Prozess zur Bildung und die Materialien der Packages betreffen, können somit in der Erörterung der Ausführungsform gefunden werden, die in 1A bis 1G gezeigt ist.
  • 2 veranschaulicht das Package 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der Adapter 60 gemäß diesen Ausführungsformen wird unter Verwendung des in 7 gezeigten Prozesses oder des in 7B bis 7I gezeigten Prozesses gebildet. Dementsprechend umfasst der Adapter 60, wie in 2 gezeigt, das transparente Füllmaterial 71. Das transparente Füllmaterial 71 überlappt die Öffnungen 52A und 52B, die auch Luftspalte sind. Nach der Verkapselung und der Planarisierung liegt das Füllmaterial 71 im Adapter 60 frei. Dementsprechend werden gemäß diesen Ausführungsformen die Durchgangslöcher 66A und 66B mit transparentem Füllmaterial 71 gefüllt. Dann werden der Koppler 82 und die Lampe 86 angebracht. Gemäß diesen Ausführungsformen weist die optische Faser 84 ein unteres Ende auf, das auf gleicher Ebene oder höher als die Oberfläche des Adapters 60 ist. Das von einer von den optischen Fasern 84 projizierte Licht durchquert das transparente Füllmaterial 71 und wird durch einen der Gitterkoppler 34 empfangen. Das von den Gitterkopplern 34 projizierte Licht kann auch das transparente Füllmaterial 71 durchqueren und wird durch eine entsprechende von den optischen Fasern 84 empfangen. Es wird eine optische Zwei-Wege-Kommunikation bewerkstelligt. Gemäß diesen Ausführungsformen wird der optische Klebstoff 90 auch verwendet, um den Koppler 82 und die Lampe 86 zu befestigen. Da keine Öffnung im Adapter 60 vorhanden ist, können die Öffnungen 52A und 52B nicht mit dem optischen Klebstoff 90 gefüllt werden und können als Luftspalte in dem Endprodukt bleiben.
  • 3 veranschaulicht das Package 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Einige der Lampen, die diskrete Bauelemente sind, sind klein und dünn genug und können somit in die Öffnung 66B in dem Endprodukt passen, ohne irgendeinen Abschnitt aufzuweisen, der höher hervorsteht als die Oberfläche des Adapters 60. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Lampe 86 durch Bondinseln an den photonischen Die 10 gebondet. Dann wird der Adapter 60 angebracht, worauf die Verkapselung und Planarisierung folgt. Während der Anbringung des Adapters 60 wird die Lampe 86 in die Öffnung 66B eingesetzt. Die Lampe 86 empfängt Leistung von dem darunter liegenden photonischen Die 10 und es wird keine externe Leitung benötigt, um die Lampe 86 mit Leistung zu versorgen. Dementsprechend wird die Koplanarität des Packages 78 nicht durch die Lampe 86 nachteilig beeinflusst. Der Koppler 82 wird dann angebracht und der optische Klebstoff 90 wird auch abgegeben, um den Koppler 82 zu befestigen. Der optische Klebstoff 90 kann in die Öffnungen 66A und 52A abgegeben werden und kann in die Öffnung 52B abgegeben werden oder nicht. Dementsprechend kann die Öffnung 52B als ein Luftspalt gelassen werden oder mit optischen Klebstoff 90 gefüllt werden.
  • Die in 1A bis 1G gezeigten Ausführungsformen werden auf Wafer-Ebene durchgeführt. Dementsprechend ist während des in 1A bis 1E gezeigten Prozesses der photonische Die 10 ein Teil eines ungesägten Wafers 6, der mehrere photonische Dies 10 umfasst. Der Wafer wird in dem in 1F gezeigten Schritt gesägt. 4A bis 4D veranschaulichen die Bildung des Packages 100 auf Die-Ebene gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • In 4A wird der diskrete photonische Die 10, der bereits von dem entsprechenden Wafer gesägt wurde, über dem Träger 2 platziert, der ein viel kleinerer Träger ist als der Träger 2, der in 1A gezeigt ist. Die Löcher 52A und 52B sind in photonischen Dies gebildet und die Löcher 52A und 52B können gemäß einigen Ausführungsformen vor dem Sägen des Wafers gebildet werden. Gemäß alternativen Ausführungsformen werden die Löcher 52A und 52B nach dem Sägen des Wafers gebildet. Der elektronische Die 54 wird an den photonischen Die 10 gebondet und das Füllmaterial 58 wird abgegeben und ausgehärtet.
  • Als Nächstes wird unter Bezugnahme auf 4B der Adapter 60 an dem photonischen Die 10 angebracht, zum Beispiel durch Haftung unter Verwendung eines Klebstoffs oder durch Bonden Dielektrikum an Dielektrikum. Der Adapter 60 gemäß einigen Ausführungsformen kann durch zuerst Durchführen der Schritte, die in 6A bis 6C gezeigt sind, und dann Durchführen eines CMP oder Schleifens zum Entfernen überschüssiger Abschnitte der Platte 68 gebildet werden, derart, dass die Öffnungen 52A und 52B zu Durchgangsöffnungen werden, die durch die Platte 68 eindringen. Die Platte 68 wird dann in mehrere Adapter 60 auseinander gesägt, wobei einer der Adapter 60 die Struktur aufweist, die in 4B gezeigt ist. Die Höhe des Adapters 60 wird während des CMP der Platte 68 ausgewählt, derart, dass die Oberfläche des Adapters 60 so eben wie möglich mit der Oberfläche des Dies 54 ist.
  • Unter Bezugnahme auf 4C wird der Klebstoff 94 zwischen dem Adapter 60 und dem elektronischen Die 54 abgegeben, derart, dass der Adapter 60 und die elektronischen Dies 54 strukturell verbunden werden. Der Klebstoff 94 kann auch abgegeben werden, um jeden von dem Adapter 60 und dem elektronischen Die 54 (in der Draufsicht betrachtet) zu umgeben. Die Oberfläche des Klebstoffs 94 ist leicht niedriger als die Oberflächen des Adapters 60 und der elektronischen Dies 54. So wird das Package 78 gebildet.
  • In 4D werden der Koppler 82 und die Lampe 86 an dem Package 78 angebracht und der optische Klebstoff 90 wird abgegeben. Ferner wird das Package 78 an das Package-Bauelement 80 gebondet. So wird das Package 100 gebildet.
  • Die Ausführungsformen, die in 1A bis 1G gezeigt sind, werden als Lot-Zuerst-Prozess bezeichnet (oder C4-Zuerst-Prozess, da die Lotgebiete 26 manchmal als C4-Kontakthöcker bezeichnet werden), in dem die Lotgebiete 26 vor dem Bonden/Anbringen des elektronischen Dies 54 und des Adapters 60 gebildet werden. 5A bis 5D veranschaulichen die Zwischenschritte eines Lot-Zuletzt-Prozesses, in dem die Lotgebiete gebildet werden, nachdem der elektronische Die 54 und der Adapter 60 an den/dem photonischen Die 10 gebondet/angebracht wurden. Unter Bezugnahme auf 5A wird ein ungesägter Wafer 6, der mehrere photonische Dies 10 umfasst, durch den Klebstoff 4 auf dem Träger 2 montiert. Im photonischen Die 10 erstrecken sich die TVs 14 zu einer Zwischenebene des Substrats 12 und dringen an diesem Zeitpunkt nicht durch das Substrat 12 ein.
  • Als Nächstes werden die Prozessschritte, die in 1B bis 1E gezeigt sind, durchgeführt, was die in 5B gezeigte Struktur ergibt. Die Prozessschritte und die Materialien können in der Erörterung der Ausführungsformen, die in 1B bis 1E gezeigt sind, gefunden werden und werden daher an dieser Stelle nicht noch einmal wiederholt. So wird der Verbund-Wafer 76 gebildet.
  • Dann wird ein Trägertausch durchgeführt, in dem der Träger 96 (5C) zuerst, zum Beispiel durch den Klebstoff 98, an dem Verbund-Wafer 76 angebracht wird, worauf das Abmontieren des Verbund-Wafers 76 von dem Träger 2 folgt ( 5B). Die resultierende Struktur ist in 5C gezeigt. Als Nächstes wird ein Rückseitenschleifen durchgeführt, um einige Rückseitenabschnitte des Substrats 12 zu entfernen, und so werden die TVs 14 freigelegt. Das Substrat 12 kann dann leicht geätzt werden, derart, dass die TVs 14 aus der Rückfläche des Substrats 12 hervorstehen. In anschließenden Schritten werden die dielektrischen Schichten 18 und 20, die RDLs 22, die UBMs 24 und die Lotgebiete 26 gebildet. Der resultierende Verbund-Wafer 76 ist in 5D gezeigt.
  • In einem anschließenden Schritt wird der Verbund-Wafer 76 von dem Träger 96 abmontiert. Die anschließenden Schritte sind im Wesentlichen die gleichen wie in 1F und 1G gezeigt und werden daher an dieser Stelle nicht noch einmal wiederholt. Das resultierende Package ist im Wesentlichen das gleiche wie in 1G gezeigt.
  • Es sei erwähnt, dass gemäß verschiedenen vorhergehend erörterten Ausführungsformen einige der Bauelemente in den Packages 100 unterschiedliche Varianten aufweisen. Zum Beispiel kann der Adapter 60 transparentes Füllmaterial in seinen Öffnungen umfassen oder nicht, das Package 100 kann auf Wafer-Ebene oder auf Die-Ebene gebildet werden und kann unter Verwendung eines Lot-Zuerst- oder Lot-Zuletzt-Prozesses gebildet werden. Die Lampe 86 kann über dem Adapter 60 platziert sein oder in den Adapter 60 eingesetzt sein. Diese Prozessschritte und Strukturen gemäß den Varianten von Ausführungsformen können, immer wenn anwendbar, in irgendeiner Kombination gemischt werden. Zum Beispiel kann in den Ausführungsformen, die in 4A bis 4D und 5A bis 5D gezeigt sind, das transparente Füllmaterial (2) angewandt werden oder die Lampe 86 kann ähnlich wie in den Ausführungsformen in 3 in den Adapter 60 eingesetzt werden.
  • 8 veranschaulicht die Draufsicht des Abschnitts des Adapters 60 im Package 100 gemäß einigen beispielhaften Ausführungsformen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung überlappt eine Öffnung 66A (als 66A1 markiert) mehrere Öffnungen 52A und jede von den Öffnungen 52A kann zum Einsetzen einer optischen Faser darin verwendet werden. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung werden mehrere Öffnungen 66A2 gebildet und jede Öffnung 66A2 überlappt eine Öffnung 52A mit einer Eins-zu-Eins-Entsprechung, wobei jede von den Öffnungen 52A/66A2 zum Einsetzen von einer optischen Faser darin verwendet wird. Die Öffnung 66B entspricht einer Öffnung 52B gemäß einigen Ausführungsformen.
  • 9 veranschaulicht die Draufsicht des Adapters 60 gemäß alternativen Ausführungsformen. Diese Struktur ist der in 8 gezeigten Struktur ähnlich, außer dass die Öffnung 66B mehreren Öffnungen 52B entspricht.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden einige beispielhafte Prozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung erörtert. Es können auch andere Merkmale und Prozesse enthalten sein. Zum Beispiel können Prüfungsstrukturen enthalten sein, um die Überprüfungstests des 3D-Packages oder der 3DIC-Vorrichtungen zu unterstützen. Die Prüfungsstrukturen können zum Beispiel Prüfungsinseln umfassen, die in einer Umverteilungsschicht oder auf einem Substrat gebildet sind, wodurch die Überprüfung des 3D-Packages oder der 3DIC, die Verwendung von Prüfköpfen und/oder Probecards und dergleichen ermöglicht wird. Die Überprüfungstests können auf Zwischenstrukturen sowie auf der endgültigen Struktur durchgeführt werden. Darüber hinaus können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die die Zwischenprüfung von Known Good Dies einschließen, um die Leistung zu erhöhen und die Kosten zu senken.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Die Verwendung des Adapters kann eine ebene Oberfläche ergeben, die in einigen Prozessschritten, wie beispielsweise in der Bildung von Lotgebieten im Lot-Zuletzt-Prozess, an einem Träger zum Haften gebracht werden kann. Darüber hinaus kann der Adapter die Spannung in der resultierenden Struktur verringern und ausgleichen, insbesondere wenn der CTE des Adapters demjenigen des Interposer-Dies und des elektronischen Dies ähnlich ist. Das Problem, das sich aus der Spannung ergibt, wird somit vermieden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Folgendes: Bonden eines elektronischen Dies an einen photonischen Die, wobei der photonische Die eine erste Öffnung umfasst; Anbringen eines Adapters auf dem photonischen Die, wobei ein Abschnitt des Adapters sich auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies befindet; Bilden eines Durchgangslochs, das den Adapter durchdringt, wobei das Durchgangsloch auf die erste Öffnung ausgerichtet ist; und Anbringen einer optischen Vorrichtung an dem Adapter, wobei die optische Vorrichtung ausgestaltet ist, um ein Licht in den photonischen Die zu emittieren oder ein Licht von dem photonischen Die zu empfangen. In einer Ausführungsform umfasst das Verfahren ferner Folgendes: nach dem Anbringen des Adapters an dem photonischen Die, Verkapseln des elektronischen Dies und des Adapters in einem Verkapselungsmaterial; und Durchführen einer Planarisierung zum Entfernen oberer Abschnitte des Adapters und des elektronischen Dies, wobei das Durchgangsloch nach der Planarisierung freiliegt. In einer Ausführungsform umfasst die optische Vorrichtung einen Koppler und beim Anbringen der optischen Vorrichtung erstreckt sich eine optische Faser des Kopplers in das Durchgangsloch und die erste Öffnung. In einer Ausführungsform umfasst der photonische Die ferner eine zweite Öffnung und der Adapter umfasst ferner ein zusätzliches Durchgangsloch, das auf die zweite Öffnung ausgerichtet ist, und das Verfahren umfasst ferner das Anbringen einer Lampe, die auf die zweite Öffnung ausgerichtet ist. In einer Ausführungsform ist der photonische Die ein diskreter Die, der von einem Wafer gesägt wurde, und das Verfahren umfasst ferner Folgendes: nachdem der Adapter an dem photonischen Die angebracht wurde, Verteilen eines Klebstoffs zwischen dem Adapter und dem elektronischen Die. In einer Ausführungsform umfasst das Anbringen der optischen Vorrichtung an dem Adapter das Anordnen von mindestens einem Abschnitt der optischen Vorrichtung, die den Adapter überlappt. In einer Ausführungsform umfasst der photonische Die ferner eine zweite Öffnung und das Verfahren umfasst ferner Folgendes: Bonden einer Lampe an den photonischen Die, wobei, nachdem der Adapter angebracht wurde, die Lampe sich in der zweiten Öffnung in dem Adapter befindet. In einer Ausführungsform umfasst das Verfahren ferner Folgendes: Bilden des Adapters, das Folgendes umfasst: Bilden einer Öffnung in einer unbearbeiteten Platte; Bilden einer Schutzschicht, die sich in die Öffnung erstreckt; und Sägen der unbearbeiteten Platte, die die Öffnung aufweist, um mehrere Adapter zu bilden, wobei der Adapter einer von den mehreren Adaptern ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Folgendes: Bilden eines Adapters, das Folgendes umfasst: Bilden einer ersten Öffnung in einer unbearbeiteten Platte; und Bilden einer Schutzschicht, die einen Abschnitt aufweist, der sich in die erste Öffnung erstreckt; Anbringen des Adapters auf einem photonischen Die, wobei der photonische Die sich in einem Wafer befindet; Bonden eines elektronischen Dies auf den photonischen Die; Verkapseln des elektronischen Dies und des Adapters in einem Verkapselungsmaterial; Durchführen einer Planarisierung auf dem Verkapselungsmaterial, um den Adapter, die erste Öffnung in dem Adapter und den elektronischen Die freizulegen; und Sägen des Verkapselungsmaterials und des Wafers, um mehrere Packages zu bilden, wobei eines von den Packages den Adapter, den photonischen Die und den elektronischen Die umfasst. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer zweiten Öffnung in dem photonischen Die, wobei, nachdem der Adapter an dem photonischen Die angebracht wurde, die erste Öffnung mit der zweiten Öffnung verbunden wird, um eine ununterbrochene Öffnung zu bilden. In einer Ausführungsform umfasst das Verfahren ferner das Anbringen eines Kopplers an dem Adapter, wobei eine optische Faser des Kopplers sich in die erste Öffnung erstreckt. In einer Ausführungsform erstreckt sich die optische Faser des Kopplers ferner in eine zusätzliche Öffnung in dem photonischen Die. In einer Ausführungsform umfasst das Verfahren ferner Folgendes: Bilden einer Durchkontaktierung in dem photonischen Die, wobei die Durchkontaktierung durch ein Halbleitersubstrat in dem photonischen Die eindringt; und Bilden eines Lotgebiets zum elektrischen Koppeln an die Durchkontaktierung. In einer Ausführungsform umfasst das Bilden des Adapters ferner Folgendes: Bilden einer zweiten Öffnung in dem Adapter; und das Verfahren umfasst ferner Folgendes: Anbringen einer Lampe auf der Oberseite des Adapters, wobei die Lampe sich direkt über der zweiten Öffnung befindet. In einer Ausführungsform umfasst das Bilden des Adapters das Bilden einer zweiten Öffnung in dem Adapter und das Anordnen einer Lampe innerhalb der zweiten Öffnung des Adapters.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package Folgendes: einen photonischen Die, der eine erste Öffnung umfasst; einen elektronischen Die über dem photonischen Die und daran gebondet; einen Adapter über dem photonischen Die und daran angebracht, wobei der Adapter ein Durchgangsloch umfasst, das den Adapter durchdringt, und das Durchgangsloch auf die erste Öffnung ausgerichtet ist; und einen optischen Koppler, wobei ein Abschnitt des optischen Kopplers das Durchgangsloch in dem Adapter überlappt. In einer Ausführungsform befindet sich ein Abschnitt des Adapters auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies. In einer Ausführungsform umfasst der photonische Die ferner eine zweite Öffnung und das Package umfasst ferner eine Lampe, die die zweite Öffnung überlappt. In einer Ausführungsform umfasst der optische Koppler eine optische Faser, die sich in das Durchgangsloch und die erste Öffnung erstreckt. In einer Ausführungsform umfasst der Adapter eine Siliziumschicht, wobei keine aktive Vorrichtung und passive Vorrichtung auf der Siliziumschicht gebildet sind.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Folgendes: Bilden einer ersten Öffnung und einer zweiten Öffnung in einem photonischen Die; Bonden eines elektronischen Dies über den photonischen Die; Anbringen eines Siliziumadapters auf dem photonischen Die, wobei der Siliziumadapter frei von aktiven Vorrichtungen und passiven Vorrichtungen darin ist und eine dritte Öffnung des Siliziumadapters sich direkt über der ersten Öffnung befindet; und Planarisieren von Oberflächen des Siliziumadapters und des elektronischen Dies, wobei ein Abschnitt des Siliziumadapters entfernt wird, um sowohl die erste Öffnung als auch die zweite Öffnung freizulegen, und die dritte Öffnung zu einem Durchgangsloch wird, das durch den Siliziumadapter dringt. In einer Ausführungsform umfasst das Verfahren ferner Folgendes: Verkapseln des Siliziumadapters und des elektronischen Dies in einem Verkapselungsmaterial, wobei in dem Planarisieren das Verkapselungsmaterial, der Siliziumadapter und der elektronische Die verdünnt werden. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer Schutzschicht auf dem Siliziumadapter, wobei die Schutzschicht sich in die dritte Öffnung erstreckt. In einer Ausführungsform umfasst das Verfahren ferner das Anbringen eines optischen Kopplers an dem Siliziumadapter, wobei der optische Koppler auf die erste Öffnung und die dritte Öffnung ausgerichtet ist. In einer Ausführungsform umfasst das Verfahren ferner das Anbringen einer Lampe an dem Siliziumadapter, wobei die Lampe auf die zweite Öffnung ausgerichtet ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package Folgendes: einen photonischen Die, der ein erstes Loch und ein zweites Loch umfasst; einen Siliziumadapter über dem photonischen Die und daran angebracht, wobei der Siliziumadapter ein drittes Loch und ein viertes Loch umfasst, die auf das erste Loch beziehungsweise das zweite Loch ausgerichtet sind und damit verbunden sind; einen optischen Koppler, der das erste Loch und das dritte Loch überlappt; und eine Lampe, die das zweite Loch und das vierte Loch überlappt. In einer Ausführungsform ist der Siliziumadapter frei von aktiven Vorrichtungen und passiven Vorrichtungen darin. In einer Ausführungsform umfasst der optische Koppler eine optische Faser, die sich in sowohl das erste Loch als auch das dritte Loch erstreckt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package Folgendes: einen photonischen Die, der ein erstes Loch umfasst; einen Adapter über dem photonischen Die und daran angebracht, wobei der Adapter ein zweites Loch umfasst, das auf das erste Loch ausgerichtet und damit verbunden ist, und der Adapter eine erste Oberfläche umfasst; eine Formmasse, die den Adapter umgibt, wobei die Formmasse eine zweite Oberfläche umfasst; einen optischen Klebstoff über der ersten Oberfläche und der zweiten Oberfläche und der sie kontaktiert; und einen optischen Koppler, der das erste Loch überlappt, wobei der optische Koppler mindestens einen Abschnitt in dem optischen Klebstoff aufweist. In einer Ausführungsform umfasst der photonische Die ferner ein drittes Loch und der Adapter umfasst ferner ein viertes Loch, das auf das dritte Loch ausgerichtet und damit verbunden ist, und das Package umfasst ferner eine Lampe, die das dritte Loch überlappt.

Claims (19)

  1. Verfahren, das Folgendes umfasst: Bonden (204) eines elektronischen Dies (54) an einen photonischen Die (10), wobei der photonische Die eine erste Öffnung (52A) umfasst; Anbringen (206) eines Adapters (60) auf dem photonischen Die (10), wobei ein Abschnitt des Adapters sich auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies (54) befindet; Bilden eines Durchgangslochs (66A), das den Adapter durchdringt, wobei das Durchgangsloch auf die erste Öffnung (52A) ausgerichtet ist; und Anbringen einer optischen Vorrichtung (82, 86) an dem Adapter (60), wobei die optische Vorrichtung ausgestaltet ist, um ein Licht (88) in den photonischen Die (10) zu emittieren oder ein Licht von dem photonischen Die zu empfangen.
  2. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: nach dem Anbringen des Adapters an dem photonischen Die, Verkapseln (208) des elektronischen Dies (54) und des Adapters (60) in einem Verkapselungsmaterial (74); und Durchführen einer Planarisierung zum Entfernen oberer Abschnitte des Adapters (60) und des elektronischen Dies (54), wobei das Durchgangsloch nach der Planarisierung freiliegt.
  3. Verfahren nach Anspruch 2, wobei die optische Vorrichtung einen Koppler (82) umfasst und beim Anbringen (214) der optischen Vorrichtung eine optische Faser (84) des Kopplers sich in das Durchgangsloch (66A) und die erste Öffnung (52A) erstreckt.
  4. Verfahren nach Anspruch 3, wobei der photonische Die ferner eine zweite Öffnung (52B) umfasst und der Adapter (60) ferner ein zusätzliches Durchgangsloch (66B) umfasst, das auf die zweite Öffnung (52B) ausgerichtet ist, und das Verfahren ferner das Anbringen einer Lampe (86) umfasst, die auf die zweite Öffnung (52B) ausgerichtet ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der photonische Die (54) ein diskreter Die ist, der von einem Wafer gesägt wurde, und das Verfahren ferner Folgendes umfasst: nachdem der Adapter auf dem photonischen Die angebracht wurde, Verteilen eines Klebstoffs (94) zwischen dem Adapter (60) und dem elektronischen Die (54).
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anbringen (214) der optischen Vorrichtung an dem Adapter (60) das Anordnen von mindestens einem Abschnitt der optischen Vorrichtung umfasst, die den Adapter überlappt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der photonische Die (10) ferner eine zweite Öffnung (52B) umfasst und das Verfahren ferner Folgendes umfasst: Bonden einer Lampe (86) an den photonischen Die (10), wobei, nachdem der Adapter angebracht wurde, die Lampe sich in der zweiten Öffnung (52B) in dem Adapter (60) befindet.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das ferner das Bilden des Adapters umfasst, das Folgendes umfasst: Bilden einer Öffnung in einer unbearbeiteten Platte (68); Bilden einer Schutzschicht (70), die sich in die Öffnung erstreckt; und Sägen der unbearbeiteten Platte, die die Öffnung aufweist, um mehrere Adapter (60) zu bilden, wobei der Adapter (60) einer von den mehreren Adaptern (60) ist.
  9. Verfahren, das Folgendes umfasst: Bonden (204) eines elektronischen (54) Dies auf einen photonischen Die (10); Bilden eines Adapters, das Folgendes umfasst: Bilden einer ersten Öffnung in einer unbearbeiteten Platte (68); und Bilden einer Schutzschicht (70), die einen Abschnitt aufweist, der sich in die erste Öffnung erstreckt; Anbringen (202) des Adapters (60) auf dem photonischen Die (10), wobei der photonische Die sich in einem Wafer (2) befindet und wobei ein Abschnitt des Adapters sich auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies (54) befindet; Verkapseln (208) des elektronischen Dies und des Adapters in einem Verkapselungsmaterial (74); Durchführen einer Planarisierung (210) auf dem Verkapselungsmaterial, um den Adapter (60), die erste Öffnung (66A) in dem Adapter und den elektronischen Die (54) freizulegen; und Sägen des Verkapselungsmaterials (74) und des Wafers (2), um mehrere Packages (78) zu bilden, wobei eines von den Packages (78) den Adapter (60), den photonischen Die (10) und den elektronischen Die (54) umfasst.
  10. Verfahren nach Anspruch 9, das ferner Folgendes umfasst: Bilden einer in dem photonischen Die (10), wobei, nachdem der Adapter (60) an dem photonischen Die angebracht wurde, die mit der zweiten Öffnung verbunden wird, um eine ununterbrochene Öffnung zu bilden.
  11. Verfahren nach Anspruch 9 oder 10, das ferner das Anbringen eines Kopplers (82) an dem Adapter umfasst, wobei eine optische Faser (84) des Kopplers sich in die erste Öffnung erstreckt.
  12. Verfahren nach Anspruch 11, wobei die optische Faser (84) des Kopplers (82) sich ferner in eine zusätzliche Öffnung in dem photonischen Die erstreckt.
  13. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 12, das ferner Folgendes umfasst: Bilden einer Durchkontaktierung (14) in dem photonischen Die (10), wobei die Durchkontaktierung durch ein Halbleitersubstrat (12) in dem photonischen Die (10) eindringt; und Bilden eines Lotgebiets (26) zum elektrischen Koppeln an die Durchkontaktierung (14).
  14. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 13, wobei das Bilden des Adapters (60) das Bilden eine zweiten Öffnung in dem Adapter umfasst und das Verfahren ferner Folgendes umfasst: Anbringen einer Lampe (86) auf der Oberseite des Adapters (60), wobei die Lampe sich direkt über der zweiten Öffnung in dem Adapter befindet.
  15. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 14, wobei das Bilden des Adapters das Bilden einer zweiten Öffnung in dem Adapter (60) und das Anordnen einer Lampe (86) innerhalb der zweiten Öffnung in dem Adapter umfasst.
  16. Package (100), das Folgendes umfasst: einen photonischen Die (10), der eine erste Öffnung (52A) umfasst; einen elektronischen Die (54) über dem photonischen Die (10) und daran gebondet; einen Adapter (60) über dem photonischen Die (10) und daran angebracht, wobei der Adapter ein Durchgangsloch (66A) umfasst, das den Adapter durchdringt, und das Durchgangsloch auf die erste Öffnung (52A) ausgerichtet ist und wobei ein Abschnitt des Adapters sich auf einer gleichen Ebene wie ein Abschnitt des elektronischen Dies (54) befindet; und einen optischen Koppler (82), wobei ein Abschnitt des optischen Kopplers das Durchgangsloch (66A) in dem Adapter überlappt.
  17. Package nach Anspruch 16, wobei der photonische Die (10) ferner eine zweite Öffnung (52B) umfasst und das Package ferner eine Lampe (86) umfasst, die die zweite Öffnung überlappt.
  18. Package nach Anspruch 16 oder 17, wobei der optische Koppler (82) eine optische Faser (84) umfasst, die sich in das Durchgangsloch (66A) und die erste Öffnung (52A) erstreckt.
  19. Package nach einem der vorhergehenden Ansprüche 16 bis 18, wobei der Adapter (60) eine Siliziumschicht umfasst, wobei keine aktive Vorrichtung und passive Vorrichtung auf der Siliziumschicht gebildet sind.
DE102017124815.3A 2017-06-30 2017-10-24 Photonisches Package und Verfahren zu dessen Bildung Active DE102017124815B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527185P 2017-06-30 2017-06-30
US62/527,185 2017-06-30
US15/725,911 US10267988B2 (en) 2017-06-30 2017-10-05 Photonic package and method forming same
US15/725,911 2017-10-05

Publications (2)

Publication Number Publication Date
DE102017124815A1 DE102017124815A1 (de) 2019-01-03
DE102017124815B4 true DE102017124815B4 (de) 2019-10-17

Family

ID=64662188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017124815.3A Active DE102017124815B4 (de) 2017-06-30 2017-10-24 Photonisches Package und Verfahren zu dessen Bildung

Country Status (1)

Country Link
DE (1) DE102017124815B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020128429B4 (de) 2020-03-27 2023-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung
US11899242B2 (en) 2020-03-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a packaged device with optical pathway

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328265A1 (de) 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
US7061106B2 (en) 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
WO2015082549A1 (en) 2013-12-05 2015-06-11 Ams Ag Optical sensor arrangement and method of producing an optical sensor arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328265A1 (de) 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
US7061106B2 (en) 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
WO2015082549A1 (en) 2013-12-05 2015-06-11 Ams Ag Optical sensor arrangement and method of producing an optical sensor arrangement

Also Published As

Publication number Publication date
DE102017124815A1 (de) 2019-01-03

Similar Documents

Publication Publication Date Title
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102019117283B4 (de) Optischer Transceiver und Herstellungsverfahren dafür
KR102060626B1 (ko) 포토닉 패키지 및 이를 형성하는 방법
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102005040217B4 (de) Halbleiterchip-Herstellungsverfahren, Halbleiterbauteil-Herstellungsverfahren und Halbleiterbauteil
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102011102861B4 (de) Verwendung von Vorrichtungszusammenbau zur Verallgemeinerung von dreidimensionalen Metallverbindungstechnologien
DE102021111153A1 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102019117173A1 (de) Photonisches halbleiter-bauelement und verfahren
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102004025775A1 (de) Oberflächenemissionslasergehäuse, das ein integriertes optisches Element und einen integrierten Ausrichtungspfosten aufweist
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102005022017B3 (de) Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
DE102016101604A1 (de) Optoelektronisches Gerät mit einer eingebauten Ausrichtungsstruktur für optische Fasern
DE102017124815B4 (de) Photonisches Package und Verfahren zu dessen Bildung
DE102004025661B4 (de) Optische-Vorrichtung -Gehäuse mit Drehspiegel und Ausrichtungspfosten
DE102021109161A1 (de) Photonische halbleitervorrichtung und herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102022102022A1 (de) Integrierter 3dic mit gestapelten photonischen dies und verfahren zu seiner herstellung
DE102020119971B4 (de) Halbleiterstruktur mit Chip-on-Wafer-Struktur mit Chiplet-Interposer und Verfahren zum Bilden derselben
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102023105384A1 (de) Ic-package und verfahren zum bilden desselben
DE102020116340A1 (de) Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
DE102020128429B4 (de) Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final