DE102013104970A1 - Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren - Google Patents

Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren Download PDF

Info

Publication number
DE102013104970A1
DE102013104970A1 DE102013104970.2A DE102013104970A DE102013104970A1 DE 102013104970 A1 DE102013104970 A1 DE 102013104970A1 DE 102013104970 A DE102013104970 A DE 102013104970A DE 102013104970 A1 DE102013104970 A1 DE 102013104970A1
Authority
DE
Germany
Prior art keywords
conductive
substrate
integrated circuit
molding compound
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013104970.2A
Other languages
English (en)
Other versions
DE102013104970B4 (de
Inventor
Jing-Cheng Lin
Po-Hao Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013104970A1 publication Critical patent/DE102013104970A1/de
Application granted granted Critical
Publication of DE102013104970B4 publication Critical patent/DE102013104970B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es sind gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren offenbart. In einer Ausführung umfasst ein Verfahren zum Kapseln einer Halbleitervorrichtung das Bereitstellen eines ersten integrierten Schaltkreischips, der mit einer ersten Oberfläche eines Substrats verbunden ist, das Durch-Substrat-Kontaktlöcher (TSVs) umfasst, die darin angeordnet sind. Eine leitende Kugel ist mit jedem der TSVs auf einer zweiten Oberfläche des Substrats verbunden, die der ersten Oberfläche des Substrats entgegengesetzt ist. Ein zweiter integrierter Schaltkreischip ist mit der zweiten Oberfläche des Substrats verbunden und eine Formmasse ist über den leitenden Kugeln, dem zweiten integrierten Schaltkreischip und der zweiten Oberfläche des Substrats ausgebildet. Die Formmasse wird von einer oberen Fläche der leitenden Kugeln entfernt und die obere Fläche der leitenden Kugeln wird vertieft. Eine Verteilungsschicht (RDL) wird über der oberen Fläche der leitenden Kugeln und der Formmasse ausgebildet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung bezieht sich auf die folgende gemeinsam eingereichte und gemeinsam zugeteilte Patentanmeldung: Seriennr. 13/753 204, eingereicht am 29. Januar 2013 mit dem Titel „A PoP Device”; diese Anmeldung ist hiermit durch Bezugnahme aufgenommen.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie etwa beispielsweise PCs, Mobiltelefonen, Digitalkameras und anderer elektronischer Ausrüstung. Halbleitervorrichtungen werden üblicherweise hergestellt, indem nacheinander isolierende oder dielektrische Schichten, leitende Schichten und Halbleiterschichten aus einem bestimmten Material über einem Halbleitersubstrat abgelagert werden und die verschiedenen Materialschichten mittels Lithographie strukturiert werden, um Schaltungskomponenten und -elemente darauf auszubilden. Dutzende oder Hunderte von integrierten Schaltkreisen werden üblicherweise auf einem einzigen Halbleiterwafer hergestellt. Die einzelnen Chips werden vereinzelt, indem die integrierten Schaltkreise entlang einer Risslinie zersägt werden. Die einzelnen Chips werden dann beispielsweise einzeln, in Mehrchip-Modulen oder anderen Arten von Gehäusen gekapselt, was man auch als ”packaging” bezeichnet.
  • Die Halbleiterbranche fährt damit fort, die Integrationsdichte von verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren etc.) zu verbessern, indem sie die minimale Merkmalgröße kontinuierlich verringert, was es ermöglicht, dass mehr Komponenten in eine vorgegebene Fläche integriert werden können. Diese kleineren elektronischen Komponenten erfordern auch kleinere Gehäuse, die in manchen Anwendungen weniger Fläche als Gehäuse der Vergangenheit benötigen. 3DICs und Gehäuse-auf-Gehäuse-(Package-on-Package, PoP)-Vorrichtungen sind einige neue Gehäuse-Entwürfe, in denen mehrere Chips vertikal in einem Gehäuse gestapelt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Vorzüge wird nun auf die folgende Beschreibung Bezug genommen, zusammengenommen mit den beigefügten Zeichnungen, bei denen:
  • 1 bis 13 Schnittansichten sind, die Verfahren zum Kapseln (”packaging”) von integrierten Schaltkreischips darstellen, in Übereinstimmung mit manchen Ausführungen;
  • 14 und 15 zeigen detailliertere Schnittansichten von Abschnitten der gekapselten Halbleitervorrichtung, die in 13 gezeigt ist; und
  • 16 ist ein Flussdiagramm, das ein Verfahren zum Kapseln einer Halbleitervorrichtung darstellt, in Übereinstimmung mit manchen Ausführungen.
  • Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Elemente, außer es ist anders angegeben. Die Figuren sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungen klar darstellen und sind nicht notwendigerweise im Maßstab gezeichnet.
  • DETAILLIERTE BESCHREIBUNG VON ERLÄUTERNDEN AUSFÜHRUNGEN
  • Die Herstellung und Verwendung von manchen der Ausführungen der vorliegenden Offenbarung sind unten im Detail behandelt. Man sollte jedoch anerkennen, dass die vorliegende Offenbarung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielzahl von speziellen Kontexten vorgesehen sein können. Die speziellen behandelten Ausführungen dienen nur der Darstellung von speziellen Arten, die Offenbarung herzustellen und zu verwenden, und schränken den Schutzumfang der Offenbarung nicht ein.
  • Manche Ausführungen der vorliegenden Offenbarung beziehen sich auf die Kapselung von Halbleitervorrichtungen. Neue Kapselungsverfahren, Kapselungsvorrichtungen und gekapselte Halbleitervorrichtungen werden hier beschrieben.
  • Die 1 bis 13 sind Schnittansichten, die Verfahren zum Kapseln von integrierten Schaltkreischips darstellen, in Übereinstimmung mit manchen Ausführungen. Bezieht man sich zuerst auf die 1, so ist eine teilweise gekapselte Halbleitervorrichtung 100 vorgesehen. Die teilweise gekapselte Halbleitervorrichtung 100 umfasst einen oder mehrere erste integrierte Schaltkreischips 114a und 114b, die an einem Interposer-Substrat bzw. Zwischensubstrat 102 befestigt sind. Die teilweise gekapselte Halbleitervorrichtung 100 wird mit einem zweiten integrierten Schaltkreischip 130 gekapselt (siehe 4), in Übereinstimmung mit manchen Ausführungen.
  • Bezieht man sich wieder auf die 1, umfasst das Substrat 102 beispielsweise ein Siliziumsubstrat, einen Silizium- oder Glas-Interposer, eine Leiterplatte (Printed Circuit Board, PCB), ein organisches Laminat-Substrat oder eine andere Art von Substrat. Das Substrat 102 umfasst eine Mehrzahl von Durch-Substrat-Kontaktlöchern (Through Substrate Vias, TSVs) 104, die darin angeordnet sind. Die TSVs 104 erstrecken sich von einer ersten Seite 106 des Substrats 102 zu einer zweiten Seite 108 des Substrats 102. Die TSVs 104 umfassen ein leitendes Material und stellen vertikale elektrische Verbindungen von der ersten Seite 106 zu der zweiten Seite 108 des Substrats 102 bereit. Bond-Kontaktstellen (sog. ”Bond-Pads”) 110 sind mit einem oder mehreren der TSVs 104 auf der ersten Seite 106 des Substrats 102 verbunden und Kontaktinseln (”Contact-Pads”) 112 sind mit einem oder mehreren der TSVs 104 auf der zweiten Seite 108 des Substrats 102 verbunden.
  • Ein integrierter Schaltkreischip 114a ist mit dem Substrat 102 in einem Integrierter-Schaltkreis-Chip-Befestigungsbereich 113 des Substrats 102 verbunden. Der integrierte Schaltkreischip 114a kann an dem Substrat 102 mittels eines Haftmittels, eines Klebebandes oder anderer Mittel befestigt sein. Der integrierte Schaltkreischip (IC-Chip) 114a ist mit den Bond-Kontaktstellen 110 mittels Draht-Bonds 116a elektrisch verbunden. Der integrierte Schaltkreischip 114b kann an einer oberen Fläche des integrierten Schaltkreischips 114a mittels eines Haftmittels, eines Klebebandes oder anderer Mittel befestigt sein. Der integrierte Schaltkreischip 114b ist mit den Bond-Kontaktstellen 110 mittels Draht-Bonds 116b elektrisch verbunden. In den Figuren sind die integrierten Schaltkreischips 114a und 114b der Einfachheit halber so gezeigt, dass sie mit denselben Bond-Kontaktstellen 110 verbunden sind; in manchen Ausführungen sind die integrierten Schaltkreischips 114a und 114b jedoch jeweils mit unterschiedlichen Bond-Kontaktstellen 110 auf dem Substrat 102 verbunden.
  • Die teilweise gekapselte Halbleitervorrichtung 100 kann in manchen Ausführungen einen integrierten Schaltkreischip 114a umfassen, oder die teilweise gekapselte Halbleitervorrichtung 100 kann zwei gestapelte integrierte Schaltkreischips 114a und 114b umfassen, die unterschiedliche Abmessungen oder dieselben Abmessungen haben können. Die integrierten Schaltkreischips 114a und 114b können beispielsweise eine oder mehrere Halbleitermaterial-Schichten, eine oder mehrere Schichten aus leitendem Material, eine oder mehrere Schichten aus dielektrischem Material oder Kombinationen daraus umfassen. Eine Formmasse 118 ist über den vertikal gestapelten integrierten Schaltkreischips 114a und 114b, über den Draht-Bonds 116a und 116b und über freigelegten Abschnitten des Substrats 102 ausgebildet.
  • Um die teilweise gekapselte Halbleitervorrichtung 100 mit einem anderen integrierten Schaltkreischip 130 zu kapseln, ist ein Träger-Wafer 120 vorgesehen, wie in der 2 gezeigt ist. Der Träger-Wafer 120 umfasst in manchen Ausführungen ein Siliziumsubstrat, einen Silizium- oder Glas-Interposer, eine PCB oder ein organisches Laminat-Substrat. Alternativ kann der Träger-Wafer 120 andere Arten von Wafern oder Materialien umfassen. Ein Haftmittel 122 wird auf den Träger-Wafer 120 angewendet. Das Haftmittel 122 kann beispielsweise einen Klebstoff umfassen, eine Laminat-Beschichtung, eine Folie oder andere Arten von Haftmitteln. Die teilweise gekapselte Halbleitervorrichtung 100, die in der 1 gezeigt ist (oder andere Arten von teilweise gekapselten integrierten Schaltkreisen) wird umgedreht und an dem Haftmittel 122 auf dem Träger-Wafer 120 befestigt, wie in der 3 gezeigt ist. Eine Mehrzahl von teilweise gekapselten Halbleitervorrichtungen 100 werden an dem Haftmittel 122 auf dem Träger-Wafer 120 befestigt und verarbeitet, und nachdem das Kapselungsverfahren fertig gestellt ist, werden die gekapselten Halbleitervorrichtungen vereinzelt, was hier weiter beschrieben ist.
  • Eine Mehrzahl von leitenden Kugeln 124 werden an den Kontaktinseln 112 auf der zweiten Seite 108 des Substrats 102 befestigt, was auch in der 3 gezeigt ist. Die leitenden Kugeln 124 umfassen beispielsweise Lötmittel, Cu oder andere eutektische leitende Materialien. In manchen Ausführungen umfassen die leitenden Kugeln 124 Lötmittel, Cu oder einen Cu-Kern, als ein anderes Beispiel. Die leitenden Kugeln 124 können beispielsweise um den Umfang des Substrats 102 oder entlang zweier oder mehrerer Seiten des Substrats 102 ausgebildet werden. Die leitenden Kugeln 124 können beispielsweise in einer oder mehreren Reihen um den Umfang eines Integrierter-Schaltkreis-Befestigungsbereichs 126 auf der zweiten Seite 108 des Substrats 102 ausgebildet werden. Die leitenden Kugeln 124 können beispielsweise in verschiedenen Kugelgitter-(Ball Grid Array, BGA)-Anordnungen ausgebildet werden. Alternativ können die leitenden Kugeln 124 und die Kontaktinseln 112 in anderen Konfigurationen angeordnet sein.
  • Ein zweiter integrierter Schaltkreischip 130 ist an dem Integrierter-Schaltkreischip-Befestigungsbereich 126 des Substrats 102 mittels eines Haftmittels 128 befestigt, wie in der 4 gezeigt ist. Der integrierte Schaltkreischip 130 umfasst eine Mehrzahl von leitenden Bondhügeln 132, die darauf angeordnet sind. Die leitenden Bondhügel 132 können beispielsweise Lötmittel-Bondhügel, Flip-Chip- oder C4-(Controlled Collapse Chip Connection)-Bondhügel, Cu-Bondhügel oder andere Arten von eutektischen Materialien umfassen.
  • Eine Formmasse 134 wird über dem zweiten integrierten Schaltkreischip 130, den leitenden Kugeln 124 und freigelegten Abschnitten des Substrats 102 ausgebildet, wie in der 5 gezeigt ist. Die Formmasse 134 umfasst beispielsweise ein isolierendes Material, wie etwa ein Polymer, ein Form-Füllmaterial oder andere Isolatoren. Die Formmasse 134 wird hier auch z. B. in manchen der Ansprüche als eine Formmassen-Schicht 134 bezeichnet.
  • Ein oberer Anteil der Formmasse 134 wird dann von oberen Flächen der leitenden Kugeln 124 mittels eines Schleifverfahrens 136 entfernt, wie in der 6 gezeigt ist. Das Schleifverfahren 136 führt in manchen Ausführungen auch zu dem Entfernen der Formmasse 134 von oberen Flächen der leitenden Bondhügel 132 auf dem integrierten Schaltkreischip 130. Das Schleifverfahren 136 umfasst in manchen Ausführungen ein mechanisches Schleifverfahren. Alternativ können andere Arten von Schleifverfahren 136 verwendet werden. Das Entfernen des oberen Anteils der Formmasse 134 umfasst beispielsweise in manchen Ausführungen das Schleifen der Formmasse 134.
  • Das Schleifverfahren 136 kann in manchen Ausführungen einen Rückstand 138 auf einer oberen Fläche der Formmasse 134, der leitenden Kugeln 124 und/oder der leitenden Bondhügel 132 zurücklassen. In anderen Ausführungen wird beispielsweise kein Rückstand 138 auf der oberen Fläche der Formmasse 134 aufgrund des Schleifverfahrens 136 ausgebildet. Der Rückstand 138 kann beispielsweise Materialien der Formmasse 134, der leitenden Kugeln 124 und/oder der leitenden Bondhügel 132 umfassen. Der Rückstand 138 kann beispielsweise ein oder mehrere leitende und/oder isolierende Materialien umfassen. In manchen Ausführungen umfassen zumindest Abschnitte des Rückstands SnOx.
  • Als nächstes wird ein Ätzverfahren 140 verwendet, um die leitenden Kugeln 124 zu vertiefen, wie in der 7 gezeigt ist. Nur eine teilweise gekapselte Halbleitervorrichtung 100 und ein integrierter Schaltkreischip 130 sind in der 7 und den verbleibenden Zeichnungen gezeigt, um die Figuren zu vereinfachen. Das Ätzverfahren 140 umfasst beispielsweise ein chemisches Ätzverfahren, das angepasst ist, um die leitenden Kugeln 124 zu vertiefen, aber nicht die Formmasse 134 zu vertiefen. Das Ätzverfahren 140 umfasst in manchen Ausführungen beispielsweise ein Ätzverfahren, das das Material der leitenden Kugeln 124 selektiv ätzt.. Das Ätzverfahren 140 kann in manchen Ausführungen beispielsweise eine weiche chemische Ätzung umfassen und kann KOH, Ameisensäure, H2SO4, eine HF- und HNO3-Mischung oder eine HClO4- und H3COOH-Mischung umfassen, obwohl alternativ andere Arten von chemischen Ätz-Zusammensetzungen verwendet werden können. Das Ätzverfahren 140 bildet Vertiefungen 142 in der oberen Fläche der leitenden Kugeln 124 in manchen Ausführungen aus. Das Vertiefen der oberen Fläche der leitenden Kugeln 124 umfasst in manchen Ausführungen beispielsweise das Ätzen der leitenden Kugeln 124.
  • Eine detaillierterer Schnittansicht einer Vertiefung 142, die in einer leitenden Kugel 124 ausgebildet ist, ist in der 8 gezeigt. Das Vertiefen der oberen Fläche der leitenden Kugeln 124 umfasst beispielsweise das Vertiefen der oberen Fläche der ersten leitenden Kugeln um eine Abmessung d1, die etwa 10 μm oder weniger unter einer oberen Fläche der Formmasse 134 nach dem Schleifverfahren 136 in manchen Ausführungen umfasst. Alternativ kann die Abmessung d1 der Vertiefung 142 andere Werte umfassen.
  • In manchen Ausführungen fuhrt das Ätzverfahren 140 auch zum Ausbilden einer Vertiefung 144 in den oberen Flächen der leitenden Bondhügeln 132 des integrierten Schaltkreischips 130, wie in einer detaillierteren Schnittansicht in der 9 gezeigt ist. Die Vertiefungen 144 in den oberen Flächen der leitenden Bondhügel 132 können eine Abmessung d1 unter einer oberen Fläche der Formmasse 134 umfassen, wobei die Abmessung d1 der Vertiefungen 144 der leitenden Bondhügel 132 beispielsweise im Wesentlichen gleich der Abmessung d1 der Vertiefungen 142 der leitenden Kugeln 124 oder von ihr verschieden sein kann. In anderen Ausführungen führt das Ätzverfahren 140 nicht zum Ausbilden von Vertiefungen 144 in den oberen Flächen der leitenden Bondhügel 132.
  • In manchen Ausführungen führt das Ätzverfahren 140 vorteilhaft zu dem Entfernen des Rückstands 138 (siehe 6) von den oberen Flächen der Formmasse 134, der leitenden Kugeln 124 und/oder der leitenden Bondhügel 132. In Ausführungen, in denen Abschnitte des Rückstands 138 ein leitendes Material umfassen, werden Kurzschlüsse und/oder Leckstrom in dem Gehäuse durch das neue Ätzverfahren 140 verhindert, das verwendet wird, um die Vertiefungen 142 in den leitenden Kugeln 124 auszubilden und um den Rückstand 138 zu entfernen.
  • Bezieht man sich als nächstes auf die 10 und 11, so wird eine Verteilungsschicht (Redistribution Layer, RDL) 154 über der oberen Fläche der Formmasse 134, den vertieften oberen Flächen der leitenden Kugeln 124 und den oberen Flächen der leitenden Bondhügel 132, die vertieft sein können oder nicht, ausgebildet, in Übereinstimmung mit manchen Ausführungen. Das Ausbilden der RDL 154 umfasst in manchen Ausführungen beispielsweise das Verbinden von Abschnitten der RDL 154 mit den leitenden Kugeln 124 und/oder den leitenden Bondhügeln 132, die auf dem integrierten Schaltkreischip 130 angeordnet sind..
  • Um die RDL 154 auszubilden wird eine erste Passivierungsschicht 146, die eine oder mehrere isolierende Materialien oder isolierende Materialschichten umfasst, über der Formmasse 134, den vertieften oberen Flächen der leitenden Kugeln 124 und den oberen Flächen der leitenden Bondhügel 132 ausgebildet, wie in der 10 gezeigt ist. Die erste Passivierungsschicht 146 kann beispielsweise ein Polymer, Siliziumdioxid, Siliziumnitrid, andere isolierende Materialien oder mehrere Schichten oder Kombinationen daraus umfassen. Alternativ kann die erste Passivierungsschicht 146 andere Materialien umfassen.
  • Die erste Passivierungsschicht 146 wird strukturiert, wobei mindestens Teile der oberen Flächen der leitenden Kugeln 124 und der oberen Flächen der leitenden Bondhügel 132 belichtet werden. Die erste Passivierungsschicht 146 kann mittels Photolithographie strukturiert werden, indem eine Schicht aus Photoresist (nicht gezeigt) über der ersten Passivierungsschicht 146 ausgebildet wird, die Schicht aus Photoresist mit Energie oder Licht belichtet wird, die bzw. das durch eine Lithographiemaske reflektiert oder übertragen wird, die eine angestrebte Struktur darauf aufweist, und die Schicht aus Photoresist entwickelt wird. Belichtete oder unbelichtete Bereiche der Schicht aus Photoresist werden plasmageätzt oder geätzt, beispielsweise abhängig davon, ob die Schicht aus Photoresist ein positives oder negatives Photoresist ist. Die Schicht aus Photoresist wird dann als eine Ätzmaske verwendet, während Abschnitte der ersten Passivierungsschicht 146 weggeätzt werden. Alternativ kann die erste Passivierungsschicht 146 mittels anderer Verfahren strukturiert werden, wie etwa einem direkten Strukturierverfahren, z. B. in Ausführungen, in denen die erste Passivierungsschicht 146 ein lichtempfindliches Material umfasst.
  • Ein erstes leitendes Material 148 wird über der strukturierten ersten Passivierungsschicht 146 ausgebildet, wie auch in der 10 gezeigt ist. Das erste leitende Material 148 umfasst beispielsweise einen Leiter, wie etwa Cu, Al, Ti oder Kombinationen oder mehrere Schichten daraus. Das erste leitende Material 148 wird mittels Photolithographie in eine angestrebte Struktur strukturiert, wie in der 11 gezeigt ist. Abschnitte des ersten leitenden Materials 148 verbleiben in den Strukturen in der ersten Passivierungsschicht 146 und bilden Kontakte oder Kontaktlöcher, die mit den oberen Flächen der leitenden Kugeln 124 und der leitenden Bondhügel 132 elektrisch verbunden sind. Abschnitte des ersten leitenden Materials 148 auf der oberen Fläche der ersten Passivierungsschicht 146 können in manchen Ausführungen beispielsweise Fan-out-Bereiche umfassen, die seitliche oder horizontale Verdrahtungen oder Verbindungen der RDL 154 bilden..
  • Eine zweite Passivierungsschicht 150 wird über dem strukturierten ersten leitenden Material 148 und der strukturierten ersten Passivierungsschicht 146 ausgebildet, wie in der 11 gezeigt ist. Die zweite Passivierungsschicht 150 kann beispielsweise ähnliche Materialien umfassen, wie sie für die erste Passivierungsschicht 146 beschrieben wurden. Die zweite Passivierungsschicht 150 wird mittels ähnlicher Verfahren strukturiert, wie sie für die erste Passivierungsschicht 146 beschrieben wurden, und ein zweites leitendes Material 152 wird über der strukturierten zweiten Passivierungsschicht 150 ausgebildet. Das zweite leitende Material 152 umfasst beispielsweise ähnliche Materialien, wie sie für das erste leitende Material 148 beschrieben wurden. Das zweite leitende Material 152 wird dann mittels Photolithographie strukturiert. Abschnitte des zweiten leitenden Materials 152 umfassen in manchen Ausführungen beispielsweise eine Unter-der-Kugel-Metallisierungs-(Under-Ball Metallization, UBM)-Struktur..
  • Eine Mehrzahl von zweiten leitenden Kugeln 156 wird auf Abschnitten des zweiten leitenden Materials 152 der RDL 154 ausgebildet, wie in der 12 gezeigt ist. Die leitenden Kugeln 156 können beispielsweise mittels eines Kugel-Tropf- oder Kugel-Befestigungsverfahrens ausgebildet werden. Die leitenden Kugeln 156 umfassen beispielsweise Lötmittel oder anderes eutektisches Material. Alternativ können die leitenden Kugeln 156 andere Materialien umfassen und können mittels anderer Verfahren ausgebildet werden.
  • Der Träger-Wafer 120 und das Haftmittel 122 werden dann von den gekapselten Halbleitervorrichtungen 160 mittels eines Entbondungsverfahrens entfernt, wie in der 13 gezeigt ist, die eine gekapselte Halbleitervorrichtung 160 darstellt, nachdem das Gehäuse umgedreht wurde. Die gekapselten Halbleitervorrichtungen 160 werden mittels einer Chipsäge oder eines anderen Vereinzelungsverfahrens vereinzelt, um eine Mehrzahl von einzelnen gekapselten Halbleitervorrichtungen 160 auszubilden. Die gekapselten Halbleitervorrichtungen 160 umfassen PoP-Vorrichtungen, die jeweils eine teilweise gekapselte Halbleitervorrichtung 100 und einen eingebetteten integrierten Schaltkreischip 130 umfassen, der mit der teilweise gekapselten Halbleitervorrichtung 100 verbunden ist. Die RDL 154 stellt Fan-out-Bereiche aus Verdrahtung und elektrischen Verbindungen für die gekapselte Halbleitervorrichtung 160 bereit.
  • Die 14 und 15 sind detailliertere Schnittansichten von Abschnitten der gekapselten Halbleitervorrichtung 160, die in der 13 gezeigt ist. Die 14 stellt Kontakte dar, die aus dem ersten leitenden Material 148 bestehen, die mit einer leitenden Kugel 124 verbunden sind, die die Vertiefung 142 auf einer ihrer Oberflächen umfasst. Ein Abschnitt des ersten leitenden Materials 148 füllt die Vertiefung 142 in der leitenden Kugel 124. Ein Abschnitt der ersten Passivierungsschicht 146 füllt auch einen Abschnitt der Vertiefung 142, in Übereinstimmung mit manchen Ausführungen. Die leitende Kugel 124 ist mit einer Kontaktinsel 112 auf dem Substrat 102 verbunden, und die Kontaktinsel 112 ist mit einem TSV 104 in dem Substrat 102 verbunden.
  • Die 15 stellt Kontakte dar, die aus dem ersten leitenden Material 148 bestehen, die mit den leitenden Bondhügeln 132 des integrierten Schaltkreischips 130 verbunden sind, die eine Vertiefung 144 auf einer seiner Oberflächen umfasst. Ein Abschnitt des ersten leitenden Materials 148 füllt die Vertiefungen 144 in den leitenden Bondhügeln 132. Ein Abschnitt der ersten Passivierungsschicht 146 füllt auch einen Abschnitt der Vertiefungen 144, in Übereinstimmung mit manchen Ausführungen. Die leitenden Bondhügel 132 sind auf dem integrierten Schaltkreischip 130 angeordnet und sind durch die Formmasse 134 gekapselt.
  • Die Vertiefungen 142 und 144 in den leitenden Kugeln 124 bzw. den leitenden Bondhügeln 132 sind in manchen Ausführungen in einer Schnittansicht gekrümmt.. Die Vertiefungen 142 und 144 können beispielsweise in einem zentralen Bereich tiefer sein und in Randbereichen flacher sein. Alternativ können die Vertiefungen 142 und 144 quadratisch oder trapezförmig in einer Schnittansicht sein, was nicht in den Zeichnungen gezeigt ist. Die Vertiefungen 142 und 144 können alternativ beispielsweise andere Formen umfassen, abhängig von der Art des Ätzverfahrens 140 und/oder der Materialien der leitenden Kugeln 124 und der leitenden Bondhügel 132.
  • In manchen Ausführungen werden die leitenden Bondhügel 132 auf dem integrierten Schaltkreischip 130 nicht unter die Oberfläche der Formmasse 134 vertieft. Die leitenden Bondhügel 132 auf dem integrierten Schaltkreischip 130 umfassen beispielsweise obere Flächen, die im Wesentlichen koplanar mit der oberen Fläche der Formmasse 134 in diesen Ausführungen sind.
  • Die 16 ist eine Flussdiagramm 170, das ein Verfahren zum Kapseln einer Halbleitervorrichtung darstellt, in Übereinstimmung mit manchen Ausführungen. In Schritt 172 wird ein erster integrierter Schaltkreischip 114a bereitgestellt, wobei der erste integrierte Schaltkreischip 114a mit einer ersten Oberfläche 106 eines Substrates 102 verbunden ist einschließlich einer Mehrzahl von Durch-Substrat-Kontaktlöchern (TSVs) 104, die darin angeordnet sind. In Schritt 174 wird eine leitenden Kugel 124 mit jedem der Mehrzahl von TSVs 104 auf einer zweiten Oberfläche 108 des Substrats 102 verbunden, wobei die zweite Oberfläche 108 entgegengesetzt der ersten Oberfläche 106 des Substrats 102 liegt. In Schritt 176 wird ein zweiter integrierter Schaltkreischip 130 mit der zweiten Oberfläche 108 des Substrats 102 verbunden. In Schritt 178 wird eine Formmasse 134 über den leitenden Kugeln 124, dem zweiten integrierten Schaltkreischip 130 und der zweiten Oberfläche 108 des Substrats 102 ausgebildet. In Schritt 180 wird die Formmasse 134 von einer oberen Fläche der leitenden Kugeln 124 entfernt und in Schritt 182 wird die obere Fläche der leitenden Kugeln 124 vertieft. In Schritt 184 wird eine RDL 154 über der oberen Fläche der leitenden Kugeln 124 und der Formmasse 134 ausgebildet.
  • Die integrierten Schaltkreischips 114a, 114b und 130, die hier beschrieben sind, können aktive Komponenten oder Schaltkreise, die nicht gezeigt sind, umfassen. Die integrierten Schaltkreischips 114a, 114b und 130 können beispielsweise Silizium oder andere Arten von Halbleitermaterial umfassen, wobei darin aktive Komponenten oder Schaltkreise ausgebildet sind. Die integrierten Schaltkreischips 114a, 114b und 130 können Schichten aus leitendem Material, Schichten aus isolierendem Material und Halbleiterelemente, wie etwa Transistoren, Dioden, Kondensatoren, Induktionsspulen, Widerstände etc., umfassen. In manchen Ausführungen umfassen die integrierten Schaltkreischips 114a und 114b beispielsweise Speichervorrichtungen und der integrierte Schaltkreischip 130 umfasst eine Logikvorrichtung oder einen Prozessor. Alternativ können die integrierten Schaltkreischips 114a, 114b und 130 andere Arten von funktionalen Schaltkreisen umfassen.
  • Manche Ausführungen der vorliegenden Offenbarung umfassen Verfahren zum Kapseln von Halbleitervorrichtungen und umfassen auch gekapselte Halbleitervorrichtungen 160, die mittels der neuen Kapselungsverfahren, die hier beschrieben sind, gekapselt werden. Andere Ausführungen umfassen neue Kapselungsvorrichtungen.
  • Bezieht man sich beispielsweise wieder auf die 13, so umfasst in Übereinstimmung mit manchen Ausführungen eine Kapselungsvorrichtung ein Substrat 102, das TSVs umfasst, die darin angeordnet sind. Das Substrat 102 umfasst einen Integrierter-Schaltkreischip-Befestigungsbereich 113 auf einer Seite 106 und einen Integrierter-Schaltkreis-Befestigungsbereich 126 auf der anderen Seite 108, die der Seite 106 entgegengesetzt ist. Eine leitende Kugel 124 ist mit jedem der TSVs 104 verbunden und eine Formmasse 134 ist über dem Substrat 102 und Abschnitte der leitenden Kugeln 124 angeordnet. Obere Flächen der leitenden Kugeln 124 umfassen eine Vertiefung 142 und sind unter eine Oberfläche der Formmasse 134 vertieft. Eine RDL 154 ist über der Formmasse 134 angeordnet und Abschnitte (z. B. Abschnitte des ersten leitenden Materials 148) der RDL 154 sind mit den vertieften oberen Flächen der leitenden Kugeln 124 verbunden. In manchen Ausführungen umfasst das Substrat 102 eine Kontaktinsel 112, die mit jedem der TSVs 104 verbunden ist, und jede leitende Kugel 124 ist mit einer Kontaktinsel 112 verbunden.
  • Manche Ausführungen der vorliegenden Offenbarung umfassen gekapselte Halbleitervorrichtungen 160, die die Kapselungsvorrichtungen umfassen, die hier beschrieben sind. Die gekapselten Halbleitervorrichtungen 160 umfassen einen integrierten Schaltkreischip 130, der mit der Oberfläche 108 des Substrats 102 verbunden ist, mit der die leitenden Kugeln 124 verbunden sind. Leitende Bondhügel 132 des integrierten Schaltkreischips 130 sind mit Abschnitten der RDL 154 der Kapselungsvorrichtung verbunden. Die leitenden Bondhügel 132 sind auch unter die obere Fläche der Formmasse 134 vertieft, in Übereinstimmung mit manchen Ausführungen. In manchen Ausführungen umfasst die gekapselte Halbleitervorrichtung 160 auch einen integrierten Schaltkreischip 114a und/oder 114b, die mit einer Oberfläche 106 des Substrats 102 verbunden sind.
  • Vorteile von manchen Ausführungen der Offenbarung umfassen das Bereitstellen von neuen Kapselungsverfahren und -vorrichtungen, wobei ein neues Ätzverfahren 140 verwendet wird, um einen Rückstand 138 zu entfernen, der durch ein Schleifverfahren 136 für eine Formmasse 134 gebildet wurde, was Kurzschlüsse und Leckstrom zwischen den integrierten Schaltkreischips 114a, 114b und 130 verhindert und/oder verringert. Eine verbesserte Haftung der ersten Passivierungsschicht 146 der RDL 154 mit der Formmasse 134 wird aufgrund des Entfernens des Rückstands 138 erreicht. Abschnitte des Rückstands 138 können SnOx umfassen und das Ätzverfahren 140 entfernt vorteilhaft das SnOx, was zu einer verbesserten leitenden Zwischenschicht auf den leitenden Kugeln 124 und den leitenden Bondhügeln 132 führt.
  • Ein thermisches Budget für die Formmasse 134 kann verringert werden, was den Bedarf für eine hohe Ausheiltemperatur für die Formmasse 134 vermeidet, aufgrund der Implementierung des Ätzverfahrens 140, das eine Verkrümmung des Gehäuses verringert. Ein Hochtemperatur-Ausheilverfahren (”curing”), das verhindern würde, dass der Rückstand leicht in einer weichen Formmasse (die noch nicht bei einer hohen Temperatur ausgeheilt wurde) während eines CMP-Verfahrens gefangen wird, wird beispielsweise vermieden durch die Implementierung des Atzverfahrens 140 von Ausführungen der vorliegenden Offenbarung.
  • Nur ein Substrat 102 wird benötigt und der integrierte Schaltkreischip 130 ist in das Kapselungssystem eingebettet, ohne dass beispielsweise ein zusätzliches Interposer-Substrat benötigt wird. Ein 3D-Kapselungssystem mit niedrigen Kosten ist offenbart, das eine neue Fan-out-Verbindungsstruktur aufweist. Darüber hinaus sind die neuen Kapselungsvorrichtungen und -verfahren leicht in Herstellungs- und Kapselungs-Verfahrensflüssen implementierbar.
  • In Übereinstimmung mit manchen Ausführungen der vorliegenden Offenbarung umfasst ein Verfahren zur Kapselung einer Halbleitervorrichtung das Bereitstellen eines ersten integrierten Schaltkreischips, der mit einer ersten Oberfläche eines Substrats verbunden ist, das TSVs umfasst, die darin angeordnet sind. Eine leitende Kugel ist mit jedem der TSVs auf einer zweiten Oberfläche des Substrats verbunden, die der ersten Oberfläche des Substrats entgegengesetzt ist. Ein zweiter integrierter Schaltkreischip ist mit der zweiten Oberfläche des Substrats verbunden und eine Formmasse ist über den leitenden Kugeln, dem zweiten integrierten Schaltkreischip und der zweiten Oberfläche des Substrats ausgebildet. Die Formmasse wird von einer oberen Fläche der leitenden Kugeln entfernt und die obere Fläche der leitenden Kugeln wird vertieft. Eine RDL wird über der oberen Fläche der leitenden Kugeln und der Formmasse ausgebildet.
  • In Übereinstimmung mit anderen Ausführungen umfasst ein Verfahren zur Kapselung einer Halbleitervorrichtung das Befestigen eines ersten integrierten Schaltkreischips an einem Träger-Wafer, wobei der erste integrierte Schaltkreischip mit einem Substrat verbunden ist. Das Substrat umfasst eine Mehrzahl von TSVs, die darin angeordnet sind, und umfasst eine erste Oberfläche und eine zweite Oberfläche, die der ersten Oberfläche entgegengesetzt ist. Der erste integrierte Schaltkreischip ist mit der ersten Oberfläche des Substrats verbunden und die Mehrzahl von TSVs erstreckt sich von der ersten Oberfläche zu der zweiten Oberfläche des Substrats. Das Verfahren umfasst das Verbinden einer ersten leitenden Kugel mit jedem der Mehrzahl von TSVs auf der zweiten Oberfläche des Substrats, das Verbinden eines zweiten integrierten Schaltkreischips mit der zweiten Oberfläche des Substrats und das Ausbilden einer Formmassen-Schicht über den ersten leitenden Kugeln, dem zweiten integrierten Schaltkreischip und der zweiten Oberfläche des Substrats. Das Verfahren umfasst das Schleifen der Formmassen-Schicht, um eine obere Fläche der ersten leitenden Kugeln freizulegen, das Vertiefen der oberen Fläche der ersten leitenden Kugeln und das Ausbilden einer RDL über der oberen Fläche der ersten leitenden Kugeln und einer oberen Fläche der Formmassen-Schicht. Eine Mehrzahl von zweiten leitenden Kugeln wird über der RDL ausgebildet und der Träger-Wafer wird entfernt.
  • In Übereinstimmung mit anderen Ausführungen umfasst eine Kapselungsvorrichtung ein Substrat, das eine Mehrzahl von TSVs umfasst, die darin angeordnet sind, und eine leitende Kugel die mit jedem der Mehrzahl von TSVs verbunden ist. Eine Formmassen-Schicht ist über dem Substrat und Abschnitten der leitenden Kugeln angeordnet, wobei obere Flächen der leitenden Kugeln unter eine obere Fläche der Formmassen-Schicht vertieft sind. Eine RDL ist über der Formmassen-Schicht angeordnet. Abschnitte der RDL sind mit den vertieften oberen Flächen der leitenden Kugeln verbunden.
  • Obwohl manche Ausführungen der vorliegenden Offenbarung und ihre Vorteile im Detail beschrieben wurden, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Modifikationen hier vorgenommen werden können, ohne von dem Geist und dem Schutzumfang der Offenbarung, wie er durch die beigefügten Ansprüche festgelegt ist, abzuweichen. Ein Fachmann wird beispielsweise leicht verstehen, dass viele der Merkmale, Funktionen, Verfahren und Materialien, die hier beschrieben sind, geändert werden können, während man in dem Schutzumfang der vorliegenden Offenbarung bleibt. Darüber hinaus soll der Schutzumfang der vorliegenden Anmeldung nicht auf die besonderen Ausführungen des Verfahrens, der Vorrichtung, der Herstellung, der Zusammenstellung von Gegenständen, Mitteln, Verfahren und Schritten, die in der Beschreibung beschrieben sind, eingeschränkt sein. Wie ein Fachmann leicht aus der vorliegenden Offenbarung erkennen wird, können Verfahren, Vorrichtungen, Herstellung, Zusammenstellung von Gegenständen, Mitteln, Verfahren oder Schritten, die gegenwärtig vorliegen oder später entwickelt werden sollen, die im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen, wie die entsprechenden hier beschriebenen Ausführungen, gemäß der vorliegenden Offenbarung verwendet werden. Somit sollen die beigefügten Ansprüche in ihrem Schutzumfang solche Verfahren, Vorrichtungen, Herstellung, Zusammenstellung von Gegenständen, Mitteln, Verfahren oder Schritten umfassen.

Claims (20)

  1. Verfahren zum Kapseln einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bereitstellen eines ersten integrierten Schaltkreischips, wobei der erste integrierte Schaltkreischip mit einer ersten Oberfläche eines Substrats verbunden ist, das eine Mehrzahl von Durch-Substrat-Kontaktlöchern (TSVs) umfasst, die darin angeordnet sind; Verbinden einer leitenden Kugel mit jedem der Mehrzahl von TSVs auf einer zweiten Oberfläche des Substrats, wobei die zweite Oberfläche der ersten Oberfläche des Substrats entgegengesetzt ist; Verbinden eines zweiten integrierten Schaltkreischips mit der zweiten Oberfläche des Substrats; Ausbilden einer Formmasse über den leitenden Kugeln, dem zweiten integrierten Schaltkreischip und der zweiten Oberfläche des Substrats; Entfernen der Formmasse von einer oberen Fläche der leitenden Kugeln; Vertiefen der oberen Fläche der leitenden Kugeln; und Ausbilden einer Verteilungsschicht (RDL) über der oberen Fläche der leitenden Kugeln und der Formmasse.
  2. Verfahren nach Anspruch 1, wobei das Entfernen der Formmasse von der oberen Fläche der leitenden Kugeln weiter das Entfernen der Formmasse von einer oberen Fläche der leitenden Bondhügel umfasst, die auf dem zweiten integrierten Schaltkreischip angeordnet sind.
  3. Verfahren nach Anspruch 2, wobei das Vertiefen der oberen Fläche der leitenden Kugeln weiter das Vertiefen der oberen Fläche der leitenden Bondhügel umfasst, die auf dem zweiten integrierten Schaltkreischip angeordnet sind.
  4. Verfahren nach Anspruch 2 oder 3, wobei das Ausbilden der RDL das Verbinden von Abschnitten der RDL mit den leitenden Bondhügeln umfasst, die auf dem zweiten integrierten Schaltkreischip angeordnet sind.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das Vertiefen der oberen Fläche der leitenden Kugeln das Ätzen der leitenden Kugeln umfasst.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Entfernen der Formmasse das Schleifen der Formmasse umfasst.
  7. Verfahren nacheinem der vorangehenden Ansprüche, wobei das Ausbilden der RDL das Verbinden von Abschnitten der RDL mit den leitenden Kugeln umfasst.
  8. Verfahren zum Kapseln einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Befestigen eines ersten integrierten Schaltkreischips an einen Träger-Wafer, wobei der erste integrierte Schaltkreischip mit einem Substrat verbunden ist, wobei das Substrat eine Mehrzahl von Durch-Substrat-Kontaktlöchern (TSVs) umfasst, die darin angeordnet sind, wobei das Substrat eine erste Oberfläche und eine zweite Oberfläche umfasst, die der ersten Oberfläche entgegengesetzt ist, wobei der erste integrierte Schaltkreischip mit der ersten Oberfläche des Substrats verbunden ist, wobei die Mehrzahl von TSVs sich von der ersten Oberfläche zu der zweiten Oberfläche des Substrats erstrecken; Verbinden einer ersten leitenden Kugel mit jedem der Mehrzahl von TSVs auf der zweiten Oberfläche des Substrats; Verbinden eines zweiten integrierten Schaltkreischips mit der zweiten Oberfläche des Substrats; Ausbilden einer Formmassenschicht über den ersten leitenden Kugeln, dem zweiten integrierten Schaltkreischip und der zweiten Oberfläche des Substrats; Schleifen der Formmassenschicht, um eine obere Fläche der ersten leitenden Kugeln freizulegen; Vertiefen der oberen Fläche der ersten leitenden Kugeln; Ausbilden einer Verteilungsschicht (RDL) über der oberen Fläche der ersten leitenden Kugeln und einer oberen Fläche der Formmassen-Schicht; Ausbilden einer Mehrzahl von zweiten leitenden Kugeln über der RDL; und Entfernen des Träger-Wafers.
  9. Verfahren nach Anspruch 8, wobei das Vertiefen der oberen Fläche der ersten leitenden Kugeln das Vertiefen der oberen Fläche der ersten leitenden Kugeln um etwa 10 μm oder weniger umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei das Schleifen der Formmassen-Schicht das mechanische Schleifen der Formmassen-Schicht umfasst.
  11. Verfahren nacheinem der Ansprüche 8 bis 10, wobei das Schleifen der Formmassen-Schicht einen Rückstand auf einer oberen Fläche der Formmassen-Schicht und der oberen Fläche der ersten leitenden Kugeln zurücklässt.
  12. Verfahren nach Anspruch 11, wobei das Vertiefen der oberen Fläche der leitenden Kugeln ein chemisches Ätzverfahren umfasst und wobei das chemische Ätzverfahren den Rückstand von der oberen Fläche der Formmassen-Schicht und der oberen Fläche der ersten leitenden Kugeln entfernt.
  13. Verfahren nacheinem der Ansprüche 8 bis 12, wobei das Schleifen der Formmassen-Schicht eine obere Fläche einer Mehrzahl von leitenden Bondhügeln freilegt, die auf dem zweiten integrierten Schaltkreischip angeordnet sind, und wobei das Ausbilden der RDL Folgendes umfasst: Ausbilden einer ersten Passivierungsschicht über der oberen Fläche der ersten leitenden Kugeln, der Formmassen-Schicht und der Mehrzahl von leitenden Bondhügeln; Strukturieren der ersten Passivierungsschicht, Freilegen der oberen Fläche der ersten leitenden Kugeln und der oberen Fläche der Mehrzahl von leitenden Bondhügeln; Ausbilden eines ersten leitenden Materials über der ersten Passivierungsschicht, der oberen Fläche der ersten leitenden Kugeln und der oberen Fläche der Mehrzahl von leitenden Bondhügeln; Strukturieren des ersten leitenden Materials; Ausbilden einer zweiten Passivierungsschicht über dem strukturierten ersten leitenden Material und der ersten Passivierungsschicht; Strukturieren der zweiten Passivierungsschicht; Ausbilden eines zweiten leitenden Materials über der strukturierten zweiten Passivierungsschicht; und Strukturieren des zweiten leitenden Materials.
  14. Verfahren nach Anspruch 13, wobei das Ausbilden des ersten leitenden Materials und das Strukturieren des ersten leitenden Materials das Ausbilden von Kontakten und Fan-out-Bereichen der RDL umfasst, wobei das Ausbilden des zweiten leitenden Materials und das Strukturieren des zweiten leitenden Materials das Ausbilden einer Unter-der-Kugel-Metallisierungs-(UBM)-Struktur umfasst und wobei das Ausbilden der Mehrzahl von zweiten leitenden Kugeln über der RDL das Verbinden der Mehrzahl von zweiten leitenden Kugeln mit der UBM-Struktur umfasst.
  15. Kapselungsvorrichtung, die Folgendes umfasst: ein Substrat, das eine Mehrzahl von Durch-Substrat-Kontaktlöchern (TSVs) umfasst, die darin angeordnet sind; eine leitende Kugel, die mit jedem der Mehrzahl von TSVs verbunden ist; eine Formmassen-Schicht, die über dem Substrat und Abschnitten der leitenden Kugeln angeordnet ist, wobei obere Flächen der leitenden Kugeln unter eine obere Fläche der Formmassen-Schicht vertieft sind; und eine Verteilungsschicht (RDL), die über der Formmassen-Schicht angeordnet ist, wobei Abschnitte der RDL mit den vertieften oberen Flächen der leitenden Kugeln verbunden sind.
  16. Kapselungsvorrichtung nach Anspruch 15, wobei die leitenden Kugeln Lötmittel, Cu oder einen Cu-Kern umfassen.
  17. Gekapselte Halbleitervorrichtung, die die Kapselungsvorrichtung nach Anspruch 15 umfasst, wobei das Substrat eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche umfasst, wobei die leitenden Kugeln mit der ersten Oberfläche verbunden sind, wobei die Halbleitervorrichtung einen ersten integrierten Schaltkreischip umfasst, der mit der ersten Oberfläche des Substrats verbunden ist, und wobei leitende Bondhügel des ersten integrierten Schaltkreischips mit Abschnitten der RDL verbunden sind.
  18. Gekapselte Halbleitervorrichtung nach Anspruch 17, wobei die leitenden Bondhügel des ersten integrierten Schaltkreischips im Wesentlichen koplanar mit der oberen Fläche der Formmassen-Schicht sind.
  19. Gekapselte Halbleitervorrichtung nach Anspruch 17 oder 18, wobei die leitenden Bondhügel des ersten integrierten Schaltkreischips unter die obere Fläche der Formmassen-Schicht vertieft sind.
  20. Gekapselte Halbleitervorrichtung nach einem der Ansprüche 17 bis 19, die weiter einen zweiten integrierten Schaltkreischip umfasst, der mit der zweiten Oberfläche des Substrats verbunden ist.
DE102013104970.2A 2013-02-19 2013-05-15 Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren Active DE102013104970B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/770,909 2013-02-19
US13/770,909 US8778738B1 (en) 2013-02-19 2013-02-19 Packaged semiconductor devices and packaging devices and methods

Publications (2)

Publication Number Publication Date
DE102013104970A1 true DE102013104970A1 (de) 2014-09-04
DE102013104970B4 DE102013104970B4 (de) 2020-07-09

Family

ID=51135621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013104970.2A Active DE102013104970B4 (de) 2013-02-19 2013-05-15 Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren

Country Status (4)

Country Link
US (4) US8778738B1 (de)
CN (1) CN103996630B (de)
DE (1) DE102013104970B4 (de)
TW (1) TWI500091B (de)

Families Citing this family (271)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US10373870B2 (en) * 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9466581B2 (en) 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9610543B2 (en) * 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9613910B2 (en) 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
US9754928B2 (en) 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
US9728440B2 (en) 2014-10-28 2017-08-08 Globalfoundries Inc. Non-transparent microelectronic grade glass as a substrate, temporary carrier or wafer
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US10032651B2 (en) 2015-02-12 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US10497660B2 (en) 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US10115647B2 (en) 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US9595482B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US9786519B2 (en) * 2015-04-13 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US9653406B2 (en) 2015-04-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same
US9659805B2 (en) 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US10340258B2 (en) 2015-04-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9748212B2 (en) 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9484227B1 (en) 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US10170444B2 (en) 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9741586B2 (en) 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9818711B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
US10141288B2 (en) 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9847269B2 (en) 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
US9391028B1 (en) 2015-07-31 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
US9570410B1 (en) 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
US11018025B2 (en) 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US9564345B1 (en) 2015-08-18 2017-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2017045954A (ja) * 2015-08-28 2017-03-02 ミツミ電機株式会社 モジュール及びその製造方法
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9881850B2 (en) 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US9685411B2 (en) 2015-09-18 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
US9917072B2 (en) 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10049953B2 (en) 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9704825B2 (en) 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US10068844B2 (en) 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US10720788B2 (en) 2015-10-09 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging devices having wireless charging coils and methods of manufacture thereof
US9640498B1 (en) 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9691723B2 (en) 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US9953892B2 (en) 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
US9524959B1 (en) 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
US9953963B2 (en) 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9786614B2 (en) 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9793245B2 (en) 2015-11-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9898645B2 (en) 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9735118B2 (en) 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US10580756B2 (en) * 2015-12-09 2020-03-03 Intel Corporation Connection pads for low cross-talk vertical wirebonds
US9893042B2 (en) 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10074472B2 (en) 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US10165682B2 (en) 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
US10050013B2 (en) 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9850126B2 (en) 2015-12-31 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US9984998B2 (en) 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US9773757B2 (en) 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
US20170213801A1 (en) * 2016-01-22 2017-07-27 Micron Technology, Inc. Method for manufacturing a package-on-package assembly
US9620465B1 (en) 2016-01-25 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided integrated fan-out package
US9768303B2 (en) 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET device
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
DE102016118802B4 (de) 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9911629B2 (en) 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10797038B2 (en) 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
US9754805B1 (en) 2016-02-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging method and structure
US9842815B2 (en) 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9847320B2 (en) 2016-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the same
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US9935024B2 (en) * 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US9859229B2 (en) 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US9997464B2 (en) 2016-04-29 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy features in redistribution layers (RDLS) and methods of forming same
US9935080B2 (en) 2016-04-29 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Three-layer Package-on-Package structure and method forming same
US9947552B2 (en) 2016-04-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US9922895B2 (en) 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
US9806059B1 (en) 2016-05-12 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10797025B2 (en) 2016-05-17 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced INFO POP and method of forming thereof
US9870997B2 (en) 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10157807B2 (en) 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US9852957B2 (en) 2016-05-27 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Testing, manufacturing, and packaging methods for semiconductor devices
US10269481B2 (en) 2016-05-27 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coil for wireless charging structure on InFO package
US9941248B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US9941216B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive pattern and integrated fan-out package having the same
US10032722B2 (en) 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US9812381B1 (en) 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9793246B1 (en) 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
US9985006B2 (en) 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10354114B2 (en) 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US10050024B2 (en) 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10475769B2 (en) 2016-06-23 2019-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10431738B2 (en) 2016-06-24 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10229901B2 (en) 2016-06-27 2019-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion interconnections for semiconductor devices and methods of manufacture thereof
US9812426B1 (en) 2016-06-29 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, semiconductor device, and method of fabricating the same
US9653391B1 (en) 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US9859254B1 (en) 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
US9966360B2 (en) 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10163800B2 (en) 2016-07-08 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy feature in passivation layer
US9793230B1 (en) 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US9824902B1 (en) 2016-07-12 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9661794B1 (en) 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
US11469215B2 (en) 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9825007B1 (en) 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9691708B1 (en) 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US9799615B1 (en) 2016-07-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures having height-adjusted molding members and methods of forming the same
US10062654B2 (en) 2016-07-20 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10276542B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10276506B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US9984960B2 (en) 2016-07-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10163860B2 (en) 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US10134708B2 (en) 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
US10340206B2 (en) 2016-08-05 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dense redistribution layers in semiconductor packages and methods of forming the same
US10297551B2 (en) 2016-08-12 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing redistribution circuit structure and method of manufacturing integrated fan-out package
US10658334B2 (en) 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
US10672741B2 (en) 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10120971B2 (en) 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10128182B2 (en) 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10529697B2 (en) 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US9911672B1 (en) 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US9837359B1 (en) 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10515899B2 (en) 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
US10157846B2 (en) 2016-10-13 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package involving cutting process
US10163801B2 (en) 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) * 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US10312194B2 (en) 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10014260B2 (en) 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163813B2 (en) 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
US9837366B1 (en) 2016-11-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10177078B2 (en) 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10692813B2 (en) 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10128193B2 (en) 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10037963B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10304793B2 (en) 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163824B2 (en) 2016-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9972581B1 (en) 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10438930B2 (en) 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
DE102017126028B4 (de) 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10276424B2 (en) * 2017-06-30 2019-04-30 Applied Materials, Inc. Method and apparatus for wafer level packaging
US10269589B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10170341B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US10867924B2 (en) 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
US10522526B2 (en) 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10629540B2 (en) 2017-09-27 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10727217B2 (en) 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device that uses bonding layer to join semiconductor substrates together
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
US10861814B2 (en) * 2017-11-02 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10522501B2 (en) 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US20190206752A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10510650B2 (en) 2018-02-02 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device packaging structure having through interposer vias and through substrate vias
US11488881B2 (en) 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11062915B2 (en) 2018-03-29 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures for semiconductor packages and methods of forming the same
US10497648B2 (en) 2018-04-03 2019-12-03 General Electric Company Embedded electronics package with multi-thickness interconnect structure and method of making same
US10631392B2 (en) 2018-04-30 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. EUV collector contamination prevention
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10510629B2 (en) 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10658287B2 (en) * 2018-05-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a tapered protruding pillar portion
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10886231B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming RDLS and structure formed thereof
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10825696B2 (en) 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US11004803B2 (en) 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
KR102086363B1 (ko) 2018-07-03 2020-03-09 삼성전자주식회사 반도체 패키지
US10515848B1 (en) 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
US10832985B2 (en) 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
US10665520B2 (en) 2018-10-29 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11031289B2 (en) * 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of forming the same
US11217538B2 (en) 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11121089B2 (en) 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11011451B2 (en) 2018-12-05 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11217546B2 (en) 2018-12-14 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded voltage regulator structure and method forming same
US11538735B2 (en) 2018-12-26 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit packages with mechanical braces
US10978382B2 (en) 2019-01-30 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11145560B2 (en) 2019-04-30 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacturing
CN110299330A (zh) * 2019-05-29 2019-10-01 宁波芯健半导体有限公司 一种晶圆级芯片的封装结构及封装方法
US10950519B2 (en) 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process
US11133282B2 (en) 2019-05-31 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and methods forming same
US11380620B2 (en) 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11133258B2 (en) 2019-07-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package with bridge die for interconnection and method forming same
KR20210009762A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 팬-아웃 웨이퍼 레벨 패키지 제조 방법
US11387191B2 (en) 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10879114B1 (en) 2019-08-23 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive fill
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11532533B2 (en) 2019-10-18 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11211371B2 (en) 2019-10-18 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11387222B2 (en) 2019-10-18 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
DE102020114141B4 (de) 2019-10-18 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltungspackage und verfahren
US11227837B2 (en) 2019-12-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant
US11227795B2 (en) 2020-01-17 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11682626B2 (en) 2020-01-29 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chamfered die of semiconductor package and method for forming the same
US11393746B2 (en) 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11948930B2 (en) 2020-04-29 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacturing the same
US11929261B2 (en) 2020-05-01 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11942417B2 (en) 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11652037B2 (en) 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
US11454888B2 (en) 2020-09-15 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11868047B2 (en) 2020-09-21 2024-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Polymer layer in semiconductor device and method of manufacture
US11830821B2 (en) 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014858A1 (en) * 2007-07-09 2009-01-15 Micron Technology, Inc. Packaged semiconductor assemblies and methods for manufacturing such assemblies
US20110147906A1 (en) * 2009-12-17 2011-06-23 Joungin Yang Integrated circuit packaging system with embedded interconnect and method of manufacture thereof

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387724B2 (ja) * 1995-03-17 2003-03-17 キヤノン株式会社 二次電池用電極、その製造方法及び該電極を有する二次電池
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6034441A (en) * 1997-11-26 2000-03-07 Lucent Technologies, Inc. Overcast semiconductor package
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US7262082B1 (en) * 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
JP4182189B2 (ja) 2001-12-07 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
WO2005057652A2 (en) 2003-12-08 2005-06-23 Neoconix, Inc. Connector for making electrical contact at semiconductor scales and method for forming same
US20110047906A1 (en) 2009-08-27 2011-03-03 Michael Fitzpatrick Milcore jamb strip
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
US8643163B2 (en) 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
US7288835B2 (en) 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8536692B2 (en) 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8035210B2 (en) 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8283209B2 (en) 2008-06-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming PiP with inner known good die interconnected with conductive bumps
RU2509205C2 (ru) 2008-07-17 2014-03-10 Ветко Грэй Скандинавиа.АС Способ и система для переохлаждения добываемого углеводородного флюида для транспортировки
GB2474923B (en) 2008-07-18 2011-11-16 Phasor Solutions Ltd A phased array antenna and a method of operating a phased array antenna
TW201007924A (en) * 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8390035B2 (en) 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
JP5304536B2 (ja) 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8446017B2 (en) 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
KR101686199B1 (ko) * 2010-03-26 2016-12-14 삼성전자주식회사 반도체 패키지 구조물
US8357564B2 (en) 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US9735113B2 (en) 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8541872B2 (en) * 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8466567B2 (en) * 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8975183B2 (en) * 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9111896B2 (en) 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device
US9030010B2 (en) * 2012-09-20 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods
US8901726B2 (en) 2012-12-07 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure and method of manufacturing the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9646955B2 (en) * 2014-09-05 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of forming packages
US9793230B1 (en) * 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014858A1 (en) * 2007-07-09 2009-01-15 Micron Technology, Inc. Packaged semiconductor assemblies and methods for manufacturing such assemblies
US20110147906A1 (en) * 2009-12-17 2011-06-23 Joungin Yang Integrated circuit packaging system with embedded interconnect and method of manufacture thereof

Also Published As

Publication number Publication date
US8778738B1 (en) 2014-07-15
US20150357278A1 (en) 2015-12-10
US9728496B2 (en) 2017-08-08
TWI500091B (zh) 2015-09-11
US20140319683A1 (en) 2014-10-30
CN103996630B (zh) 2017-04-26
DE102013104970B4 (de) 2020-07-09
US20170338177A1 (en) 2017-11-23
TW201434097A (zh) 2014-09-01
US9111821B2 (en) 2015-08-18
CN103996630A (zh) 2014-08-20
US10109573B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
DE102013104970B4 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019115952B4 (de) Halbleiter-packages
DE102015105981B4 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018130035B4 (de) Package und verfahren
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102015106733A1 (de) Struktur und herangehensweise zum verhindern von dünnwaferriss
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102015106585A1 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102013104455A1 (de) PoP-Gerät
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021120241A1 (de) Packagestruktur, halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final