JP3365743B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3365743B2
JP3365743B2 JP02591099A JP2591099A JP3365743B2 JP 3365743 B2 JP3365743 B2 JP 3365743B2 JP 02591099 A JP02591099 A JP 02591099A JP 2591099 A JP2591099 A JP 2591099A JP 3365743 B2 JP3365743 B2 JP 3365743B2
Authority
JP
Japan
Prior art keywords
bumps
peripheral
semiconductor
semiconductor substrate
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02591099A
Other languages
English (en)
Other versions
JP2000223517A (ja
Inventor
純一 疋田
義和 中川
信久 熊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP02591099A priority Critical patent/JP3365743B2/ja
Priority to US09/497,157 priority patent/US6404040B1/en
Publication of JP2000223517A publication Critical patent/JP2000223517A/ja
Priority to US10/145,892 priority patent/US6897091B2/en
Application granted granted Critical
Publication of JP3365743B2 publication Critical patent/JP3365743B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にスクライブラインの領域の構造に関するもので
ある。
【０００２】
【従来の技術】半導体チップをウェハ上に形成すると
き、素子を形成しない領域がチップの周辺に形成され
る。この領域は、チップをウェハから切り出すときの切
り代としての役割を果たし、「スクライブライン」とい
う。従来では、スクライブラインは、もっぱらチップの
切り代として利用しているにすぎなかった。
【０００３】
【発明が解決しようとする課題】一方、チップ上にバン
プ電極又はボンディング用の電極を配置するとき、電極
間の配線が錯綜しないように電極を配置しなければなら
ず、このため電極配置の自由度が狭くなり、ひいてはチ
ップの小型化、集積化の制約を受けるという不都合を来
していた。
【０００４】そこで、本発明者は、スクライブラインを
電極に利用するという発想に至った。本発明は、チップ
上の電極間の接続を容易にし、電極配置の自由度を上げ
ることのできる半導体装置を実現することを目的とす
る。
【０００５】
【課題を解決するための手段及び発明の効果】請求項１
記載の発明は、素子形成領域を有する半導体基板と、こ
の半導体基板の前記素子形成領域に形成された内部バン
プと、前記半導体基板上に前記内部バンプの周囲を取り
囲むように形成された周囲バンプと、前記半導体基板上
に形成され、前記内部バンプと前記周囲バンプとを接続
する接続バンプとを含むことを特徴とする半導体装置で
ある。請求項２記載の発明は、前記接続バンプは、前記
内部バンプおよび周囲バンプよりも高さが低いものであ
ることを特徴とする請求項１記載の半導体装置である。
請求項３記載の発明は、素子形成領域およびスクライブ
線領域を有する半導体基板と、この半導体基板の前記素
子形成領域に形成された内部バンプと、前記半導体基板
のスクライブ線領域に形成された周囲バンプと、前記周
囲バンプと連続して前記半導体基板の側面を覆うように
形成され、シールド効果を発揮する側面バンプとを含む
ことを特徴とする半導体装置である。請求項４記載の発
明は、前記側面バンプと連続して前記半導体基板の底面
を覆うように形成され、シールド効果を発揮する底面バ
ンプをさらに含むことを特徴とする請求項３記載の半導
体装置である。
【０００６】前記周囲バンプが、接地と同電位に接続さ
れている場合には（請求項５）、シールド効果が得られ
る。また、この金属を接地線として利用すれば、半導体
素子形成領域内部の電極を簡単に接地することができ
る。前記周囲バンプが、電源と同電位に接続されている
場合には（請求項６）、半導体素子形成領域内部の電極
に簡単に電源を供給することができる。また、この場合
もシールド効果が得られる。
【０００７】前記周囲バンプが、少なくとも１箇所で切
断されている場合には（請求項７）、それぞれを異なる
電位の電極に利用することができる。前記周囲バンプ
は、半導体基板のスクライブ線領域に形成されたバンプ
（突起電極）であることが好ましい。この場合は、バン
プの特性、すなわち抵抗が低い、熱伝導率が高い、とい
う特性を考慮すれば、半導体素子上の所定の電極と接続
することにより、このバンプを、より好適に電極として
利用することができる。
【０００８】また、周囲バンプは、内部バンプの製造工
程において形成すれば（請求項８）、特に他の工程を設
けることなく、形成することができる。前記バンプは、
例えばスクライブ線領域に拡散層を設け、その上に形成
したものであってもよい（請求項９）。この拡散層と半
導体基板との極性の異同によって半導体基板とのオーミ
ック接触を実現したり、半導体基板との絶縁を確保した
りすることができる。
【０００９】前記周囲バンプは、半導体基板のスクライ
ブ線領域のうち、スクライブされる切削部分を除いた部
分に形成されることが好ましい（請求項１０）。切削さ
れる部分には、バンプが形成されていない方が、切削が
容易になり、好ましいからである。
【００１０】請求項１１記載の発明は、第１の半導体素
子と第２の半導体素子とを重ね合わせて接合した半導体
装置であって、前記第１の半導体素子は、素子形成領域
を有する半導体基板と、この半導体基板の前記素子形成
領域に形成された内部バンプと、前記半導体基板上にお
いて前記内部バンプの周囲を取り囲むように形成された
周囲バンプと、前記半導体基板上に形成され、前記内部
バンプと前記周囲バンプとを接続する接続バンプとを備
えており、前記第２の半導体素子は、素子形成領域を有
する半導体基板と、この半導体基板の前記素子形成領域
に形成され、前記第１の半導体素子が有する内部バンプ
に接合された内部バンプと、前記半導体基板上において
前記内部バンプの周囲を取り囲むように形成され、前記
第１の半導体素子が有する周囲バンプに接合された周囲
バンプとを備えていることを特徴とする半導体装置であ
る。請求項１２記載の発明は、前記接続バンプは、前記
内部バンプおよび周囲バンプよりも高さが低いものであ
ることを特徴とする請求項１１記載の半導体装置であ
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、添
付図面を参照しながら詳細に説明する。本発明の実施の
形態では、半導体の種類として、Ｓｉを使用することを
前提として説明するが、他にＧａＡｓ、Ｇｅなどの半導
体を使用してもよい。図１は、Ｓｉ半導体基板１の平面
図であり、Ｓｉ半導体基板１の上には、半導体素子１２
が多数配列されている。Ｓｉ半導体基板１の上にこの半
導体素子１２を形成する領域を素子形成領域Ａという。
半導体素子１２間には切り代としてのスクライブ線領域
Ｂが設けられている。実際に切削する部分は符号Ｃで示
している。
【００１２】図２は、バンプの形成工程を説明するため
の、素子形成領域Ａの周辺の断面図である。図２(a)に
示すように、Ｓｉ半導体基板１の素子形成領域Ａ上に
は、ＳｉＯ2膜２を介して所定の部位にＡｌ電極３が形
成されている。Ａｌ電極３以外の部分はＳｉＮ，ＰＳＧ
等のパッシベーション膜４に覆われている。また、スク
ライブ線領域Ｂは、オーミック接触又は絶縁を確保する
ため、所定極性の不純物１０を高濃度に注入しておく。
不純物の極性は、オーミック接触させる場合は、基板と
同極性、絶縁させる場合は基板と異極性とする。なお、
この上にＡｌなどの金属層を蒸着してもよい。
【００１３】この素子形成領域Ａ及びスクライブ線領域
Ｂに、Ａｌ電極とバンプとの密着性をよくするためのＴ
ｉＷ合金層、給電のためのＡｕ，Ｐｔなどの層を積層し
たシード層５をスパッタなどの方法で蒸着する（図２
(b)）。次に、フォトレジスト６を塗布し、バンプメッ
キ用の孔あけを電極部、スクライブライン部に行う（図
２(c)）。
【００１４】そして電解メッキ法にてバンプ用金属を厚
くメッキする（図２(d)）。このバンプ用金属として、
Ａｕ，Ｐｄ，Ｐｔ，Ａｇ，Ｉｒ（イリジウム）等をあげ
ることができる。形成されたバンプのうち、Ａｌ電極３
の上に形成されたものを番号８で示し、半導体素子１２
の周辺に形成されたものを番号７で示す。次に、フォト
レジスト６を除去し表面のシード層５を除去して（図２
(e) ）、スクライブ線領域Ｂの切削部Ｃをカッター１５
で切り出す（図２(f) ）。これにより半導体素子１２を
得る。
【００１５】図３は、バンプを形成するのに無電解メッ
キ法を採用した場合の製造工程図である。図３(a)に示
すように、Ｓｉ半導体基板１の素子形成領域上には、Ｓ
ｉＯ2膜２を介して所定の部位に、Ａｌ電極３を形成
し、Ａｌ電極３以外の部分はパッシベーション膜４で覆
う。また、ストレス緩和バンプの形成領域は、図２の場
合と同様、オーミック接触又は絶縁を確保するため、所
定極性の不純物１０を高濃度に注入しておく。そして表
面にシード層５ａを積層する。
【００１６】次に、フォトレジスト６を塗布し、所定の
部位に孔開けを行い、無電解メッキ法にてバンプ用金属
を厚くメッキする（図３(b)）。この無電解メッキは、
化学反応による還元作用を利用した金属のメッキ成膜方
法である。そしてフォトレジスト６を除去し表面のシー
ド層５を除去して、半導体基板１のスクライブ線領域の
切削部Ｃをカッター１５で切り出す（図３(c)）。これ
により半導体素子１２を得る。
【００１７】図４は、スクライブ線領域Ｂの切削部Ｃ
に、バンプ７を形成しない場合の断面図を示す。切削部
Ｃに、バンプ７を成長させないためには、図２(d)や図
３(b)の工程の前に、切削部Ｃをレジストで覆えばよ
い。この図４の構造であれば、切削部Ｃをカッター１５
で切り出すときに、もともとバンプが形成されていない
ので、切り出しが簡単にでき、バンプ金属がカッター１
５の目に詰まることもないという利点が得られる。
【００１８】図５は、バンプに代えて、Ａｌなどの金属
層１１をスクライブ線領域Ｂに形成した場合の断面図で
ある。この金属層１１の形成は、例えば素子形成領域Ａ
においてＡｌ電極３を設けるのと同じ工程で行えばよい
（特開平５−３０４１５４号公報参照）。この場合も、
Ｓｉ半導体基板１のスクライブ線領域の切削部Ｃをカッ
ター１５で切り出して半導体素子１２を得る。
【００１９】以上の図２、図３、図４又は図５の方法に
より製造された半導体素子１２は、図６(a)、図６(b)に
示すように、半導体素子１２の上面に電極（以下「内部
電極」という）１４が形成され、周囲が電極（以下「周
囲電極」という）１３で取り囲まれている。なお、内部
電極１４は、図２、図３、図４で示したバンプ８であっ
ても、Ａｌ電極であってもよい。この内部電極１４を取
り囲むように形成された周囲電極１３は、図２、図３、
図４で示したバンプ７であっても、図５で示した金属層
１１であってもよい。
【００２０】この周囲電極１３の利用法として、図７に
示すように、周囲電極１３をいずれかの内部電極１４と
接続することができる。具体的には、次のようなもの
(1)−(3)をあげることができる。 (1)接地用内部電極１４とつなぐことにより、半導体素
子１２の周囲を接地することができる。また、この周囲
電極１３を接地線として利用することにより、他の内部
電極１４を簡単に接地することができる。特に、周囲電
極１３がバンプで形成されているときは、厚いバンプの
低抵抗性を利用して、良好な接地が行える。
【００２１】(2)電源用内部電極１４とつなぐことによ
り、この周囲電極１３を電源線として利用することによ
り、他の内部電極１４を簡単に電源につなぐことができ
る。特に、周囲電極１３がバンプで形成されているとき
は、厚いバンプの低抵抗性を利用して、電源の供給が効
率よく行える。 (3)図８に示すように、周囲電極１３の途中に切れ目Ｄ
を作ることにより、一方の周囲電極１３ａを接地に、他
方の周囲電極１３ｂを電源につなぐこともできる。これ
により、内部電極１４の配線の自由度を上げることがで
きる。
【００２２】以下、内部電極１４は、図２、図３、図４
で示したバンプ８であり、周囲電極１３は、図２、図
３、図４で示したバンプ７である場合に限定して説明す
る（以下「内部バンプ８」、「周囲バンプ７」とい
う）。図９(a)は、周囲バンプ７をいずれかの内部バン
プ８と接続した様子を示す斜視図で、図９(b)はＸ−Ｘ
線断面図であり、内部バンプ８と、周囲バンプ７とを接
続するための接続線を接続バンプ９で形成している。こ
の接続バンプ９の高さＨは、内部バンプ８や周囲バンプ
７の高さと、必ずしも同じにする必要はなく、それより
低くしてもよい。特に、半導体素子１２同士を図９(c)
に示すようにいわゆるチップオンチップの形で２層構造
にする場合、又は半導体素子１２をＴＡＢ(Tape Automa
ted Bonding)のインナーリード側に接続する場合に、接
続バンプ９のくっつきをなくすために、接続バンプ９の
高さＨを低くすることが必要となる。
【００２３】図１０(a)は、周囲バンプ７付きの半導体
素子１２の側面にも、周囲バンプ７と連続した側面バン
プ７ａを形成する工程を示す斜視図、図１０(b)は、断
面図である。このように、側面バンプ７ａを形成する
と、周囲バンプ７を接地する場合に、接地の効果が周囲
にも及び、より優れたシールドをすることができる。図
１１は、周囲バンプ７付きの半導体素子１２の側面とと
もに、裏面にも、側面バンプ７ａと連続した底面バンプ
７ｂを形成した状態を示す断面図である。裏面にも底面
バンプ７ｂを形成すると、完全なシールドをすることが
できる。
【００２４】図１２は、周囲バンプ７付きの半導体素子
１２同士を、いわゆるチップオンチップの形で２層構造
にする場合の説明図である。図１２(a)は半導体素子１
２同士を接合させる状態を示す斜視図、図１２(b)は接
合後の断面図である。周囲バンプ７同士が接合すること
により、完全なシールド構造ができるので、静電誘導に
強い半導体素子とすることができる。また、バンプ８同
士を接合させる場合に、面積の大きな周囲バンプ７同士
が接合して内部バンプ８同士が接合するショックを和ら
げる作用もある。
【００２５】なお、図１２において、一方の半導体素子
１２に代えてＴＡＢのパターンフィルムを使用するとき
にも、同様にシールド効果、ショックアブソーブ効果が
期待できる。この発明は、以上説明した実施形態に限定
されるものではない。例えばいままでの説明では、周囲
電極１３あるいは周囲バンプ７は、半導体素子１２の全
周囲に設けられていたが、半導体素子１２の周囲の一部
に設けられたものであってもよい。その他、本発明の範
囲内で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】半導体基板１の平面図である。
【図２】バンプの形成工程を説明するための、素子形成
領域Ａの周辺の断面図である。
【図３】バンプを形成するために無電解メッキを採用し
た場合の製造工程断面図である。
【図４】スクライブ線領域Ｂの切削部Ｃを除いて、バン
プ７を形成する場合の製造工程断面図である。
【図５】バンプに代えて、Ａｌなどの金属層１１をスク
ライブ線領域Ｂに形成した場合の断面図である。
【図６】(a)は周囲が電極１３で取り囲まれて製造され
た半導体素子１２の平面図、(b)は斜視図である。
【図７】周囲電極１３をいずれかの内部電極１４と接続
した状態を示す要部斜視図である。
【図８】周囲電極１３の途中に切れ目がある場合の内部
電極１４との接続を示す要部斜視図である。
【図９】(a)は、周囲バンプ７をいずれかの内部バンプ
８と接続した様子を示す斜視図、(b)はＸ−Ｘ線断面
図、(c)は他の半導体素子と合わせて２重構造にした場
合の断面図である。
【図１０】(a)は、周囲バンプ７付きの半導体素子１２
の側面にも、バンプ７ａを形成する工程を示す斜視図、
図１０(b)は、断面図である。
【図１１】周囲バンプ７付きの半導体素子１２の側面と
ともに、裏面にもバンプ７ｂを形成した状態を示す断面
図である。
【図１２】周囲バンプ７付きの半導体素子１２同士を、
いわゆるチップオンチップの形で２層構造にする場合の
説明図であり、(a)は半導体素子１２同士を接合させる
状態を示す斜視図、(b)は接合後の断面図である。
【符号の説明】
１ 半導体基板 ２ ＳｉＯ2膜 ３ Ａｌ電極 ４ パッシベーション膜 ５ シード層 ６ フォトレジスト ７ 周囲バンプ ８ 内部バンプ ９ 接続バンプ １０ 不純物層 １１ Ａｌなどの金属層 １２ 半導体素子 １３ 周囲電極 １４ 内部電極 １５ カッター Ａ 素子形成領域 Ｂ スクライブ線領域 Ｃ 切削部 Ｄ 周囲電極途中の切れ目
フロントページの続き (56)参考文献 特開 平９−266210（ＪＰ，Ａ) 特開 平７−326797（ＪＰ，Ａ) 特開 平７−212169（ＪＰ，Ａ) 特開 平３−214629（ＪＰ，Ａ) 実開 平４−99537（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/301 H01L 25/065 H01L 25/07 H01L 25/18

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】素子形成領域を有する半導体基板と、 この半導体基板の前記素子形成領域に形成された内部バ
    ンプと、 前記半導体基板上に前記内部バンプの周囲を取り囲むよ
    うに形成された周囲バンプと、 前記半導体基板上に形成され、前記内部バンプと前記周
    囲バンプとを接続する接続バンプとを含む ことを特徴と
    する半導体装置。
  2. 【請求項２】前記接続バンプは、前記内部バンプおよび
    周囲バンプよりも高さが低いものであることを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】素子形成領域およびスクライブ線領域を有
    する半導体基板と、 この半導体基板の前記素子形成領域に形成された内部バ
    ンプと、 前記半導体基板のスクライブ線領域に形成された周囲バ
    ンプと、 前記周囲バンプと連続して前記半導体基板の側面を覆う
    ように形成され、シールド効果を発揮する側面バンプと
    を含むことを特徴とする半導体装置。
  4. 【請求項４】前記側面バンプと連続して前記半導体基板
    の底面を覆うように形成され、シールド効果を発揮する
    底面バンプをさらに含むことを特徴とする請求項３記載
    の半導体装置。
  5. 【請求項５】前記周囲バンプが、接地と同電位に接続さ
    れていることを特徴とする請求項１ないし４のいずれか
    に記載の半導体装置。
  6. 【請求項６】前記周囲バンプが、電源と同電位に接続さ
    れていることを特徴とする請求項１ないし４のいずれか
    に記載の半導体装置。
  7. 【請求項７】前記周囲バンプが、少なくとも１箇所で切
    断されていることを特徴とする請求項１ないし６のいず
    れかに記載の半導体装置。
  8. 【請求項８】前記周囲バンプは、前記内部バンプの製造
    工程において形成されたものであることを特徴とする請
    求項１ないし７のいずれかに記載の半導体装置。
  9. 【請求項９】前記周囲バンプが、前記スクライブ線領域
    に拡散層を設け、その上に形成されたものであることを
    特徴とする請求項１ないし８のいずれかに記載の半導体
    装置。
  10. 【請求項１０】前記周囲バンプは、前記スクライブ線領
    域のうち、スクライブされる切削部分を除いた部分に形
    成されたものであることを特徴とする請求項１ないし９
    のいずれかに記載の半導体装置。
  11. 【請求項１１】第１の半導体素子と第２の半導体素子と
    を重ね合わせて接合した半導体装置であって、 前記第１の半導体素子は、素子形成領域を有する半導体
    基板と、この半導体基板の前記素子形成領域に形成され
    た内部バンプと、前記半導体基板上において前記内部バ
    ンプの周囲を取り囲むように形成された周囲バンプと、
    前記半導体基板上に形成され、前記内部バンプと前記周
    囲バンプとを接続する接続バンプとを備えており、 前記第２の半導体素子は、素子形成領域を有する半導体
    基板と、この半導体基板の前記素子形成領域に形成さ
    れ、前記第１の半導体素子が有する内部バンプに接合さ
    れた内部バンプと、前記半導体基板上において前記内部
    バンプの周囲を取り囲むように形成され、前記第１の半
    導体素子が有する周囲バンプに接合された周囲バンプと
    を備えていることを特徴とする半導体装置。
  12. 【請求項１２】前記接続バンプは、前記内部バンプおよ
    び周囲バンプよりも高さが低いものであることを特徴と
    する請求項１１記載の半導体装置。
JP02591099A 1999-02-03 1999-02-03 半導体装置 Expired - Fee Related JP3365743B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02591099A JP3365743B2 (ja) 1999-02-03 1999-02-03 半導体装置
US09/497,157 US6404040B1 (en) 1999-02-03 2000-02-03 Semiconductor device with metal peripheral area
US10/145,892 US6897091B2 (en) 1999-02-03 2002-05-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02591099A JP3365743B2 (ja) 1999-02-03 1999-02-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2000223517A JP2000223517A (ja) 2000-08-11
JP3365743B2 true JP3365743B2 (ja) 2003-01-14

Family

ID=12178943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02591099A Expired - Fee Related JP3365743B2 (ja) 1999-02-03 1999-02-03 半導体装置

Country Status (2)

Country Link
US (2) US6404040B1 (ja)
JP (1) JP3365743B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258196A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 半導体装置及びその製造方法
DE10219353B4 (de) * 2002-04-30 2007-06-21 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterchips
US6956291B1 (en) 2003-01-16 2005-10-18 National Semiconductor Corporation Apparatus and method for forming solder seals for semiconductor flip chip packages
JP4354398B2 (ja) * 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7547576B2 (en) * 2006-02-01 2009-06-16 International Business Machines Corporation Solder wall structure in flip-chip technologies
JP5600642B2 (ja) * 2011-06-16 2014-10-01 株式会社日立製作所 半導体装置の製造方法
US8828846B2 (en) * 2011-07-26 2014-09-09 Atmel Corporation Method of computing a width of a scribe region based on a bonding structure that extends into the scribe reigon in a wafer-level chip scale (WLCSP) packaging
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499537A (ja) 1990-08-20 1992-03-31 Matsushita Electric Ind Co Ltd 電気湯沸し器
JPH07169807A (ja) * 1993-12-16 1995-07-04 Nippondenso Co Ltd 半導体ウェハ
JPH07212169A (ja) 1994-01-21 1995-08-11 Nippon Carbide Ind Co Inc 電子素子用パッケージ
JPH07326797A (ja) 1994-05-31 1995-12-12 Rohm Co Ltd 側面発光型の半導体発光装置を製造する方法
JPH09266210A (ja) 1996-03-28 1997-10-07 Sharp Corp 半導体装置
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop

Also Published As

Publication number Publication date
US6404040B1 (en) 2002-06-11
US20020127777A1 (en) 2002-09-12
JP2000223517A (ja) 2000-08-11
US6897091B2 (en) 2005-05-24

Similar Documents

Publication Publication Date Title
US7329562B2 (en) Process of producing semiconductor chip with surface interconnection at bump
JPH0546973B2 (ja)
JP3365743B2 (ja) 半導体装置
JP2002319587A (ja) 半導体装置
JPH09205114A (ja) 半導体装置
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
JP2007042866A (ja) 半導体装置および半導体チップ
JP3798568B2 (ja) 半導体素子
JPH05304153A (ja) 半導体装置
JP3321427B2 (ja) 半導体装置
JP2001118957A (ja) 半導体装置
JP4334652B2 (ja) 半導体装置
JPH033335A (ja) バイポーラバンプトランジスタおよびその製造方法
JPS5851433B2 (ja) 横形電界効果トランジスタの製造方法
JP2002164381A (ja) 半導体装置及びその製造方法
JPH08306701A (ja) 半導体装置
JPS6325507B2 (ja)
JP3200969B2 (ja) 半導体レーザ
JPH01149461A (ja) 半導体装置
JPS61134063A (ja) 半導体装置
JP2008085368A (ja) 半導体チップおよびこれを用いた半導体装置
JP2011151071A (ja) 半導体装置
JPS62111474A (ja) 半導体集積回路装置
JP2000031146A (ja) 半導体装置およびその製造方法
JPH11284180A (ja) 半導体素子およびそれを用いた半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees