KR20030072001A - 플립칩 본딩구조 및 본딩방법 - Google Patents

플립칩 본딩구조 및 본딩방법 Download PDF

Info

Publication number
KR20030072001A
KR20030072001A KR1020020011511A KR20020011511A KR20030072001A KR 20030072001 A KR20030072001 A KR 20030072001A KR 1020020011511 A KR1020020011511 A KR 1020020011511A KR 20020011511 A KR20020011511 A KR 20020011511A KR 20030072001 A KR20030072001 A KR 20030072001A
Authority
KR
South Korea
Prior art keywords
layer
flip chip
chip bonding
optical device
cladding layer
Prior art date
Application number
KR1020020011511A
Other languages
English (en)
Other versions
KR100442609B1 (ko
Inventor
이주훈
최덕용
김동수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0011511A priority Critical patent/KR100442609B1/ko
Priority to US10/244,196 priority patent/US6841860B2/en
Priority to JP2003051000A priority patent/JP3660340B2/ja
Priority to US10/654,111 priority patent/US6799713B2/en
Publication of KR20030072001A publication Critical patent/KR20030072001A/ko
Application granted granted Critical
Publication of KR100442609B1 publication Critical patent/KR100442609B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action

Abstract

본 발명은 광소자와 PLC(Planar Lightwave Circuit) 등의 결합을 위한 플립칩 본딩에 관한 것으로, 특히 반도체 기판, 언더 클래드층, 코어, 오버 클래드층으로 이루어진 PLC의 일측에 광소자를 결합하기 위한 플립칩 본딩 구조에 있어서, 반도체 기판; 예정된 광소자 결합부위에서 단차를 가지며(凹) 형성된 언더클래드층; 상기 凹 부위의 언더클래드층의 일측 상부에 개재되며, 이후결합될 광소자의 수직접합 위치를 결정하게 될 수직정렬 구조물; 상기 수직정렬 구조물이 형성되지 않은 상기 언더클래드층의 일측 상부에 형성된 전극; 상기 전극의 일측 상부에 형성된 솔더범프; 및 상기 솔더범프에 의해 플립칩 본딩되는 광소자를 포함하는 것을 특징으로 한다.

Description

플립칩 본딩구조 및 본딩방법{STRUCTURE OF FLIP CHIP BONDING AND METHOD FOR BONDING}
본 발명은 광소자와 PLC(Planar Lightwave Circuit) 등의 결합을 위한 플립칩 본딩에 관한 것으로, 특히 본딩시 수직방향의 정렬도를 향상시키기 위한 플립칩 본딩구조 및 본딩방법에 관한 것이다.
일반적으로, 플립칩 본딩은 기존의 와이어 본딩이나 솔더링 방식과는 달리, 기판과 본딩될 소자의 표면에 금속패드를 형성시키고 기판 또는 본딩될 소자의 한쪽 금속패드, 혹은 양자의 금속패드 위에 솔더범프를 미리 형성시킨 다음에, 기판과 본딩될 소자를 서로 상응하는 솔더범프가 마주 보도록 맞붙인 상태에서 솔드물질을 가열, 용융시켜 기판과 소자가 서로 기계적으로 본딩되게 하는 방식이다.
한편, 광소자의 정렬은 광특성에 매우 민감하기 때문에 약간의 오차로도 광특성의 대폭적인 저하를 가져온다. 따라서, 광소자를 PLC 형태의 광도파로에 결합시키기 위해서는 웨이브가이드(waveguide)간의 정밀한 정렬이 필요하게 되는데, 보통 광도파로에 레이저 다이오드와 같은 광소자를 정렬시키기 위해서는 ±1㎛ 이내 허용오차의 정밀도를 요구하게 된다.
도 1은 종래의 광소자와 PLC의 결합을 위한 플립칩 본딩 구조를 나타내는 도면으로써, 실리콘 기판(11), 하부클래드(12), 코어(13), 상부클래드(14)로 구성된 PLC(10)의 딥 에치(deep etch)에 의해 형성된 식각표면에 금속전극(15), 솔더범프(solder, 16)를 증착한 후, 솔더패드가 형성된 광소자(20)를 솔더범프의 표면장력을 이용하는 플립칩 본딩방법으로 접합시키는 기술이다. 즉, 솔더범프위에 솔더패드를 대략적으로 정렬시킨 후 가열하면 솔더범프가 리플로우 되어 가장 안정한 형상으로 모양이 변하면서 광소자를 정확하게 자리잡게 한다.
그러나 상기 종래기술은 딥 에치시 식각되는 하부클래드층(12)까지의 깊이가 약 30㎛ 정도가 되므로, 광소자에서 요구되는 오차범위 내로 식각 두께를 정밀하게 조절하는데 어려움이 따른다.
또한, 금속 증착에 의해 형성되는 솔더범프의 두께도 어느 정도 오차를 가지고 있으며, 플립칩 본딩시 솔더범프를 고온으로 리플로우 시킨 후 소자를 접합하므로 접합 압력이나 리플로우 온도 특성에 따라 광소자의 수직 정렬에 오차가 발생하고, 이로 인해 광소자 특성이 크게 저하되는 문제점이 따른다.
따라서 본 발명의 목적은 충분한 접합력을 가지면서, 접합시 수직방향의 정렬오차를 제거할 수 있는 플립칩 본딩구조 및 본딩방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 플립칩 본딩구조는 반도체 기판, 언더 클래드층, 코어, 오버 클래드층으로 이루어진 PLC의 일측에 광소자를 결합하기 위한 플립칩 본딩 구조에 있어서, 반도체 기판; 예정된 광소자 결합부위에서 凹하게 형성된 언더클래드층; 상기 凹 부위의 언더클래드층의 일측 상부에 개재되며, 이후결합될 광소자의 수직접합 위치를 결정하게 될 수직정렬 구조물; 상기 수직정렬 구조물이 형성되지 않은 상기 언더클래드층의 일측 상부에 형성된 전극; 상기 전극의 일측 상부에 형성된 솔더범프; 및 상기 솔더범프에 의해 플립칩 본딩되는 광소자를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 수직정렬 구조물의 두께는 상기 전극과 솔더범프를 합한두께보다 0.5㎛ 이상 작은 것을 특징으로 한다.
바람직하게는, 상기 수직정렬 구조물은 상기 언더클래드층과 동일 물질로 이루어진 것을 특징으로 한다.
더욱 바람직하게는, 상기 수직정렬 구조물은 실리카층으로 이루어진 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 플립칩 본딩방법은 반도체 기판에 언더클래드층, 코어를 차례로 형성하는 단계; 예정된 광소자 결합영역의 상기 코어, 언더클래드층을 식각하되, 이후결합될 광소자의 수직정렬에 필요한 두께만큼 상기 언더클래드층이 잔류하도록 하는 단계; 상기 구조 전체 상부에 오버클래드층을 형성하는 단계; 광소자 결합영역의 상기 오버클래드층 및 상기 언더클래드층을 식각하여 상기 언더클래드층에 단차-수직정렬 구조물로 작용-를 형성하는 단계; 상기 단차 형성영역 이외의 상기 언더클래드층 상부에 전극을 형성하는 단계; 상기 전극의 일측 상부에 솔더범프를 증착하는 단계; 및 상기 솔더범프에 상응하는 본딩패드를 가진 광소자를 플립칩 본딩하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 예정된 광소자 결합영역의 상기 코어, 언더클래드층을 식각하는 단계와 상기 오버클래드층을 형성하는 단계 사이에 상기 언더클래드층의 일측 상부에 식각정지막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 단차를 형성하는 단계는 상기 식각정지막을 마스크로 이용한 딥 드라이 에칭으로 상기 오버클래드층 및 상기 언더클래드층을 식각함으로써 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 식각정지막은 상기 언더클래드층과의 식각선택비가 10 이상인 물질로 이루어진 것을 특징으로 한다.
바람직하게는, 상기 언더클래드층은 실리카로 이루어진 것을 특징으로 한다
상기 식각정지막은 알루미나로 이루어진 것을 특징으로 한다.
바람직하게는, 상기 솔더범프를 증착하는 단계는 상기 전극 및 솔더범프를 합한 두께가 상기 단차 형성된 언더클래드층 두께보다 0.5㎛ 이상 크게 되도록 하는 것을 특징으로 한다.
도 1은 종래 기술에 따른 플립칩 본딩구조를 나타내는 단면도,
도 2a는 본 발명에 따른 플립칩 본딩을 위한 수직 정렬 구조물이 PLC에 형성된 상태를 나타내는 사시도,
도 2b는 도 2a의 평면도,
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 플립칩 본딩구조를 나타내는 단면도,
도 3은 본 발명의 다른 실시에에 따른 플립칩 본딩구조를 나타내는 단면도,
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 플립칩 본딩 과정을 나타내는 공정 단면도,
도 5는 도 4b의 평면도.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도 2a 및 도 2b, 도 3, 도 4a 내지 4d 및 도 5를 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
먼저, 도 2a는 본 발명에 따른 플립칩 본딩을 위한 수직 정렬 구조물이 PLC에 형성된 상태를 나타내는 사시도이고, 도 2b는 수직 정렬 구조물의 위치를 보다 명확히 알 수 있는 도 2a의 평면도이다. 또한, 도 3은 본 발명에 따른 광소자와PLC의 플립칩 본딩 후의 상태를 나타내는 단면도이다.
도시된 바와 같이 광소자에 압력을 가하여 PLC(10)와 접합할 때 수직방향의 움직임을 제한하여 수직위치를 결정지워주는 수직 정렬 구조물(32')이 접합표면인 언더클래드층(32)에 형성된 구조를 갖는다. 이때, 수직 정렬 구조물(32')의 두께(A)에 의해 이후 접합될 광소자의 위치가 결정되며, 적어도 금속전극(35)의 두께보다는 커야한다. 또한, 수직 정렬 구조물(32')은 금속전극(35) 및 솔더(36)와는 분리되어 형성된다. 이와 같이 수직 정렬 구조물(32')로써, 솔더를 리플로우시킨 후 접합시 광소자를 지지하도록 함으로써, 접합압력 또는 리플로우 온도에 의한 솔더의 두께 변화가 광소자의 수직위치와는 무관한 구조가 되도록 한다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 플립칩 본딩과정을 나타내는 공정 단면도로써, 이를 참조하여 본 발명에 따른 수직정렬 구조물의 형성방법을 상세히 설명하면 다음과 같다.
먼저, 도 4a에 도시된 바와 같이 실리콘기판(31)에 실리카로 된 언더클래드층(32), 코어(33)를 증착 및 패터닝한 다음, 광소자가 결합될 부위의 상기 코어(33), 언더클래드층(32)을 식각한다. 이때, 식각되는 두께는 이후 광소자와 PLC와의 웨이브가이드(waveguide) 정렬시 필요한 두께만큼 상기 언더클래드층(32)이 잔류하도록 한다.
이어서, 도 4b에 도시된 바와 같이 상기 식각으로 노출된 언더클래드층(32)의 일측에 식각정지막(40)을 패터닝한다. 이때, 식각정지막(40)은 이후의 오버클래드층 형성을 위한 증착시 물성의 변화가 없고, 언더클래드층(32)인 실리카와의 식각선택비가 10이상인 알루미나 등의 세라믹 재료가 적당하며, 10㎛ 정도 두께로 형성한다.
한편, 도 5는 상기 도 4b의 평면도로써, 식각정지막(40)이 형성되는 위치를 보여주며, 식각정지막(40)의 위치가 이후의 수직정렬 구조물의 위치가 된다.
다음으로, 도 4c에 도시된 바와 같이 상기 도 4b의 전체구조 상부에 오버클래드층(34)을 증착한 다음, 딥 드라이 에칭(deep dry etching) 공정으로, 광소자가 결합될 부위의 상기 오버클래드층(34), 언더클래드층(32)을 식각한다. 이때, 식각정지막(40)이 식각마스크 역할을 하게 되므로, 식각정지막(40)이 있는 부분의 언더클래드층에 단차가 생기게 되며, 표면까지의 깊이 즉 단차(A)는 10㎛ 이내이므로 딥 드라이 에치시에도 거의 오차 없이 식각이 가능하다. 바람직하게는 단차(A)는 이후 형성될 전극과 솔더범프의 두께보다 0.5㎛ 이상 작도록 식각한다. 이렇게 형성된 언더클래드층의 단차진 부분이 이후 광소자 결합을 위한 플립칩 본딩시 광소자의 수직방향의 이동을 제한하는 수직정렬 구조물(32')이 된다.
끝으로, 도 4d에 도시된 바와 같이 상기 수직정렬 구조물(32')이 형성되지 않은 영역의 상기 언더클래드층(32) 상부에 금속전극(35) 및 솔더범프(36)를 증착한다. 이때, 금속전극(35) 및 솔더범프(36)의 총 두께가 상기 수직정렬 구조물(32')의 두께보다 두껍게 되도록 상기 금속전극의 일부 위에 증착되는 솔더범프의 두께를 조절한다. 도시하지는 않았으나, 이후 상기 솔더범프에 상응하는 본딩패드를 가진 광소자를 정렬한 다음, 솔더를 리플로우시키며 광소자에 압력을 가하여 플립칩 본딩한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 광소자 등의 능동소자의 수직위치를 결정지워주는 구조물을 접합표면에 만들어줌으로써 접합시 수직방향의 정렬오차를 제거하며, 따라서 정렬불량으로 인한 광소자의 특성 저하를 방지할 수 있다.

Claims (12)

  1. 반도체 기판, 언더 클래드층, 코어, 오버 클래드층으로 이루어진 PLC의 일측에 광소자를 결합하기 위한 플립칩 본딩 구조에 있어서,
    반도체 기판;
    예정된 광소자 결합부위에서 凹 하게 형성된 언더클래드층;
    상기 凹 부위의 언더클래드층의 일측 상부에 개재되며, 이후결합될 광소자의 수직접합 위치를 결정하게 될 수직정렬 구조물;
    상기 수직정렬 구조물이 형성되지 않은 상기 언더클래드층의 일측 상부에 형성된 전극;
    상기 전극의 일측 상부에 형성된 솔더범프; 및
    상기 솔더범프에 의해 플립칩 본딩되는 광소자를 포함하는 것을 특징으로 하는 플립칩 본딩구조.
  2. 제 1항에 있어서, 상기 수직정렬 구조물의 두께는
    상기 전극과 솔더범프를 합한 두께보다 0.5㎛ 이상 작은 것을 특징으로 하는 플립칩 본딩구조.
  3. 제 1항에 있어서, 상기 수직정렬 구조물은
    상기 언더클래드층과 동일 물질로 이루어진 것을 특징으로 하는 플립칩 본딩구조.
  4. 제 3항에 있어서, 상기 수직정렬 구조물은 실리카층으로 이루어진 것을 특징으로 하는 플립칩 본딩구조.
  5. 반도체 기판에 언더클래드층, 코어를 차례로 형성하는 단계;
    예정된 광소자 결합영역의 상기 코어, 언더클래드층을 식각하되, 이후결합될 광소자의 수직정렬에 필요한 두께만큼 상기 언더클래드층이 잔류하도록 하는 단계;
    상기 구조 전체 상부에 오버클래드층을 형성하는 단계;
    광소자 결합영역의 상기 오버클래드층 및 상기 언더클래드층을 식각하여 상기 언더클래드층에 단차-수직정렬 구조물로 작용-를 형성하는 단계;
    상기 단차 형성영역 이외의 상기 언더클래드층 상부에 전극을 형성하는 단계;
    상기 전극의 일측 상부에 솔더범프를 증착하는 단계; 및
    상기 솔더범프에 상응하는 본딩패드를 가진 광소자를 플립칩 본딩하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플립칩 본딩방법.
  6. 제 5항에 있어서, 예정된 광소자 결합영역의 상기 코어, 언더클래드층을 식각하는 단계와 상기 오버클래드층을 형성하는 단계 사이에
    상기 언더클래드층의 일측 상부에 식각정지막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 플립칩 본딩방법.
  7. 제 6항에 있어서, 상기 단차를 형성하는 단계는
    상기 식각정지막을 마스크로 이용한 딥 드라이 에칭으로 상기 오버클래드층 및 상기 언더클래드층을 식각함으로써 이루어지는 것을 특징으로 하는 플립칩 본딩방법.
  8. 제 6항에 있어서, 상기 식각정지막은
    상기 언더클래드층과의 식각선택비가 10 이상인 물질로 이루어진 것을 특징으로 하는 플립칩 본딩방법.
  9. 제 8항에 있어서, 상기 언더클래드층은 실리카로 이루어진 것을 특징으로 하는 플립칩 본딩방법.
  10. 제 9항에 있어서, 상기 식각정지막은 세라믹 재료로 이루어진 것을 특징으로 하는 플립칩 본딩방법.
  11. 제 10항에 있어서, 상기 식각정지막은 알루미나로 이루어진 것을 특징으로 하는 플립칩 본딩방법.
  12. 제 6항에 있어서, 상기 솔더범프를 증착하는 단계는
    상기 전극 및 솔더범프를 합한 두께가 상기 단차 형성된 언더클래드층 두께보다 0.5㎛ 이상 크게 되도록 하는 것을 특징으로 하는 플립칩 본딩방법.
KR10-2002-0011511A 2002-03-05 2002-03-05 플립칩 본딩구조 및 본딩방법 KR100442609B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0011511A KR100442609B1 (ko) 2002-03-05 2002-03-05 플립칩 본딩구조 및 본딩방법
US10/244,196 US6841860B2 (en) 2002-03-05 2002-09-16 Flip-chip bonding structure and method for making the same
JP2003051000A JP3660340B2 (ja) 2002-03-05 2003-02-27 フリップチップボンディング構造及びそのボンディング方法
US10/654,111 US6799713B2 (en) 2002-03-05 2003-09-03 Flip-chip bonding structure and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0011511A KR100442609B1 (ko) 2002-03-05 2002-03-05 플립칩 본딩구조 및 본딩방법

Publications (2)

Publication Number Publication Date
KR20030072001A true KR20030072001A (ko) 2003-09-13
KR100442609B1 KR100442609B1 (ko) 2004-08-02

Family

ID=29267873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0011511A KR100442609B1 (ko) 2002-03-05 2002-03-05 플립칩 본딩구조 및 본딩방법

Country Status (3)

Country Link
US (2) US6841860B2 (ko)
JP (1) JP3660340B2 (ko)
KR (1) KR100442609B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012047687A2 (en) * 2010-10-07 2012-04-12 Alcatel Lucent Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer
US8798409B2 (en) 2010-10-07 2014-08-05 Alcatel Lucent Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039273B2 (en) * 2003-08-12 2006-05-02 Tyler Sims Solder seals within a switching system
US20060177173A1 (en) * 2005-02-04 2006-08-10 Sioptical, Inc. Vertical stacking of multiple integrated circuits including SOI-based optical components
JP4796884B2 (ja) * 2006-04-17 2011-10-19 日本電気株式会社 光導波路デバイスの製造方法
JP2007298770A (ja) * 2006-04-28 2007-11-15 Nec Corp 光導波路デバイス及びその製造方法
KR101199302B1 (ko) * 2009-10-13 2012-11-09 한국전자통신연구원 광 소자 및 그 제조 방법
EP2625558B1 (en) * 2010-10-07 2021-06-23 Alcatel Lucent Opto-electronic assembly for a line card
JP5834461B2 (ja) * 2011-04-14 2015-12-24 日本電気株式会社 半導体レーザモジュール及びその製造方法
US9217836B2 (en) * 2012-10-23 2015-12-22 Kotura, Inc. Edge coupling of optical devices
US9477134B2 (en) 2012-12-28 2016-10-25 Futurewei Technologies, Inc. Hybrid integration using folded Mach-Zehnder modulator array block
US9323012B1 (en) 2014-10-27 2016-04-26 Laxense Inc. Hybrid integrated optical device with high alignment tolerance
US10852492B1 (en) * 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
US9323011B1 (en) 2015-06-09 2016-04-26 Laxense Inc. Hybrid integrated optical device with passively aligned laser chips having submicrometer alignment accuracy
TWI566918B (zh) * 2015-07-29 2017-01-21 財團法人工業技術研究院 立體列印系統
US9513435B1 (en) 2015-10-19 2016-12-06 Laxense Inc. Hybrid integrated optical device enabling high tolerance optical chip bonding and the method to make the same
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
CN112558244B (zh) * 2020-12-28 2022-06-17 武汉光迅科技股份有限公司 一种光芯片倒装耦合的方法和装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2367295A1 (fr) * 1976-10-05 1978-05-05 Cables De Lyon Geoffroy Delore Procede et disposit
US5369529A (en) * 1993-07-19 1994-11-29 Motorola, Inc. Reflective optoelectronic interface device and method of making
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
KR100197001B1 (ko) * 1996-05-02 1999-07-01 구본준 바이폴라소자 및 그 제조방법
EP1017113B1 (en) * 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
JP2000022279A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 光素子の実装構造
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6127716A (en) * 1998-10-09 2000-10-03 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor and manufacturing method thereof
JP2000137148A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 光モジュール及びその製造方法
KR100283075B1 (ko) * 1998-11-05 2001-03-02 이계철 수동정렬법을 이용한 광소자-플라나 광파회로-광섬유의 광축 정렬방법
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP3458944B2 (ja) * 1999-01-06 2003-10-20 日本電信電話株式会社 ハイブリッド集積素子およびその製造方法
KR20000065884A (ko) * 1999-04-10 2000-11-15 이계철 광송수신 모듈 및 그 제조방법
KR100296382B1 (ko) * 1999-04-26 2001-07-12 윤종용 평면도파로형 광모듈 제작방법
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001308265A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
US6570186B1 (en) * 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
JP3803596B2 (ja) * 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012047687A2 (en) * 2010-10-07 2012-04-12 Alcatel Lucent Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer
WO2012047687A3 (en) * 2010-10-07 2012-05-31 Alcatel Lucent Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer
US8798409B2 (en) 2010-10-07 2014-08-05 Alcatel Lucent Optical transmitter with flip-chip mounted laser or integrated arrayed waveguide grating wavelenth division multiplexer

Also Published As

Publication number Publication date
US20040041009A1 (en) 2004-03-04
JP2004031906A (ja) 2004-01-29
US20030205794A1 (en) 2003-11-06
JP3660340B2 (ja) 2005-06-15
US6841860B2 (en) 2005-01-11
KR100442609B1 (ko) 2004-08-02
US6799713B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
KR100442609B1 (ko) 플립칩 본딩구조 및 본딩방법
US4892377A (en) Alignment of fibre arrays
JP3028791B2 (ja) チップ部品の実装方法
US6344148B1 (en) Method for aligning optical devices with substrate
JP3731542B2 (ja) 光モジュール及び光モジュールの実装方法
JPH09138325A (ja) 光ファイバ実装構造とその製造方法
KR100456672B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JPH07159658A (ja) 光導波路−光素子結合構造およびその製造方法
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
US20140348463A1 (en) Optical device and method for manufacuturing the optical device
JP3709075B2 (ja) 光素子実装方法
KR100211039B1 (ko) 광스위치-광섬유 광결합 장치
US20020028046A1 (en) Self aligned optical component in line connection
KR100524672B1 (ko) 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈
KR0135037B1 (ko) 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
JP2977338B2 (ja) 半導体モジュール
JP2002156561A (ja) 光集積モジュール
KR0142524B1 (ko) 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법
KR0169838B1 (ko) 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법
KR20000065884A (ko) 광송수신 모듈 및 그 제조방법
KR0150238B1 (ko) 광섬유의 수동정렬 및 고정방법
JP2002107584A (ja) 光部品実装用基板及びその製造方法並びに光モジュール
JPH11125751A (ja) 光モジュール
JP3716951B2 (ja) ハイブリッド光集積回路の製造方法
JPH07151942A (ja) 半導体光素子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170711

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee