JP4429564B2 - 光部品及び電気部品の実装構造及びその方法 - Google Patents

光部品及び電気部品の実装構造及びその方法 Download PDF

Info

Publication number
JP4429564B2
JP4429564B2 JP2001524142A JP2001524142A JP4429564B2 JP 4429564 B2 JP4429564 B2 JP 4429564B2 JP 2001524142 A JP2001524142 A JP 2001524142A JP 2001524142 A JP2001524142 A JP 2001524142A JP 4429564 B2 JP4429564 B2 JP 4429564B2
Authority
JP
Japan
Prior art keywords
metal
metal pads
component
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001524142A
Other languages
English (en)
Inventor
英彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of JP4429564B2 publication Critical patent/JP4429564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

技術分野
本発明は光部品及び電気部品の実装技術に関し、特に光通信分野に適用される光モジュールの実装構造及び方法に関するものである。
背景技術
従来、光モジュールの製作工程において、光導波路と光素子との位置合わせがコスト低減のネックになっていた。特に、光導波路と光素子であるレーザダイオード（ＬＤ）との間の光結合配置にはミクロンメートル（μｍ）オーダの正確な位置合わせが要求される。この位置合わせ工程を簡易に行う実装方法としてハンダの表面張力を利用した位置合わせを行うセルフアライメント実装方法がある。
この実装方法では、まず基板上に位置合わせの基準となる複数個の金属パッドを形成し、その上にハンダバンプを製作する。また、基板上に搭載される光部品の側にも、前記基板上の各金属パッドにそれぞれ対応して位置合わせの基準となる金属パッドが設けられる。次に、光部品はその金属パッドと基板側のハンダバンプとが互いに接触する程度の粗い位置合わせによって基板上に仮搭載される。最後にハンダバンプを加熱溶融すると、ハンダの表面張力によって光部品側の金属パッドの中心が基板側の金属パッドの中心上に引き寄せられ、その結果基板と光部品との間の位置合わせが高精度に行われる。
この実装方法では、光部品とそれを搭載する基板との間の位置合わせをより高精度に行うには金属パッドの径を小さくすることが有効である（信学技報ＯＱＥ９３−１４５、１９９３、ＰＰ．６１−６６（文献１））。一方、同様なセルフアライメント実装技術を用いる電子部品の側では、その小型／集積化の見地から金属パッドの径を小さくすべきとの要望がある。しかしながら、金属パッドを小さくした場合、従来においては仮搭載時の位置ずれ許容量が小さくなってしまい、その結果実装コストが増大するという問題があった。
また、上述したセルフアライメント実装方法の別の態様例として、特公平６−２６２２７号や特開平９−１８１２０８号には四隅のパッドを大きくすることで仮搭載時の許容位置ずれ量を大きくした電気部品の実装方法が開示されている。
図１には、そのような従来の部品実装構造の一例を示している。
図１において、基板１０の上には、搭載される方形の光チップ部品２０の四隅に対応した粗位置合わせのための大きなパッド１１−１が４個設けられている。その周辺と中心部には詳細位置合わせのたの小さなパッド１１−２が多数設けられ、そして前記パッド１１−１及び１１−２上にハンダバンプが盛られている。一方、光チップ部品２０の側にもそれぞれ対応する大きなパッド２１−１と小さなパッド２１−２が設けられており、本例では基板１０上の正規の搭載位置からθだけ角度ずれした位置に置かれている。
この実装方法によれば、光チップ部品２０の仮搭載時において相対する大きなパッドパッド１１−１及び２１−１同士が互いにハンダバンプを介して接触していれば、光チップ部品２０はこのバンプの表面張力により、その上の小さなパッド２１−２が対応するハンダバンプに接触する位置まで移動し、最終的に全てのバンプの表面張力によって正確な位置合わせが行われる。
しかしながら、本例で示すように光チップ部品２０が基板１０上の正規の搭載位置からθ以上角度がずれて配置されると、上述したような位置合わせは行われなくなる。このような角度ずれに対してより大きなトレランスを提供するには、大きなパッドパッド１１−１及び２１−１をさらに大きくする必要がある。この場合、小さなパッド１１−２及び２１−２の配置領域が縮小してその配置個数が減少し、その結果最終的な位置合わせ精度が低下するという問題があった。
発明の開示
そこで本発明の目的は、上記種々の問題に鑑み、上述した従来技術に比べて仮搭載時の角度ずれトレランスがより大きく、且つ高精度な部品の位置合わせが可能な部品実装構造を提供することにある。
すなわち、本発明の部品実装構造によれば、従来の大きなパッドの面積をより小さく及び／又はその数を少なくしても部品搭載時の角度ずれに対して大きなトレランスが保証される。その結果増大した他のパッドの配置領域に、より多くの小さなパッドを配置することで光部品の実装に必要なμｍオーダの位置合わせが精密且つ容易に実現される。また、本発明の部品実装構造によれば、特にレーザダイオード等の発熱量の大きな光部品に対し、その中央部付近に配置される大きな金属パッドを介した有効な放熱構造が提供される。
本発明によれば、複数個の第１の金属パッドが製作された基板と、前記第１の金属パッドの各位置に対応した第２の金属パッドを有する搭載部品と、前記第１及び第２の金属パッド同士を接合し、溶融時の表面張力によってそれらの間の実装位置合わせを行うハンダバンプと、を備えた部品実装構造であって、前記基板及び／又は搭載部品は、その中央部付近に少なくとも２個以上の他の金属パッドよりも面積の大きな金属パッドを有する部品実装構造が提供される。
また本発明によれば、複数個の第１のパッドが製作された基板と、前記第１の金属パッドの各位置に対応した第２の金属パッドを有するレーザダイオード光部品と、前記第１及び第２の金属パッド同士を接合し、溶融時の表面張力によってそれらの間の実装位置合わせを行うハンダバンプと、を備えた部品実装構造であって、前記レーザダイオード光部品は、その中央部付近に少なくとも２個以上の他の金属パッドよりも面積の大きな金属パッドを有し、その活性層の直下に前記面積の大きな金属パッドが配置される部品実装構造が提供される。
さらに本発明によれば、基板とその搭載部品とにそれぞれ対応する複数個の金属パッドをパターニングし、前記基板及び／又は搭載部品の中央部付近に少なくとも２個以上の他の金属パッドよりも面積の大きな金属パッドを製作すること、前記基板又は搭載部品の金属パッド上にハンダバンプを製作すること、前記大きな金属パッドとそれに対向するハンダバンプとが接触するように粗い位置合わせを行うこと、前記ハンダバンプが溶融しない温度で加熱することで、前記大きな金属パッドとハンダバンプとを仮固定すること、前記ハンダバンプが溶融する温度で加熱することにより、溶融時の表面張力によって前記他の金属パッドを含む全ての対向する金属パッド同士間の精密位置合わせを行うこと、前記加熱を止めて冷却することで、固定実装を完了すること、から成る部品実装方法が提供される。
発明を実施するための最良の形態
図２は、本発明による部品実装構造の原理構成例を示したものである。
図２は、先に説明した図１の従来技術と対比して描いており、図２の基板１０、光チップ部品２０、及びそれらに製作される大きなパッド１１−１及び２１−１、そして小さなパッド１１−２及び２１−２はそれぞれ図１で説明したものと同じである。本発明によれば、大きなパッド１１−１及び２１−１は光チップ部品２０の搭載領域内の中央部付近に集中して配置される。
その結果、本例でも図１と同様に光チップ部品２０が基板１０上の正規の搭載位置からθだけ角度ずれを起こして配置されてはいるが、図２に斜線で示すように大きなパッド１１−１及び２１−１同士の間には十分な接触領域（重複領域）が存在するため、従来の四隅に大きな金属パッドを持つ構造よりも大きな角度ずれトレランスを得ることができる。
このように、従来構造が四隅に大きな金属パッドを有するものであってθの位置ずれが生ずると全ての金属パッドとハンダバンプが接触しなくなりセルフアライメント効果が効かなくなるのに対し、本発明の構造であれば同じθの角度ずれが生じた場合でも中央部付近に配置した大きな径をもつ金属パッドが対応するバンプと接触するためセルフアライメント効果が働いて位置合わせが行われる。
以降の動作は従来と同様であり、光チップ部品２０は大きなパッド１１−１及び２１−１同士の間のハンダバンプの表面張力によって小さなパッド１１−２及び２１−２同士が互いに接触する位置まで移動し、最終的に全てのバンプの表面張力によって正確な位置合わせが行われる。
従って、本発明の部品実装構造によれば、中央部付近の大きなパッドの面積を従来の大きなパッドよりも小さく及び／又はその配置個数を少なくしても部品搭載時の角度ずれに対して同等若しくはそれ以上の大きな角度ずれトレランスが保証されることから、その分増加した他のパッドの配置領域により多くの小さなパッドを配置することが可能であり、光部品の実装に必要なμｍオーダの位置合わせが精密且つ容易に実現される。また、図２から明らかなように、中央部付近に配置される大きな金属パッドは放熱構造も提供することから、発熱量の多いレーザダイオード光部品等への適用に有用である。
図３は、本発明の部品実装プロセスの一例を示したものである。
また、図４には、図３の部品実装プロセスと関連した処理フローの一例を示している。
先ず、図３（ａ）に示す光部品２０の仮搭載の前に、基板１０と光部品２０の双方にそれぞれ対向する金属パッド２１−１、２１−２、及び１１がパターニングされる（Ｓ１０１）。パターニングにはフォトリソグラフィー技術が用いられる。次に、基板１０又は光部品２０のいずれか一方の側にハンダバンプ３０が製作される（Ｓ１０２）。なお、図３では、大きな金属パッド２１−１が光部品２０の側にだけ設けられ、また基板１０の側にはハンダバンプ３０が設けられている例について説明する。
図３（ａ）に示す仮搭載では、光部品２０は、その上に設けられた金属パッド２１−１及び２１−２の内、少なくともその中央部付近に設けられた大きな電極パッド２１−１が基板１０上のハンダバンプ３０に接触するように粗い位置合わせが行われた後、基板１０上に搭載される（Ｓ１０３）。なお、光部品２０を搭載する際には、ハンダバンプが溶融しない１５０℃程度の温度で加熱し、大きな電極パッド２１−１とハンダバンプ３０とを熱圧着によって仮固定する（Ｓ１０４）。
次に、還元作用を持つガス雰囲気中において３２０°Ｃ程度の加熱を行う。それによって図３（ｂ）に示すようにハンダバンプ３０が溶融し、その表面張力によって光部品２０上の大きな電極パッド２１−１の中心が基板１０上の電極パッド１１の中心に引き寄せられる。その結果、図３（ｃ）に示すように光部品２０上の小さな電極パッド２１−２が対応するハンダバンプ３０と接触し、以降は全てのハンダバンプ３０の表面張力によって光部品２０上の電極パッド２１−１及び２２−２の中心が基板１０上の電極パッド１１の中心に引き寄せられる。最終的には、図３の（ｄ）に示すように、特に小さな電極パッド２１−２に作用する表面張力によって光部品２０の実装位置が精密にアライメントされる（Ｓ１０５）。
最後に、図３の（ｄ）に示すように加熱を停止して自然冷却すると、位置合わせが行われた状態でハンダバンプ３０が固まり、基盤１０上に精密に位置合わせされた光部品の実装が完了する（Ｓ１０６）。
図５〜図７には、本発明による部品実装構造を適用した第１の実施例を示している。図５は第１の実施例の斜視図、図６は側断面図、そして図７は上面図である。
先ず、石英またはプラスチック部材等で光導波路５０を作製したシリコン基板１０の全表面に真空蒸着またはスパッタリングによって金属膜がつくられ、これをフォトリソグラフィーの手法を用いたパターニングによって金属パッド１１（図６）が製作される。この時、光導波路５０の中心と大きな金属パッド１１の中心、すなわち互いの光軸、とが一致するように製作しておく（図７）。
本例において、金属パッド１１の大きい方のパッド径は１００μｍで小さいほうの金属パッドは４０μｍである。ここで、大きい径のパッドを２個としたのは、最終的な搭載精度が主に小さい径のバンプ個数で決まるため、大きい径のパッドを粗位置合わせに必要な最小限の個数である２とし、その分だけ小さい径のパッドの個数を増して実装精度を向上させるためである。
次に、蒸着またはメッキによって１０μｍ厚さのＡｕ８０ｗｔ％−Ｓｎ２０ｗｔ％ハンダを、１００μｍのパッドの方には１３６μｍ径で、そして４０μｍのパッドの方には７０μｍ径で供給し、このハンダ材にフラックスを塗布して加熱溶融するとハンダ材は濡れのよい金属パッド上に集まり全てのハンダバンプの高さがほぼ等しいハンダバンプ３０が製作できる（図５）。
次に、基板上に製作した金属パッド１１と同一のパターンの金属パッド２１を製作した３００μｍ×５００μｍのレーザダイオード（ＬＤ）２２（図５及び６）をこのハンダバンプ上に仮搭載する。この際、小さい径の金属パッド２１−２と基板側のハンダバンプ３０は接触している必要はなく、大きな金属パッド２１−１が対応するハンダバンプ３０と接触してさえいればよい。
次に、レーザダイオード２２を仮搭載した基板を、表面張力が十分に働くようにフォーミングガス（Ｈ２：１０％、Ｎ２：９０％）等の還元作用をもつガス雰囲気中で３２０℃に加熱し、ＡｕＳｎを成分とするハンダバンプを溶融する。この場合、先ず大きな径のハンダバンプが、接触しているレーザダイオード２２の大きな金属パッド２１−１に濡れ広がり、その表面張力によってレーザダイオード２２上の小さな金属パッド２１−２が対応するハンダバンプ３０に接触する位置までレーザダイオード２２を引き寄せる。
その後は、全てのハンダバンプ３０が対応する金属パッド２１−１及び２１−２に濡れ広がり、全バンプの表面張力によってレーザダイオード２２の活性層２３（図６及び７）と光導波路５０のコアが高精度に位置合わせされる。この場合、大きな金属パッド２１−１を接合するハンダバンプ３０の接合後の形状は、応力の集中が少ない鼓型（日本金属学会誌 第５１巻第６号、１９８７、ＰＰ．５５３−５６０（文献２））になっており（図６）、信頼性の高い接合形状が自動的に得られる。
さらに、本例からも明らかなように、大きな金属パッド２１−１はレーザダイオード２２の活性層２３の直下に配列されるため、従来例のように大きな金属パッドが四隅に配置される場合と比較して、本願発明による構造は本質的に高い放熱効果を有することが分かる。
図８〜図１０には、本発明による部品実装構造を適用した第２の実施例を示している。図８は第２の実施例の斜視図、図９は側断面図、そして図１０は上面図である。
本例では、先ずシリコン基板１０上にアルカリエッチャントを用いた異方性エッチングによって溝１２が形成される。この溝１２の中心と基板１０上で光軸上に配列される金属パッドの中心とが一致するように第１の実施例と同様な方法で金属パッド１１が製作される（図９及び１０）。本実施例では図３の例と同様に金属パッド１１の径はすべて同じ４０μｍとしてある。従って、基板１０側には大きな金属パッドを設けていない。
次に、第１の実施例と同様に１０μｍ厚さのＡｕ８０ｗｔ％−Ｓｎ２０ｗｔ％ハンダを７０μｍ径で供給し、フラックスを塗布して加熱溶融することによりハンダバンプ３０を製作する。このように、ハンダバンプ３０を製作する側の金属パッド径をそろえると、全てのパッドにつけるハンダ材の量が同一となるためバンプ製作の方法の選択枝が広がる。すなわち、第１の実施例で述べた蒸着やメッキ以外にも、ＡｕＳｎ箔をポンチとダイ打ち抜きで供給するプレス打ち抜き法や微少ハンダボール等によってハンダ材を供給することも可能となる。
次に、図５と同じ配置で１００μｍ径のパッドを２個と４０μｍ径の金属パッドを８個製作した３００μｍ×５００μｍのレーザダイオード（ＬＤ）２２をこのハンダバンプ３０上に仮搭載し、フォーミングガス（（Ｈ２：１０％、Ｎ２：９０％）等の還元作用をもつガス雰囲気中で３２０℃に加熱することでＡｕＳｎハンダバンプを溶融する。
本例のように片側（基板１０の側）のバンプが小さい場合でも、図３に示したように第１の実施例と同様の過程で位置合わせが行われる。最終的な位置精度は、主にレーザダイオード２２上の小さい金属パッド２１−２に濡れ広がる基板１０上のハンダバンプ３０の表面張力によって決まるため、第１の実施例とほぼ同程度の接合精度が得られる。
最後に、溝１２に光ファイバ５１を嵌合することにより、光ファイバ５１とレーザダイオード２２とを高精度に位置合わせし固定実装する。発明者が第２の実施例と同様の接合形態で位置合わせ精度を評価した実験によれば、仮搭載時に大きな金属パッドが対応するハンダバンプに接触していれば、ハンダの表面張力によって位置合わせが行われ１μｍ以下の最終搭載精度が得られた。
上述した第１及び第２の実施例によれば、仮置きの時の角度ずれ量は４６°程度まで許容された。しかしながら、同じ３００μｍ×５００μｍのレーザダイオードであってその四隅に１００μｍ径のパッドをもち、中心部に４０μｍの金属パッドをもつ従来構造で実装した場合には、仮置き時の角度ずれは１３°程度までしか許容されなかった。なお、上記第１及び第２の実施例では搭載チップとしてレーザダイオードを用いたが、それ以外の光部品や電子部品の実装も同様に可能であることは言うまでもない。
さらに、上記第１及び第２の実施例では、２つの物（光導波路とレーザダイオード等）の相対的な位置合わせを行っているが、本願発明の実装構造が任意の３つ以上の物の位置合わせに容易に適用可能なことは言うまでもない。また、ハンダ材としてＡｕＳｎを用いていたが、ＰｂＳｎ、Ｓｎ等これ以外のハンダ材を用いることも当然に可能である。
以上述べたように、本発明によれば従来より仮搭載の角度ずれ許容量が大きく、しかも最終的な位置合わせ精度の高いセルフアライメント実装を実現することができる。これにより、自動機等での搭載時のタクトタイムを大幅に低減可能となり、低価格化量産化の向上に寄与するところが極めて大きい。
また、搭載チップがμｍオーダの光部品である場合もセルフアライメント効果によって１μｍ以下の最終搭載精度を得ることができるため光伝送モジュールの高品質化、低損失化に寄与するところが極めて大きい。
さらに、本発明によれば大きな金属パッドがレーザ等の発熱量の大きな光部品の中央部付近に配置されるため、本発明による実装構造は本質的に高い放熱効果を提供する。
【図面の簡単な説明】
図１は、従来の部品実装構造の一例を示した図である。
図２は、本発明による部品実装構造の原理構成例を示した図である。
図３は、本発明による部品実装プロセスの一例を示した図である。
図４は、本発明による部品実装プロセスの処理フロー例を示した図である。
図５は、本発明の第１の実施例の斜視図である。
図６は、本発明の第１の実施例の側断面図である。
図７は、本発明の第１の実施例の上面図である。
図８は、本発明の第２の実施例の斜視図である。
図９は、本発明の第２の実施例の側断面図である。
図１０は、本発明の第２の実施例の上面図である。

Claims (6)

  1. 外縁に複数個の第１の金属パッドを有し、且つ、前記複数個の第１の金属パッドの内側に前記第１の金属パッドよりも面積の大きい第２の金属パッドを少なくとも２個以上有する搭載部品と、
    前記第１の金属パッドの各位置に対応した第３の金属パッド、及び前記第２の金属パッドの各位置に対応し、前記第３の金属パッドの面積と同じ面積の第４の金属パッドを有する基板と、
    前記第１及び第３の金属パッド同士を接合し、且つ前記第２及び第４の金属パッド同士を接合すると共に、溶融時の表面張力によってそれらの間の実装位置合わせを行うハンダバンプと、
    を有することを特徴とする部品実装構造。
  2. 前記第１〜第４の金属パッドの形状は円形状である請求項１記載の構造。
  3. 前記搭載部品は、レーザダイオード光部品であり、前記第４の金属パッドは、前記レーザダイオード光部品の活性層の直下に配置される請求項１又は２に記載の部品実装構造。
  4. 基板とその搭載部品とにそれぞれ対応する複数個の金属パッドをパターニングし、
    前記搭載部品の外縁に複数個の第１の金属パッドを製作すること、
    前記搭載部品における前記複数個の第１の金属パッドの内側に前記第１の金属パッドよりも面積の大きい第２の金属パッドを少なくとも２個以上製作すること、
    前記基板に、前記第１の金属パッドの各位置に対応した第３の金属パッド、及び前記第２の金属パッドの各位置に対応し、前記第３の金属パッドの面積と同じ面積の第４の金属パッドを製作すること、
    前記第３又は第４の金属パッド上にハンダバンプを製作すること、
    前記第１及び第２の金属パッド又は前記第３又は第４の金属パッドとそれに対向するハンダバンプとが接触するように粗い位置合わせを行うこと、
    前記ハンダバンプが溶融しない温度で加熱することにより、前記第２の金属パッド又は第４の金属パッドとハンダバンプを仮固定すること、
    前記ハンダバンプが溶融する温度で加熱することにより、溶融時の表面張力によって全ての対向する金属パッド同士間の精密位置合わせをおこなうこと、
    前記加熱を止めて冷却することにより、固定実装を完了すること、
    を有することを特徴とする部品実装方法。
  5. 前記第１〜第４の金属パッドの形状は円形状である請求項４に記載の部品実装方法。
  6. 前記搭載部品は、レーザダイオード光部品であり、前記精密位置合わせステップにおいて、前記第４の金属パッドは、前記レーザダイオード光部品の活性層の直下に配置される請求項４又は５に記載の部品実装方法。
JP2001524142A 1999-09-09 1999-09-09 光部品及び電気部品の実装構造及びその方法 Expired - Fee Related JP4429564B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/004908 WO2001020660A1 (fr) 1999-09-09 1999-09-09 Procede de montage de dispositifs optiques et electriques, et structure de montage

Publications (1)

Publication Number Publication Date
JP4429564B2 true JP4429564B2 (ja) 2010-03-10

Family

ID=14236670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001524142A Expired - Fee Related JP4429564B2 (ja) 1999-09-09 1999-09-09 光部品及び電気部品の実装構造及びその方法

Country Status (3)

Country Link
US (1) US6667550B2 (ja)
JP (1) JP4429564B2 (ja)
WO (1) WO2001020660A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE525405C2 (sv) * 2002-08-09 2005-02-15 Acreo Ab Speglar för polymera vägledare, förfarande för deras framställning, samt optisk vågledaranordning
FR2848338B1 (fr) * 2002-12-05 2005-05-13 Cit Alcatel Procede de fabrication d'un module electronique comportant un composant actif sur une embase
US7027694B2 (en) * 2003-11-20 2006-04-11 Agilent Technologies, Inc. Alignment assembly and method for an optics module
JP4651302B2 (ja) * 2004-04-28 2011-03-16 よこはまティーエルオー株式会社 マイクロミラー素子の製造方法
US20060024067A1 (en) * 2004-07-28 2006-02-02 Koontz Elisabeth M Optical I/O chip for use with distinct electronic chip
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
FR2890235B1 (fr) * 2005-08-30 2007-09-28 Commissariat Energie Atomique Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede
DE102010048003B4 (de) * 2010-05-05 2016-01-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von mechanischen Anschlägen zur Selbstjustage und Vorrichtung mit Anschlägen zur Selbstjustage
JP6340482B2 (ja) * 2014-12-19 2018-06-06 ウォーカー マイロンWALKER, Myron 集積回路パッケージのはんだ付け性及び自己整合性を改良するスポーク付きはんだパッド
USD816135S1 (en) 2014-12-19 2018-04-24 Myron Walker Spoked solder pad
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
US10893639B2 (en) * 2017-01-12 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Component mounting using feedback correction
JP7408292B2 (ja) * 2019-03-29 2024-01-05 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10150074A (ja) * 1996-11-18 1998-06-02 Nittetsu Semiconductor Kk 半導体装置
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device

Also Published As

Publication number Publication date
US6667550B2 (en) 2003-12-23
US20020071642A1 (en) 2002-06-13
WO2001020660A1 (fr) 2001-03-22

Similar Documents

Publication Publication Date Title
JP3028791B2 (ja) チップ部品の実装方法
US5793914A (en) Optical module & method for manufacturing the same
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
JP2985830B2 (ja) 光モジュール及びその製造方法
JPH06120225A (ja) 光モジュールの製造方法
KR100442609B1 (ko) 플립칩 본딩구조 및 본딩방법
JPH04152682A (ja) アレイ状光素子用サブ基板の作製方法
US5661831A (en) Optical module having self-aligned optical element and optical wave-guide by means of bumps on rectangular pads and method of assembling thereof
JPH10170769A (ja) 光素子の実装方法
JP2012128233A (ja) 光モジュール及びその実装方法
JP4605850B2 (ja) 光実装基板の製造方法
JP2527054B2 (ja) 光モジュ―ル用サブマウント及びその製造方法
JP2005017684A (ja) 光モジュールおよびその製造方法
JP4052848B2 (ja) 光素子の実装方法
KR100524672B1 (ko) 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈
JP2000022279A (ja) 光素子の実装構造
JP3884903B2 (ja) 光モジュール、光伝送装置及びその製造方法
JP2001156432A (ja) モジュール及び電子部品の実装方法
JPH06188458A (ja) 光素子モジュール
KR0135037B1 (ko) 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
JP3090427B2 (ja) はんだバンプの接続方法
KR0138843B1 (ko) 전극이 양면에 형성된 광소자의 전극연결방법
JPH1197146A (ja) はんだバンプの接続方法
JP3003098B2 (ja) チップの配線基板等実装方法
JPH09148623A (ja) 光受発光素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees