JPH09102497A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH09102497A JPH09102497A JP25592195A JP25592195A JPH09102497A JP H09102497 A JPH09102497 A JP H09102497A JP 25592195 A JP25592195 A JP 25592195A JP 25592195 A JP25592195 A JP 25592195A JP H09102497 A JPH09102497 A JP H09102497A
- Authority
- JP
- Japan
- Prior art keywords
- ccb
- semiconductor element
- bump
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＣＣＢバンプ接続における接続不良を防止
し、接続の信頼度を向上させる。 【解決手段】 パッケージ基板２にＣＣＢバンプ１を搭
載する複数個のＢＬＭ５が設けられ、ＢＬＭ５が半導体
素子３とパッケージ基板２との間の距離６に応じて異な
った面積に形成されたＣＣＢバンプ取付け面５ａを有し
た半導体集積回路装置であり、パッケージ基板２の中央
付近２ａが半導体素子３の搭載側に凸状態となっている
ため、外周部２ｂのＣＣＢバンプ取付け面５ａの面積の
方が、中央付近２ａのＣＣＢバンプ取付け面５ａの面積
よりも小さく形成され、ＢＬＭ５にほぼ一定量のはんだ
を供給することにより、搭載時のＣＣＢバンプ１の高さ
を一様にする。
し、接続の信頼度を向上させる。 【解決手段】 パッケージ基板２にＣＣＢバンプ１を搭
載する複数個のＢＬＭ５が設けられ、ＢＬＭ５が半導体
素子３とパッケージ基板２との間の距離６に応じて異な
った面積に形成されたＣＣＢバンプ取付け面５ａを有し
た半導体集積回路装置であり、パッケージ基板２の中央
付近２ａが半導体素子３の搭載側に凸状態となっている
ため、外周部２ｂのＣＣＢバンプ取付け面５ａの面積の
方が、中央付近２ａのＣＣＢバンプ取付け面５ａの面積
よりも小さく形成され、ＢＬＭ５にほぼ一定量のはんだ
を供給することにより、搭載時のＣＣＢバンプ１の高さ
を一様にする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ＣＣＢバンプを介して半導体素子を基板に
接続する半導体集積回路装置およびその製造方法に関す
るものである。
関し、特に、ＣＣＢバンプを介して半導体素子を基板に
接続する半導体集積回路装置およびその製造方法に関す
るものである。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体素子を半導体素子搭載用の基板（以
降、パッケージ基板という）にフェイスダウンボンディ
ングする半導体集積回路装置においては、半導体素子を
はんだなどから形成されるバンプを用いて接続するのが
一般的である。
降、パッケージ基板という）にフェイスダウンボンディ
ングする半導体集積回路装置においては、半導体素子を
はんだなどから形成されるバンプを用いて接続するのが
一般的である。
【０００４】また、前記フェイスダウンボンディングに
よる接続方法は、ＣＣＢ（Controlled Collapse Bondin
g ）バンプ接続として知られている。
よる接続方法は、ＣＣＢ（Controlled Collapse Bondin
g ）バンプ接続として知られている。
【０００５】さらに、チップキャリア構造、すなわち、
ＣＣＢバンプを介してセラミック材料などからなるパッ
ケージ基板に接続された半導体素子をキャップによって
気密封止する構造の半導体集積回路装置では、ＣＣＢバ
ンプ接続を行う際のＣＣＢバンプ接続用電極としてＢＬ
Ｍ（Ball Limited Metallization) を用いている。
ＣＣＢバンプを介してセラミック材料などからなるパッ
ケージ基板に接続された半導体素子をキャップによって
気密封止する構造の半導体集積回路装置では、ＣＣＢバ
ンプ接続を行う際のＣＣＢバンプ接続用電極としてＢＬ
Ｍ（Ball Limited Metallization) を用いている。
【０００６】一般に、ＣＣＢバンプには一定量のはんだ
が使用され、かつ、冷却時にはんだが自己収縮すること
を利用して形成され、ＣＣＢバンプの大きさが一様にな
るように、その電極形状や電極高さを管理する。
が使用され、かつ、冷却時にはんだが自己収縮すること
を利用して形成され、ＣＣＢバンプの大きさが一様にな
るように、その電極形状や電極高さを管理する。
【０００７】なお、半導体素子をパッケージ基板に接続
するＣＣＢバンプについては、例えば、特開昭５９−３
５４３９号公報に開示されている。
するＣＣＢバンプについては、例えば、特開昭５９−３
５４３９号公報に開示されている。
【０００８】また、ＢＬＭについては、例えば、株式会
社工業調査会発行「図解ソルダリング用語事典」１９９
２年１１月２０日発行、ソルダリング用語事典編集委員
会（編）、３３４頁〜３３５頁に紹介されている。
社工業調査会発行「図解ソルダリング用語事典」１９９
２年１１月２０日発行、ソルダリング用語事典編集委員
会（編）、３３４頁〜３３５頁に紹介されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術によるＣＣＢバンプ接続においては、半導体素子やパ
ッケージ基板の反りなどによって両者間の距離にバラツ
キが発生し、そのバラツキが大きい場合、半導体素子と
パッケージ基板との間で電気的に接続が行われないＣＣ
Ｂバンプが発生する。
術によるＣＣＢバンプ接続においては、半導体素子やパ
ッケージ基板の反りなどによって両者間の距離にバラツ
キが発生し、そのバラツキが大きい場合、半導体素子と
パッケージ基板との間で電気的に接続が行われないＣＣ
Ｂバンプが発生する。
【００１０】その結果、両者間で、電気的な接続不良が
発生することが問題とされる。
発生することが問題とされる。
【００１１】本発明の目的は、ＣＣＢバンプ接続におけ
る接続不良を防止し、接続の信頼度を向上させる半導体
集積回路装置およびその製造方法を提供することにあ
る。
る接続不良を防止し、接続の信頼度を向上させる半導体
集積回路装置およびその製造方法を提供することにあ
る。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体集積回路装置
は、半導体素子がＣＣＢバンプを介して基板に接続され
るものであり、前記半導体素子および前記基板にほぼ一
定量のはんだによって形成されたＣＣＢバンプを搭載す
る複数個のバンプ接続用電極が設けられ、前記半導体素
子または前記基板の何れか一方あるいはその両者のバン
プ接続用電極が前記半導体素子と前記基板との間の距離
に応じて異なった面積に形成されたＣＣＢバンプ取付け
面を有している。
は、半導体素子がＣＣＢバンプを介して基板に接続され
るものであり、前記半導体素子および前記基板にほぼ一
定量のはんだによって形成されたＣＣＢバンプを搭載す
る複数個のバンプ接続用電極が設けられ、前記半導体素
子または前記基板の何れか一方あるいはその両者のバン
プ接続用電極が前記半導体素子と前記基板との間の距離
に応じて異なった面積に形成されたＣＣＢバンプ取付け
面を有している。
【００１５】また、本発明の半導体集積回路装置は、前
記半導体素子または前記基板の何れか一方あるいはその
両者において、各々の外周部に配置されたバンプ接続用
電極のＣＣＢバンプ取付け面の面積と各々の中央付近に
配置されたバンプ接続用電極のＣＣＢバンプ取付け面の
面積とが異なった大きさで形成されているものである。
記半導体素子または前記基板の何れか一方あるいはその
両者において、各々の外周部に配置されたバンプ接続用
電極のＣＣＢバンプ取付け面の面積と各々の中央付近に
配置されたバンプ接続用電極のＣＣＢバンプ取付け面の
面積とが異なった大きさで形成されているものである。
【００１６】これにより、大きな面積のＣＣＢバンプ取
付け面に搭載したＣＣＢバンプはその高さが低くなり、
小さな面積のＣＣＢバンプ取付け面に搭載したＣＣＢバ
ンプはその高さが高くなる。
付け面に搭載したＣＣＢバンプはその高さが低くなり、
小さな面積のＣＣＢバンプ取付け面に搭載したＣＣＢバ
ンプはその高さが高くなる。
【００１７】したがって、半導体素子と基板との間の距
離が短くなる箇所においては、ＣＣＢバンプ取付け面の
面積を大きくし、半導体素子と基板との間の距離が長く
なる箇所においては、ＣＣＢバンプ取付け面の面積を小
さくすることにより、半導体素子または基板に搭載した
ＣＣＢバンプの高さのばらつきを低減し、その高さを一
様にすることができる。
離が短くなる箇所においては、ＣＣＢバンプ取付け面の
面積を大きくし、半導体素子と基板との間の距離が長く
なる箇所においては、ＣＣＢバンプ取付け面の面積を小
さくすることにより、半導体素子または基板に搭載した
ＣＣＢバンプの高さのばらつきを低減し、その高さを一
様にすることができる。
【００１８】その結果、半導体素子や基板に反りもしく
は凹凸が形成されている場合であっても、ＣＣＢバンプ
の高さに起因する断線や接続不良を防止することがで
き、半導体素子と基板とを電気的に接続することが可能
になる。
は凹凸が形成されている場合であっても、ＣＣＢバンプ
の高さに起因する断線や接続不良を防止することがで
き、半導体素子と基板とを電気的に接続することが可能
になる。
【００１９】さらに、本発明の半導体集積回路装置は、
半導体素子がＣＣＢバンプを介して基板に接続されるも
のであり、前記半導体素子および前記基板に前記ＣＣＢ
バンプを搭載する複数個のバンプ接続用電極が設けら
れ、前記半導体素子または前記基板の何れか一方のバン
プ接続用電極のＣＣＢバンプ取付け面に、前記半導体素
子と前記基板との間の距離に応じて異なった高さに形成
されたＣＣＢバンプが搭載されている。
半導体素子がＣＣＢバンプを介して基板に接続されるも
のであり、前記半導体素子および前記基板に前記ＣＣＢ
バンプを搭載する複数個のバンプ接続用電極が設けら
れ、前記半導体素子または前記基板の何れか一方のバン
プ接続用電極のＣＣＢバンプ取付け面に、前記半導体素
子と前記基板との間の距離に応じて異なった高さに形成
されたＣＣＢバンプが搭載されている。
【００２０】また、本発明の半導体集積回路装置の製造
方法は、半導体素子および基板における反りや凹凸など
の変形状態を検査し、ＣＣＢバンプを介して前記半導体
素子と前記基板とを接続した際に生じる前記半導体素子
と前記基板との間の距離に応じて、前記ＣＣＢバンプの
高さを制御し、高さが制御された前記ＣＣＢバンプを介
して前記半導体素子と前記基板とを電気的に接続するも
のである。
方法は、半導体素子および基板における反りや凹凸など
の変形状態を検査し、ＣＣＢバンプを介して前記半導体
素子と前記基板とを接続した際に生じる前記半導体素子
と前記基板との間の距離に応じて、前記ＣＣＢバンプの
高さを制御し、高さが制御された前記ＣＣＢバンプを介
して前記半導体素子と前記基板とを電気的に接続するも
のである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００２２】図１は本発明による半導体集積回路装置の
構造の実施の形態の一例を示す図であり、（ａ）は基板
の平面図、（ｂ）は半導体集積回路装置の断面図であ
る。
構造の実施の形態の一例を示す図であり、（ａ）は基板
の平面図、（ｂ）は半導体集積回路装置の断面図であ
る。
【００２３】なお、本実施の形態による半導体集積回路
装置は、チップキャリア構造、すなわち、ＣＣＢバンプ
１を介してセラミック材料などからなる基板であるパッ
ケージ基板２に接続された半導体素子３をキャップ４に
よって気密封止するものである。
装置は、チップキャリア構造、すなわち、ＣＣＢバンプ
１を介してセラミック材料などからなる基板であるパッ
ケージ基板２に接続された半導体素子３をキャップ４に
よって気密封止するものである。
【００２４】さらに、本実施の形態では、パッケージ基
板２に反りが形成され、その中央付近２ａが半導体素子
３の搭載側に凸状態となった場合を取り上げる。
板２に反りが形成され、その中央付近２ａが半導体素子
３の搭載側に凸状態となった場合を取り上げる。
【００２５】本実施の形態による半導体集積回路装置の
構成について説明すると、パッケージ基板２にほぼ一定
量のはんだによって形成されたＣＣＢバンプ１を搭載す
る複数個のバンプ接続用電極であるＢＬＭ５が設けら
れ、ＢＬＭ５が半導体素子３とパッケージ基板２との間
の距離６に応じて異なった面積に形成されたＣＣＢバン
プ取付け面５ａを有している。
構成について説明すると、パッケージ基板２にほぼ一定
量のはんだによって形成されたＣＣＢバンプ１を搭載す
る複数個のバンプ接続用電極であるＢＬＭ５が設けら
れ、ＢＬＭ５が半導体素子３とパッケージ基板２との間
の距離６に応じて異なった面積に形成されたＣＣＢバン
プ取付け面５ａを有している。
【００２６】つまり、パッケージ基板２の中央付近２ａ
が半導体素子３の搭載側に凸状態となっているため、半
導体素子３とパッケージ基板２との間の距離６は、パッ
ケージ基板２の中央付近２ａ（半導体素子３の中央付近
３ａ）ほど短く、外周部２ｂほど長い。
が半導体素子３の搭載側に凸状態となっているため、半
導体素子３とパッケージ基板２との間の距離６は、パッ
ケージ基板２の中央付近２ａ（半導体素子３の中央付近
３ａ）ほど短く、外周部２ｂほど長い。
【００２７】したがって、前記半導体集積回路装置にお
いては、パッケージ基板２の外周部２ｂに配置されたＢ
ＬＭ５のＣＣＢバンプ取付け面５ａの面積と、中央付近
２ａに配置されたＢＬＭ５のＣＣＢバンプ取付け面５ａ
の面積とが異なった大きさ（本実施の形態においては、
外周部２ｂのＣＣＢバンプ取付け面５ａの面積の方が、
中央付近２ａのＣＣＢバンプ取付け面５ａの面積よりも
小さい）で形成されている。
いては、パッケージ基板２の外周部２ｂに配置されたＢ
ＬＭ５のＣＣＢバンプ取付け面５ａの面積と、中央付近
２ａに配置されたＢＬＭ５のＣＣＢバンプ取付け面５ａ
の面積とが異なった大きさ（本実施の形態においては、
外周部２ｂのＣＣＢバンプ取付け面５ａの面積の方が、
中央付近２ａのＣＣＢバンプ取付け面５ａの面積よりも
小さい）で形成されている。
【００２８】なお、本実施の形態の半導体集積回路装置
において、半導体素子３に設けられたＢＬＭ５のＣＣＢ
バンプ取付け面５ａは全て同じ大きさの面積を有してい
る場合である。
において、半導体素子３に設けられたＢＬＭ５のＣＣＢ
バンプ取付け面５ａは全て同じ大きさの面積を有してい
る場合である。
【００２９】また、前記半導体集積回路装置では、パッ
ケージ基板２の外周部２ｂと中央付近２ａとでＣＣＢバ
ンプ取付け面５ａの面積の大きさに差を付ける際に、ほ
ぼ同心円上に配置されたＢＬＭ５のＣＣＢバンプ取付け
面５ａの面積を同一円上の配置毎に異なった大きさにし
ている。
ケージ基板２の外周部２ｂと中央付近２ａとでＣＣＢバ
ンプ取付け面５ａの面積の大きさに差を付ける際に、ほ
ぼ同心円上に配置されたＢＬＭ５のＣＣＢバンプ取付け
面５ａの面積を同一円上の配置毎に異なった大きさにし
ている。
【００３０】すなわち、パッケージ基板２の外周部２ｂ
における仮想円２ｄ上に配置されたＢＬＭ５のＣＣＢバ
ンプ取付け面５ａの面積の方が、パッケージ基板２の中
央付近２ａにおける仮想円２ｃ上に配置されたＢＬＭ５
のＣＣＢバンプ取付け面５ａの面積よりも小さく形成さ
れている。
における仮想円２ｄ上に配置されたＢＬＭ５のＣＣＢバ
ンプ取付け面５ａの面積の方が、パッケージ基板２の中
央付近２ａにおける仮想円２ｃ上に配置されたＢＬＭ５
のＣＣＢバンプ取付け面５ａの面積よりも小さく形成さ
れている。
【００３１】この時、ＢＬＭ５が配置される中央付近２
ａの仮想円２ｃと外周部２ｂの仮想円２ｄとはほぼ同心
円である。
ａの仮想円２ｃと外周部２ｂの仮想円２ｄとはほぼ同心
円である。
【００３２】ここで、パッケージ基板２および半導体素
子３に設けられたＢＬＭ５は、例えば、Ｃｒ層、Ｃｕ
層、Ａｕ層などの３層構造を有している。
子３に設けられたＢＬＭ５は、例えば、Ｃｒ層、Ｃｕ
層、Ａｕ層などの３層構造を有している。
【００３３】つまり、前記Ｃｒ層はパッシベーション膜
（保護膜）との接合性が良いため最下層に用い、その上
部にはんだとのぬれ性が良い前記Ｃｕ層を設け、さらに
最外層に酸化防止のための前記Ａｕ層を設ける。
（保護膜）との接合性が良いため最下層に用い、その上
部にはんだとのぬれ性が良い前記Ｃｕ層を設け、さらに
最外層に酸化防止のための前記Ａｕ層を設ける。
【００３４】また、キャップ４は窒化アルミニウムなど
の高熱伝導性セラミックからなり、パッケージ基板２に
密閉接続（封止）される。
の高熱伝導性セラミックからなり、パッケージ基板２に
密閉接続（封止）される。
【００３５】さらに、キャップ４によって封止された半
導体集積回路装置は、ＣＣＢバンプ７を介して実装基板
８に実装される。
導体集積回路装置は、ＣＣＢバンプ７を介して実装基板
８に実装される。
【００３６】次に、本実施の形態の半導体集積回路装置
の製造方法について説明する。
の製造方法について説明する。
【００３７】まず、予め、半導体素子３およびパッケー
ジ基板２における反りや凹凸などの変形状態を検査して
その情報を取得する。
ジ基板２における反りや凹凸などの変形状態を検査して
その情報を取得する。
【００３８】例えば、半導体製造工程内における抜き取
り検査などを通じて、前記反りや凹凸の傾向などの前記
情報を調べ、さらに前記情報を管理する。
り検査などを通じて、前記反りや凹凸の傾向などの前記
情報を調べ、さらに前記情報を管理する。
【００３９】なお、前記抜き取り検査で反りや凹凸の前
記情報を調べる際には、レーザ光による反射光を利用し
た光学的検査方法や、触針を用いた接触式検査方法など
を用いる。
記情報を調べる際には、レーザ光による反射光を利用し
た光学的検査方法や、触針を用いた接触式検査方法など
を用いる。
【００４０】これにより、半導体集積回路装置を製造し
た際の半導体素子３とパッケージ基板２との間における
中央付近２ａや外周部２ｂなどの距離６を推測すること
ができる。
た際の半導体素子３とパッケージ基板２との間における
中央付近２ａや外周部２ｂなどの距離６を推測すること
ができる。
【００４１】その後、パッケージ基板２の中央付近２ａ
や外周部２ｂなどにおける距離６に応じて異なった面積
に形成されたＣＣＢバンプ取付け面５ａ（本実施の形態
においては、外周部２ｂのＣＣＢバンプ取付け面５ａの
面積の方が、中央付近２ａのＣＣＢバンプ取付け面５ａ
の面積よりも小さく形成されている）を有する複数個の
ＢＬＭ５が設けられたパッケージ基板２を準備する。
や外周部２ｂなどにおける距離６に応じて異なった面積
に形成されたＣＣＢバンプ取付け面５ａ（本実施の形態
においては、外周部２ｂのＣＣＢバンプ取付け面５ａの
面積の方が、中央付近２ａのＣＣＢバンプ取付け面５ａ
の面積よりも小さく形成されている）を有する複数個の
ＢＬＭ５が設けられたパッケージ基板２を準備する。
【００４２】つまり、ＣＣＢバンプ１を介して半導体素
子３とパッケージ基板２とを接続した際に生じる距離６
に応じて、搭載するＣＣＢバンプ１の高さを制御する。
子３とパッケージ基板２とを接続した際に生じる距離６
に応じて、搭載するＣＣＢバンプ１の高さを制御する。
【００４３】その後、パッケージ基板２の複数個のＢＬ
Ｍ５にマスキングを行い、パッケージ基板２の表面に、
例えば、レジストを塗布し、レジスト膜を形成する。
Ｍ５にマスキングを行い、パッケージ基板２の表面に、
例えば、レジストを塗布し、レジスト膜を形成する。
【００４４】続いて、前記マスキングを全て取り外した
後、各々のＢＬＭ５にほぼ一定量のはんだを供給し、前
記はんだ上に再びマスキングを行う。
後、各々のＢＬＭ５にほぼ一定量のはんだを供給し、前
記はんだ上に再びマスキングを行う。
【００４５】さらに、エッチングなどによって前記レジ
スト膜を除去した後、はんだ上のマスクも除去すること
により、ＢＬＭ５上のはんだだけを残す。
スト膜を除去した後、はんだ上のマスクも除去すること
により、ＢＬＭ５上のはんだだけを残す。
【００４６】続いて、パッケージ基板２と半導体素子３
との位置合わせを行った後、前記はんだを溶融してＣＣ
Ｂバンプ１を形成し、パッケージ基板２と半導体素子３
とをＣＣＢバンプ１を介して電気的に接続する。
との位置合わせを行った後、前記はんだを溶融してＣＣ
Ｂバンプ１を形成し、パッケージ基板２と半導体素子３
とをＣＣＢバンプ１を介して電気的に接続する。
【００４７】その後、キャップ４によって半導体素子３
およびその周辺部を封止する。
およびその周辺部を封止する。
【００４８】本実施の形態の半導体集積回路装置および
その製造方法によれば、以下のような作用効果が得られ
る。
その製造方法によれば、以下のような作用効果が得られ
る。
【００４９】すなわち、パッケージ基板２に設けられた
バンプ接続用電極であるＢＬＭ５が、半導体素子３とパ
ッケージ基板２との間の距離６に応じて異なった面積に
形成されたＣＣＢバンプ取付け面５ａを有し、かつ、Ｂ
ＬＭ５にほぼ一定量のはんだを供給してＣＣＢバンプ１
を形成することにより、大きな面積のＣＣＢバンプ取付
け面５ａに搭載したＣＣＢバンプ１はその高さが低くな
り、小さな面積のＣＣＢバンプ取付け面５ａに搭載した
ＣＣＢバンプ１はその高さが高くなる。
バンプ接続用電極であるＢＬＭ５が、半導体素子３とパ
ッケージ基板２との間の距離６に応じて異なった面積に
形成されたＣＣＢバンプ取付け面５ａを有し、かつ、Ｂ
ＬＭ５にほぼ一定量のはんだを供給してＣＣＢバンプ１
を形成することにより、大きな面積のＣＣＢバンプ取付
け面５ａに搭載したＣＣＢバンプ１はその高さが低くな
り、小さな面積のＣＣＢバンプ取付け面５ａに搭載した
ＣＣＢバンプ１はその高さが高くなる。
【００５０】したがって、半導体素子３とパッケージ基
板２との間の距離６が短くなる箇所においては、ＣＣＢ
バンプ取付け面５ａの面積を大きくし、距離６が長くな
る箇所においては、ＣＣＢバンプ取付け面５ａの面積を
小さくすることにより、半導体素子３またはパッケージ
基板２に搭載したＣＣＢバンプ１の高さのばらつきを低
減し、ＣＣＢバンプ１の高さを一様にすることができ
る。
板２との間の距離６が短くなる箇所においては、ＣＣＢ
バンプ取付け面５ａの面積を大きくし、距離６が長くな
る箇所においては、ＣＣＢバンプ取付け面５ａの面積を
小さくすることにより、半導体素子３またはパッケージ
基板２に搭載したＣＣＢバンプ１の高さのばらつきを低
減し、ＣＣＢバンプ１の高さを一様にすることができ
る。
【００５１】これにより、半導体素子３やパッケージ基
板２に反りもしくは凹凸が形成されている場合であって
も、ＣＣＢバンプ１の高さに起因する断線や接続不良を
防止することができ、半導体素子３とパッケージ基板２
とを電気的に接続することが可能になる。
板２に反りもしくは凹凸が形成されている場合であって
も、ＣＣＢバンプ１の高さに起因する断線や接続不良を
防止することができ、半導体素子３とパッケージ基板２
とを電気的に接続することが可能になる。
【００５２】その結果、ＣＣＢバンプ１における電極の
接続の信頼度を向上させることができる。
接続の信頼度を向上させることができる。
【００５３】さらに、ＣＣＢバンプ１における電極の接
続の信頼度を向上させることができるため、ＣＣＢバン
プ接続を用いた半導体集積回路装置の歩留りを向上させ
ることができる。
続の信頼度を向上させることができるため、ＣＣＢバン
プ接続を用いた半導体集積回路装置の歩留りを向上させ
ることができる。
【００５４】なお、半導体素子３およびパッケージ基板
２における外周部２ｂと中央付近２ａとで、半導体素子
３とパッケージ基板２との距離６が異なっている場合が
多いため、パッケージ基板２の外周部２ｂに配置された
ＢＬＭ５のＣＣＢバンプ取付け面５ａの面積と中央付近
２ａに配置されたＢＬＭ５のＣＣＢバンプ取付け面５ａ
の面積とが異なった大きさで形成されている（本実施の
形態においては、外周部２ｂのＣＣＢバンプ取付け面５
ａの面積の方が、中央付近２ａのＣＣＢバンプ取付け面
５ａの面積よりも小さく形成されている）ことにより、
外周部２ｂと中央付近２ａとで搭載後のＣＣＢバンプ１
の高さを一様にすることができる。
２における外周部２ｂと中央付近２ａとで、半導体素子
３とパッケージ基板２との距離６が異なっている場合が
多いため、パッケージ基板２の外周部２ｂに配置された
ＢＬＭ５のＣＣＢバンプ取付け面５ａの面積と中央付近
２ａに配置されたＢＬＭ５のＣＣＢバンプ取付け面５ａ
の面積とが異なった大きさで形成されている（本実施の
形態においては、外周部２ｂのＣＣＢバンプ取付け面５
ａの面積の方が、中央付近２ａのＣＣＢバンプ取付け面
５ａの面積よりも小さく形成されている）ことにより、
外周部２ｂと中央付近２ａとで搭載後のＣＣＢバンプ１
の高さを一様にすることができる。
【００５５】これにより、前記同様、ＣＣＢバンプ１の
高さに起因する断線や接続不良を防止することができ、
半導体素子３とパッケージ基板２とを電気的に接続する
ことが可能になる。
高さに起因する断線や接続不良を防止することができ、
半導体素子３とパッケージ基板２とを電気的に接続する
ことが可能になる。
【００５６】その結果、ＣＣＢバンプ１における電極の
接続の信頼度を向上させることができる。
接続の信頼度を向上させることができる。
【００５７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００５８】例えば、前記実施の形態で説明した半導体
集積回路装置においては、パッケージ基板２の中央付近
２ａに反りが形成された場合であるが、図２に示す本発
明の他の実施の形態の半導体集積回路装置のように、半
導体素子３に凹凸などの段差が形成されている場合であ
ってもよい。
集積回路装置においては、パッケージ基板２の中央付近
２ａに反りが形成された場合であるが、図２に示す本発
明の他の実施の形態の半導体集積回路装置のように、半
導体素子３に凹凸などの段差が形成されている場合であ
ってもよい。
【００５９】これは、一例として、半導体素子３に形成
された配線層の数の違いなどによって形成される段差で
ある。
された配線層の数の違いなどによって形成される段差で
ある。
【００６０】この場合、半導体素子３の中央付近３ａが
外周部３ｂよりも凸形状で高く形成されているため、半
導体素子３の外周部３ｂのＣＣＢバンプ取付け面５ａの
面積を、中央付近３ａのＣＣＢバンプ取付け面５ａの面
積よりも小さく形成することにより、外周部３ｂと中央
付近３ａとで搭載後のＣＣＢバンプ１の高さを一様にす
ることができる。
外周部３ｂよりも凸形状で高く形成されているため、半
導体素子３の外周部３ｂのＣＣＢバンプ取付け面５ａの
面積を、中央付近３ａのＣＣＢバンプ取付け面５ａの面
積よりも小さく形成することにより、外周部３ｂと中央
付近３ａとで搭載後のＣＣＢバンプ１の高さを一様にす
ることができる。
【００６１】さらに、半導体素子３においては、半導体
素子３の外周部３ｂにおける仮想円３ｄ上に配置された
ＢＬＭ５のＣＣＢバンプ取付け面５ａの面積の方が、中
央付近３ａにおける仮想円３ｃ上に配置されたＢＬＭ５
のＣＣＢバンプ取付け面５ａの面積よりも小さく形成さ
れている。
素子３の外周部３ｂにおける仮想円３ｄ上に配置された
ＢＬＭ５のＣＣＢバンプ取付け面５ａの面積の方が、中
央付近３ａにおける仮想円３ｃ上に配置されたＢＬＭ５
のＣＣＢバンプ取付け面５ａの面積よりも小さく形成さ
れている。
【００６２】この時、ＢＬＭ５が配置される中央付近３
ａの仮想円３ｃと外周部３ｂの仮想円３ｄとはほぼ同心
円である。
ａの仮想円３ｃと外周部３ｂの仮想円３ｄとはほぼ同心
円である。
【００６３】これにより、前記実施の形態と同様に、Ｃ
ＣＢバンプ１の高さに起因する断線や接続不良を防止す
ることができ、半導体素子３とパッケージ基板２とを電
気的に接続することが可能になる。
ＣＢバンプ１の高さに起因する断線や接続不良を防止す
ることができ、半導体素子３とパッケージ基板２とを電
気的に接続することが可能になる。
【００６４】なお、図２に示した前記他の実施の形態に
おいても前記実施の形態と同様の効果を得ることができ
る。
おいても前記実施の形態と同様の効果を得ることができ
る。
【００６５】また、前記実施の形態においては、バンプ
接続用電極であるＢＬＭ５にほぼ一定量のはんだを供給
して搭載時に一様な高さとなるＣＣＢバンプ１を形成す
るものであったが、供給するはんだ量を一定とせずに複
数回に分けてはんだを供給することにより、搭載時に一
様な高さとなるＣＣＢバンプ１を形成して半導体集積回
路装置を製造することも可能である。
接続用電極であるＢＬＭ５にほぼ一定量のはんだを供給
して搭載時に一様な高さとなるＣＣＢバンプ１を形成す
るものであったが、供給するはんだ量を一定とせずに複
数回に分けてはんだを供給することにより、搭載時に一
様な高さとなるＣＣＢバンプ１を形成して半導体集積回
路装置を製造することも可能である。
【００６６】この半導体集積回路装置を図１に示す半導
体集積回路装置に付した符号を用いて説明すると、半導
体素子３およびパッケージ基板２にＣＣＢバンプ１を搭
載する複数個のバンプ接続用電極であるＢＬＭ５が設け
られ、半導体素子３またはパッケージ基板２の何れか一
方のＢＬＭ５のＣＣＢバンプ取付け面５ａに、半導体素
子３とパッケージ基板２との間の距離６に応じて異なっ
た高さに形成されたＣＣＢバンプ１が搭載されている。
体集積回路装置に付した符号を用いて説明すると、半導
体素子３およびパッケージ基板２にＣＣＢバンプ１を搭
載する複数個のバンプ接続用電極であるＢＬＭ５が設け
られ、半導体素子３またはパッケージ基板２の何れか一
方のＢＬＭ５のＣＣＢバンプ取付け面５ａに、半導体素
子３とパッケージ基板２との間の距離６に応じて異なっ
た高さに形成されたＣＣＢバンプ１が搭載されている。
【００６７】なお、ＣＣＢバンプ取付け面５ａに搭載さ
れる異なった高さのＣＣＢバンプ１は、前記はんだの供
給を少なくとも２回に分けて形成されたバンプである。
れる異なった高さのＣＣＢバンプ１は、前記はんだの供
給を少なくとも２回に分けて形成されたバンプである。
【００６８】ここで、高さが制御されたＣＣＢバンプ１
の製造方法について説明する。
の製造方法について説明する。
【００６９】まず、パッケージ基板２に設けられた複数
個のＢＬＭ５にマスキングを行い、パッケージ基板２の
表面に、例えば、レジストを塗布し、レジスト膜を形成
する。
個のＢＬＭ５にマスキングを行い、パッケージ基板２の
表面に、例えば、レジストを塗布し、レジスト膜を形成
する。
【００７０】さらに、マスクを全て取り外した後、各々
のＢＬＭ５にほぼ一定量のはんだを供給する。
のＢＬＭ５にほぼ一定量のはんだを供給する。
【００７１】その後、再び、半導体素子３とパッケージ
基板２との間の距離６に応じて、高さを高くして搭載す
べきＣＣＢバンプ１のＢＬＭ５上のはんだに、高くすべ
き所定高さのマスキングを行う。
基板２との間の距離６に応じて、高さを高くして搭載す
べきＣＣＢバンプ１のＢＬＭ５上のはんだに、高くすべ
き所定高さのマスキングを行う。
【００７２】続いて、前記同様、パッケージ基板２の表
面に、例えば、レジストを塗布して、前記マスキング時
のマスクと同様の高さのレジスト膜を形成する。
面に、例えば、レジストを塗布して、前記マスキング時
のマスクと同様の高さのレジスト膜を形成する。
【００７３】さらに、前記マスクを全て取り外した後、
高さを高くして搭載すべき各々のＣＣＢバンプ１のＢＬ
Ｍ５上のはんだに、再び、はんだを供給して前記レジス
ト膜と同様の高さにする。
高さを高くして搭載すべき各々のＣＣＢバンプ１のＢＬ
Ｍ５上のはんだに、再び、はんだを供給して前記レジス
ト膜と同様の高さにする。
【００７４】その後、前記はんだ上にマスキングを行
う。
う。
【００７５】さらに、エッチングなどによって前記レジ
スト膜を全て除去した後、前記はんだ上のマスクも除去
することにより、ＢＬＭ５上のはんだだけを残す。
スト膜を全て除去した後、前記はんだ上のマスクも除去
することにより、ＢＬＭ５上のはんだだけを残す。
【００７６】これにより、ＢＬＭ５上に２回に分けては
んだを供給することにより、ＢＬＭ５上に高さの異なっ
た（この場合、２種類の高さ）ＣＣＢバンプ１を搭載す
ることができる。
んだを供給することにより、ＢＬＭ５上に高さの異なっ
た（この場合、２種類の高さ）ＣＣＢバンプ１を搭載す
ることができる。
【００７７】なお、はんだの供給回数は２回に限らず何
回でもよく、前記供給回数に相当する種類の高さのＣＣ
Ｂバンプ１を形成できることは言うまでもない。
回でもよく、前記供給回数に相当する種類の高さのＣＣ
Ｂバンプ１を形成できることは言うまでもない。
【００７８】続いて、半導体素子３とパッケージ基板２
との位置合わせを行った後、前記はんだを溶融してＣＣ
Ｂバンプ１を形成し、半導体素子３とパッケージ基板２
とをＣＣＢバンプ１を介して電気的に接続する。
との位置合わせを行った後、前記はんだを溶融してＣＣ
Ｂバンプ１を形成し、半導体素子３とパッケージ基板２
とをＣＣＢバンプ１を介して電気的に接続する。
【００７９】その後、キャップ４により半導体素子３お
よびその周辺部を封止して、半導体集積回路装置を製造
することができる。
よびその周辺部を封止して、半導体集積回路装置を製造
することができる。
【００８０】また、図１に示した半導体集積回路装置
は、異なった面積のＣＣＢバンプ取付け面５ａを有する
ＢＬＭ５がパッケージ基板２に設けられた場合であり、
図２に示した半導体集積回路装置は、異なった面積のＣ
ＣＢバンプ取付け面５ａを有するＢＬＭ５が半導体素子
３に設けられた場合であるが、異なった面積のＣＣＢバ
ンプ取付け面５ａを有するＢＬＭ５は、パッケージ基板
２と半導体素子３とのどちらに設けられていてもよく、
また、パッケージ基板２と半導体素子３との両者に設け
られていてもよい。
は、異なった面積のＣＣＢバンプ取付け面５ａを有する
ＢＬＭ５がパッケージ基板２に設けられた場合であり、
図２に示した半導体集積回路装置は、異なった面積のＣ
ＣＢバンプ取付け面５ａを有するＢＬＭ５が半導体素子
３に設けられた場合であるが、異なった面積のＣＣＢバ
ンプ取付け面５ａを有するＢＬＭ５は、パッケージ基板
２と半導体素子３とのどちらに設けられていてもよく、
また、パッケージ基板２と半導体素子３との両者に設け
られていてもよい。
【００８１】さらに、図１および図２に示した半導体集
積回路装置は、バンプ接続用電極であるＢＬＭ５が半導
体素子３とパッケージ基板２との間の距離６に応じて異
なった面積に形成されたＣＣＢバンプ取付け面５ａを有
しているものであるが、距離６が等しい箇所において
は、その箇所に設けられるＢＬＭ５のＣＣＢバンプ取付
け面５ａの面積が同じ大きさであることは言うまでもな
い。
積回路装置は、バンプ接続用電極であるＢＬＭ５が半導
体素子３とパッケージ基板２との間の距離６に応じて異
なった面積に形成されたＣＣＢバンプ取付け面５ａを有
しているものであるが、距離６が等しい箇所において
は、その箇所に設けられるＢＬＭ５のＣＣＢバンプ取付
け面５ａの面積が同じ大きさであることは言うまでもな
い。
【００８２】なお、図１および図２に示した半導体集積
回路装置は、パッケージ基板２の中央付近２ａまたは半
導体素子３の中央付近３ａが、凸状態に変形（反り）あ
るいは段差に形成されたものであるが、反り、凹凸また
は段差などはパッケージ基板２または半導体素子３にお
いて、どの箇所に形成された場合であっても前記半導体
集積回路装置に適用させることが可能である。
回路装置は、パッケージ基板２の中央付近２ａまたは半
導体素子３の中央付近３ａが、凸状態に変形（反り）あ
るいは段差に形成されたものであるが、反り、凹凸また
は段差などはパッケージ基板２または半導体素子３にお
いて、どの箇所に形成された場合であっても前記半導体
集積回路装置に適用させることが可能である。
【００８３】また、ＣＣＢバンプ１の高さを異なった高
さに搭載する技術は、半導体素子３とパッケージ基板２
との接続に限らず、パッケージ基板２と実装基板８との
接続におけるＣＣＢバンプ７においても利用することが
できる。
さに搭載する技術は、半導体素子３とパッケージ基板２
との接続に限らず、パッケージ基板２と実装基板８との
接続におけるＣＣＢバンプ７においても利用することが
できる。
【００８４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８５】（１）．半導体素子または基板の何れか一
方あるいはその両者に設けられたバンプ接続用電極が、
半導体素子と基板との間の距離に応じて異なった面積に
形成されたＣＣＢバンプ取付け面を有し、かつ前記バン
プ接続用電極にほぼ一定量のはんだを供給してＣＣＢバ
ンプを形成することにより、半導体素子または基板に搭
載したＣＣＢバンプの高さのばらつきを低減し、その高
さを一様にすることができる。これにより、ＣＣＢバン
プの高さに起因する断線や接続不良を防止することがで
き、その結果、ＣＣＢバンプ電極における接続の信頼度
を向上させることができる。
方あるいはその両者に設けられたバンプ接続用電極が、
半導体素子と基板との間の距離に応じて異なった面積に
形成されたＣＣＢバンプ取付け面を有し、かつ前記バン
プ接続用電極にほぼ一定量のはんだを供給してＣＣＢバ
ンプを形成することにより、半導体素子または基板に搭
載したＣＣＢバンプの高さのばらつきを低減し、その高
さを一様にすることができる。これにより、ＣＣＢバン
プの高さに起因する断線や接続不良を防止することがで
き、その結果、ＣＣＢバンプ電極における接続の信頼度
を向上させることができる。
【００８６】（２）．ＣＣＢバンプ電極における接続の
信頼度を向上させることができるため、ＣＣＢバンプ接
続を用いた半導体集積回路装置の歩留りを向上させるこ
とができる。
信頼度を向上させることができるため、ＣＣＢバンプ接
続を用いた半導体集積回路装置の歩留りを向上させるこ
とができる。
【００８７】（３）．半導体素子および基板における外
周部と中央付近とで、半導体素子と基板との間の距離が
異なっている場合が多いため、半導体素子または基板の
何れか一方あるいはその両者において、各々の外周部に
配置されたバンプ接続用電極のＣＣＢバンプ取付け面の
面積と、各々の中央付近に配置されたバンプ接続用電極
のＣＣＢバンプ取付け面の面積とが異なった大きさで形
成されていることにより、前記外周部と前記中央付近と
で搭載後のＣＣＢバンプの高さを一様にすることができ
る。これにより、ＣＣＢバンプの高さに起因する断線や
接続不良を防止することができ、その結果、ＣＣＢバン
プ電極における接続の信頼度を向上させることができ
る。
周部と中央付近とで、半導体素子と基板との間の距離が
異なっている場合が多いため、半導体素子または基板の
何れか一方あるいはその両者において、各々の外周部に
配置されたバンプ接続用電極のＣＣＢバンプ取付け面の
面積と、各々の中央付近に配置されたバンプ接続用電極
のＣＣＢバンプ取付け面の面積とが異なった大きさで形
成されていることにより、前記外周部と前記中央付近と
で搭載後のＣＣＢバンプの高さを一様にすることができ
る。これにより、ＣＣＢバンプの高さに起因する断線や
接続不良を防止することができ、その結果、ＣＣＢバン
プ電極における接続の信頼度を向上させることができ
る。
【図１】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す図であり、（ａ）は基板の平面図、
（ｂ）は半導体集積回路装置の断面図である。
の形態の一例を示す図であり、（ａ）は基板の平面図、
（ｂ）は半導体集積回路装置の断面図である。
【図２】本発明の他の実施の形態による半導体集積回路
装置の構造の一例を示す図であり、（ａ）は半導体素子
の平面図、（ｂ）は半導体集積回路装置の断面図であ
る。
装置の構造の一例を示す図であり、（ａ）は半導体素子
の平面図、（ｂ）は半導体集積回路装置の断面図であ
る。
１ ＣＣＢバンプ ２ パッケージ基板（基板） ２ａ 中央付近 ２ｂ 外周部 ２ｃ 仮想円 ２ｄ 仮想円 ３ 半導体素子 ３ａ 中央付近 ３ｂ 外周部 ３ｃ 仮想円 ３ｄ 仮想円 ４ キャップ ５ ＢＬＭ（バンプ接続用電極） ５ａ ＣＣＢバンプ取付け面 ６ 距離 ７ ＣＣＢバンプ ８ 実装基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 明久 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 半導体素子がＣＣＢバンプを介して基板
に接続される半導体集積回路装置であって、前記半導体
素子および前記基板にほぼ一定量のはんだによって形成
されたＣＣＢバンプを搭載する複数個のバンプ接続用電
極が設けられ、前記半導体素子または前記基板の何れか
一方あるいはその両者のバンプ接続用電極が前記半導体
素子と前記基板との間の距離に応じて異なった面積に形
成されたＣＣＢバンプ取付け面を有していることを特徴
とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記半導体素子または前記基板の何れか一方ある
いはその両者において、各々の外周部に配置されたバン
プ接続用電極のＣＣＢバンプ取付け面の面積と各々の中
央付近に配置されたバンプ接続用電極のＣＣＢバンプ取
付け面の面積とが異なった大きさで形成されていること
を特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記半導体素子または前記基板の何れか
一方あるいはその両者において、各々のほぼ同心円上に
配置されたバンプ接続用電極のＣＣＢバンプ取付け面の
面積が、同一円上の配置毎に異なった大きさで形成され
ていることを特徴とする半導体集積回路装置。 - 【請求項４】 半導体素子がＣＣＢバンプを介して基板
に接続される半導体集積回路装置であって、前記半導体
素子および前記基板に前記ＣＣＢバンプを搭載する複数
個のバンプ接続用電極が設けられ、前記半導体素子また
は前記基板の何れか一方のバンプ接続用電極のＣＣＢバ
ンプ取付け面に、前記半導体素子と前記基板との間の距
離に応じて異なった高さに形成されたＣＣＢバンプが搭
載されていることを特徴とする半導体集積回路装置。 - 【請求項５】 請求項４記載の半導体集積回路装置であ
って、前記ＣＣＢバンプ取付け面に搭載される異なった
高さのＣＣＢバンプは、はんだの供給を少なくとも２回
に分けて形成されたバンプであることを特徴とする半導
体集積回路装置。 - 【請求項６】 ＣＣＢバンプを介して半導体素子と基板
とが接続される半導体集積回路装置の製造方法であっ
て、 前記半導体素子および前記基板における反りや凹凸など
の変形状態を検査し、 前記ＣＣＢバンプを介して前記半導体素子と前記基板と
を接続した際に生じる前記半導体素子と前記基板との間
の距離に応じて、前記ＣＣＢバンプの高さを制御し、 高さが制御された前記ＣＣＢバンプを介して前記半導体
素子と前記基板とを電気的に接続することを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25592195A JPH09102497A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25592195A JPH09102497A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09102497A true JPH09102497A (ja) | 1997-04-15 |
Family
ID=17285423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25592195A Pending JPH09102497A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09102497A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001020660A1 (fr) * | 1999-09-09 | 2001-03-22 | Fujitsu Limited | Procede de montage de dispositifs optiques et electriques, et structure de montage |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| US6437439B1 (en) | 1999-04-01 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
| US9245863B2 (en) | 2012-09-28 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor packaging apparatus formed from semiconductor package including first and second solder balls having different heights |
-
1995
- 1995-10-03 JP JP25592195A patent/JPH09102497A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437439B1 (en) | 1999-04-01 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
| US6534862B2 (en) | 1999-04-01 | 2003-03-18 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2001020660A1 (fr) * | 1999-09-09 | 2001-03-22 | Fujitsu Limited | Procede de montage de dispositifs optiques et electriques, et structure de montage |
| US6667550B2 (en) | 1999-09-09 | 2003-12-23 | Fujitsu Limited | Installation structure and method for optical parts and electric parts |
| JP2002141367A (ja) * | 1999-12-27 | 2002-05-17 | Fujitsu Ltd | バンプ形成方法、電子部品、および半田ペースト |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
| US9245863B2 (en) | 2012-09-28 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor packaging apparatus formed from semiconductor package including first and second solder balls having different heights |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| US6661089B2 (en) | Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same | |
| US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US5418687A (en) | Wafer scale multi-chip module | |
| JP2000124393A (ja) | スタックパッケ―ジ及びその製造方法 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| KR20010051976A (ko) | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 | |
| KR19980071599A (ko) | 반도체장치 및 그 제조방법 | |
| US20100136747A1 (en) | Method for manufacturing semiconductor package | |
| JPH05218127A (ja) | 半導体装置及びその製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JPH09102497A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3651362B2 (ja) | 半導体装置の製造方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| US6348740B1 (en) | Bump structure with dopants | |
| JPH0951015A (ja) | 半導体装置 | |
| JPS6384128A (ja) | 混成集積回路装置 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP2001068603A (ja) | 半導体装置及びその製造方法 | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0451056B2 (ja) | ||
| US6420210B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2551243B2 (ja) | 半導体装置 |