WO2001020660A1 - Procede de montage de dispositifs optiques et electriques, et structure de montage - Google Patents

Procede de montage de dispositifs optiques et electriques, et structure de montage Download PDF

Info

Publication number
WO2001020660A1
WO2001020660A1 PCT/JP1999/004908 JP9904908W WO0120660A1 WO 2001020660 A1 WO2001020660 A1 WO 2001020660A1 JP 9904908 W JP9904908 W JP 9904908W WO 0120660 A1 WO0120660 A1 WO 0120660A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
metal pad
pads
substrate
metal pads
Prior art date
Application number
PCT/JP1999/004908
Other languages
English (en)
French (fr)
Inventor
Hidehiko Nakata
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP1999/004908 priority Critical patent/WO2001020660A1/ja
Priority to JP2001524142A priority patent/JP4429564B2/ja
Publication of WO2001020660A1 publication Critical patent/WO2001020660A1/ja
Priority to US10/076,585 priority patent/US6667550B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

明 細 書 光部品及び電気部品の実装構造及びその方法 技術分野
本発明は光部品及び電気部品の実装技術に関し、 特に光通信分野 に適用される光モジユ ールの実装構造及び方法に関する ものである
背景技術
従来、 光モジ ュールの製作工程において、 光導波路と光素子との 位置合わせがコス 卜低減のネ ッ クになつていた。 特に、 光導波路と 光素子である レーザダイオー ド （ L D ) との間の光結合配置にはミ ク ロ ンメ ー トル （ m ) オーダの正確な位置合わせが要求される。 この位置合わせ工程を簡易に行う実装方法と してハ ンダの表面張力 を利用した位置合わせを行うセルファライメ ン 卜実装方法がある。
この実装方法では、 まず基板上に位置合わせの基準となる複数個 の金属パッ ドを形成し、 その上にハングバンプを製作する。 また、 基板上に搭載される光部品の側にも、 前記基板上の各金属パッ ドに それぞれ対応して位置合わせの基準となる金属パッ ドが設けられる 次に、 光部品はその金属バッ ドと基板側のハングバンプとが互い に接触する程度の粗い位置合わせによって基板上に仮搭載される ,： 最後にハンダバンプを加熱溶融すると、 ハンダの表面張力によって 光部品側の金属パッ ドの中心が基板側の金属パッ ドの中心上に引き 寄せられ、 その結果基板と光部品との間の位置合わせが高精度に行 われる。
この実装方法では、 光部品とそれを搭載する基板との間の位置合 わせをよ り高精度に行う には金属パッ ドの径を小さ く する こ とが有 効である （信学技報 O Q E 9 3 — 1 4 5、 1 9 9 3、 P P . 6 1 - 6 6 (文献 1 ) ) 。 一方、 同様なセルファライ メ ン 卜実装技術を用 いる電子部品の側では、 その小型 Z集積化の見地から金属パッ ドの 径を小さ く すべき との要望がある。 しかしながら、 金属パッ ドを小 さ く した場合、 従来においては仮搭載時の位置ずれ許容量が小さ く なってしまい、 その結果実装コス 卜が増大するという問題があつた また、 上述したセルファライ メ ン ト実装方法の別の態様例と して
、 特公平 6 - 2 6 2 2 7号ゃ特開平 9 一 1 8 1 2 0 8号には四隅の パッ ドを大き く する こ とで仮搭載時の許容位置ずれ量を大き く した 電気部品の実装方法が開示されている。
図 1 には、 そのような従来の部品実装構造の一例を示している。 図 1 において.、 基板 1 0 の上には、 搭載される方形の光チップ部 品 2 0 の四隅に対応した粗位置合わせのための大きなパッ ド 1 1 - 1が 4個設けられている。 その周辺と中心部には詳細位置合わせの たの小さなパッ ド 1 1 — 2が多数設けられ、 そして前記パッ ド 1 1 一 1及び 1 1 一 2上にハ ンダノくンプが盛られている。 一方、 光チッ プ部品 2 0 の側にもそれぞれ対応する大きなパッ ド 2 1 — 1 と小さ なパッ ド 2 1 - 2が設けられており、 本例では基板 1 0上の正規の 搭載位置から 6>だけ角度ずれした位置に置かれている。
この実装方法によれば、 光チッ プ部品 2 0 の仮搭載時において相 対する大きなパッ ドパッ ド 1 1 一 1及び 2 1 — 1 同士が互いにハ ン ダバンプを介して接触していれば、 光チップ部品 2 0 はこのバンプ の表面張力により、 その上の小さなパッ ド 2 1 — 2が対応するハン ダバンプに接触する位置まで移動し、 最終的に全てのバンプの表面 張力によって正確な位置合わせが行われる。 しかしながら、 本例で示すように光チップ部品 2 0が基板 1 0上 の正規の搭載位置から 以上角度がずれて配置されると、 上述した ような位置合わせは行われなく なる。 このような角度ずれに対して より大きな ト レラ ンスを提供するには、 大きなパッ ドパッ ド 1 1 — 1及び 2 1 — 1をさ らに大き くする必要がある。 この場合、 小さな パッ ド 1 1 - 2及び 2 1 - 2の配置領域が縮小してその配置個数が 減少し、 その結果最終的な位置合わせ精度が低下するという問題が あった 発明の開示
そこで本発明の目的は、 上記種々の問題に鑑み、 上述した従来技 術に比べて仮搭載時の角度ずれ ト レラ ンスがより大き く 、 且つ高精 度な部品の位置合わせが可能な部品実装構造を提供することにある すなわち、 本発明の部品実装構造によれば、 従来の大きなパッ ド の面積をより小さ く及び Z又はその数を少なく しても部品搭載時の 角度ずれに対して大きな 卜 レラ ンスが保証される.: その結果増大し た他のパッ ドの配置領域に、 より多く の小さなパッ ドを配置するこ とで光部品の実装に必要な mォーダの位置合わせが精密且つ容易 に実現される。 また、 本発明の部品実装構造によれば、 特にレーザ ダイォ一 ド等の発熱量の大きな光部品に対し、 その中央部付近に配 置される大きな金属パッ ドを介した有効な放熱構造が提供される。
本発明によれば、 複数個の第 1 の金属パッ ドが製作された基板と 、 前記第 1 の金属パッ ドの各位置に対応した第 2の金属パッ ドを有 する搭載部品と、 前記第 1及び第 2 の金属パッ ド同士を接合し、 溶 融時の表面張力によつてそれらの間の実装位置合わせを行うハンダ バンプと、 を備えた部品実装構造であって、 前記基板及び Z又は搭 載部品は、 その中央部付近に少な く と も 2 個以上の他の金属パッ ド より も面積の大きな金属パッ ドを有する部品実装構造が提供される また本発明によれば、 複数個の第 1 のバッ ドが製作された基板と 、 前記第 1 の金属パッ ドの各位置に対応した第 2 の金属パッ ドを有 する レーザダイオー ド光部品と、 前記第 1及び第 2 の金属バッ ド同 士を接合し、 溶融時の表面張力によつてそれらの間の実装位置合わ せを行うハングバンプと、 を備えた部品実装構造であって、 前記レ —ザダイォ一 ド光部品は、 その中央部付近に少な く と も 2個以上の 他の金属パッ ドよ り も面積の大きな金属パッ ドを有し、 その活性層 の直下に前記面積の大きな金属パッ ドが配置される部品実装構造が 提供される
さ らに本発明によれば、 基板とその搭載部品とにそれぞれ対応す る複数個の金属バッ ドをパターニングし、 前記基板及び Z又は搭載 部品の中央部付近に少な く と も 2個以上の他の金属パッ ドより も面 積の大きな金属パッ ドを製作する こ と、 前記基板又は搭載部品の金 属バッ ド上にハングバンプを製作するこ と、 前記大きな金属パッ ド とそれに対向するハングバンプとが接触するよ うに粗い位置合わせ を行う こ と、 前記ハンダバンプが溶融しない温度で加熱するこ とで 、 前記大きな金属パッ ドとハングバンプとを仮固定する こ と、 前記 ハンダバンブが溶融する温度で加熱する こ とにより、 溶融時の表面 張力によって前記他の金属パッ ドを含む全ての対向する金属パッ ド 同士間の精密位置合わせを行う こ と、 前記加熱を止めて冷却するこ とで、 固定実装を完了する こ と、 から成る部品実装方法が提供され る。 図面の簡単な説明 図 1 は、 従来の部品実装構造の一例を示した図である。
図 2 は、 本発明による部品実装構造の原理構成例を示した図であ る。
図 3 は、 本発明による部品実装プロセスの一例を示した図である 図 4 は、 本発明による部品実装プロセスの処理フロー例を示した 図である。
図 5 は、 本発明の第 1 の実施例の斜視図である。
図 6 は、 本発明の第 1 の実施例の側断面図である。
図 7 は、 本発明の第 1 の実施例の上面図である。
図 8 は、 本発明の第 2 の実施例の斜視図である。
図 9 は、 本発明の第 2 の実施例の側断面図である。
図 1 0 は、 本発明の第 2の実施例の上面図である。 発明を実施するための最良の形態
図 2 は、 本発明による部品実装構造の原理構成例を示したもので ある
図 2 は、 先に説明した図 1 の従来技術と対比して描いており、 図 2 の基板 1 0、 光チップ部品 2 0、 及びそれらに製作される大きな
1 1 一 1及び 2 1 — 1、 そして小さな 1 1 — 2及び 2 1 - 2 はそれぞれ図 1で説明したものと同じである。 本発明によれ ば、 大きなパッ ド 1 1 一 1及び 2 1 — 1 は光チップ部品 2 0 の搭載 領域内の中央部付近に集中して配置される。
その結果、 本例でも図 1 と同様に光チップ部品 2 0が基板 1 0上 の正規の搭載位置から 0だけ角度ずれを起こ して配置されてはいる が、 図 2 に斜線で示すように大きなパッ ド 1 1 — 1及び 2 1 — 1同 士の間には十分な接触領域 （重複領域） が存在するため、 従来の四 隅に大きな金属パ ッ ドを持つ構造より も大きな角度ずれ ト レラ ンス を得る こ とができる。
このよ う に、 従来構造が四隅に大きな金属パッ ドを有する もので あって 0の位置ずれが生ずる と全ての金属パッ ドとハンダバンプが 接触しな く なりセルファライ メ ン ト効果が効かな く なるのに対し、 本発明の構造であれば同じ の角度ずれが生じた場合でも中央部付 近に配置した大きな径をもつ金属パッ ドが対応するバンプと接触す るためセルファライメ ン 卜効果が働いて位置合わせが行われる,:， 以降の動作は従来と同様であり、 光チ ッ プ部品 2 0 は大きなパッ ド 1 1 ― 1及び 2 1 - 1 同士の間のハングバンプの表面張力によつ て小さなバッ ド 1 1 - 2 及び 2 1 — 2 同士が互い ίこ接触する位置ま で移動し、 最終的に全てのバンプの表面張力によって正確な位置合 わせが行われる :：
従って、 本発明の部品実装構造によれば、 中央部付近の大きなパ ッ ドの面積を従来の大きなパッ ドより も小さ く 及び Ζ又はその配置 個数を少な く しても部品搭載時の角度ずれに対して同等若し く はそ れ以上の大きな角度ずれ 卜 レラ ンスが保証される ことから、 その分 增加した他のパッ ドの配置領域により多く の小さなバッ ドを配置す るこ とが可能であり、 光部品の実装に必要な mオーダの位置合わ せが精密且つ容易に実現される。 また、 図 2 から明らかなように、 中央部付近に配置される大きな金属パッ ドは放熱構造も提供するこ とから、 発熱量の多いレーザダイオー ド光部品等への適用に有用で め
図 3 は、 本発明の部品実装プロセスの一例を示したものである。 また、 図 4 には、 図 3 の部品実装プロセス と関連した処理フ ロー の一例を示している。
先ず、 図 3 ( a ) に示す光部品 2 0 の仮搭載の前に、 基板 1 0 と 光部品 2 0 の双方にそれぞれ対向する金属パッ ド 2 1 — 1 、 2 1 - 2 、 及び 1 1 力くパターニングされる （ S 1 0 1 ) c パターニングに はフ ォ 卜 リ ソグラフィ ー技術が用いられる。 次に、 基板 1 0又は光 部品 2 0 のいずれか一方の側にハンダバンプ 3 0が製作される （ S 1 0 2 ) ： なお、 図 3では、 大きな金属パッ ド 2 1 - 1 が光部品 2 0 の側にだけ設けられ、 また基板 1 0 の側にはハンダバンプ 3 0が 設けられている例について説明する。
図 3 ( a ) に示す仮搭載では、 光部品 2 0 は、 その上に設けられ た金属パッ ド 2 1 - 1及び 2 1 _ 2 の内、 少な く と もその中央部付 近に設けられた大きな電極パッ ド 2 1 — 1が基板 1 0上のハンダバ ンプ 3 0 に接触するように粗い位置合わせが行われた後、 基板 1 0 上に搭載される （ S 1 0 3 ) 。 なお、 光部品 2 0 を搭載する際には 、 ノ、ンダバンプが溶融しない 1 5 0。 C程度の温度で加熱し、 大き な電極パッ ド 2 1 - 1 とハンダバンプ 3 0 とを熱圧着によって仮固 定する （ S 1 0 4 ) 。
次に、 還元作用を持つガス雰囲気中において 3 2 0 ° C程度の加 熱を行う。 それによつて図 3 ( b ) に示すようにハングバンプ 3 0 が溶融し、 その表面張力によって光部品 2 0上の大きな電極パッ ド 2 1 - 1 の中心が基板 1 0上の電極パッ ド 1 1 の中心に引き寄せら れる。 その結果、 図 3 ( c ) に示すように光部品 2 0上の小さな電 極パッ ド 2 1 - 2が対応するハンダバンプ 3 0 と接触し、 以降は全 てのハンダバンプ 3 0 の表面張力によつて光部品 2 0上の電極バッ ド 2 1 - 1及び 2 2 — 2 の中心が基板 1 0上の電極パッ ド 1 1 の中 心に引き寄せられる。 最終的には、 図 3 の （ d ) に示すように、 特 に小さな電極パッ ド 2 1 — 2 に作用する表面張力によつて光部品 2 0 の実装位置が精密にァライ メ ン 卜 される （ S 1 0 5 ) 。
最後に、 図 3 の （ d ) に示すよ うに加熱を停止して自然冷却する と、 位置合わせが行われた状態でハンダバンプ 3 0が固ま り、 基盤 1 0上に精密に位置合わせされた光部品の実装が完了する （ S 1 0
6 )
図 5 〜図 7 には、 本発明による部品実装構造を適用 した第 1 の実 施例を示している。 図 5 は第 1 の実施例の斜視図、 図 6 は側断面図 、 そして図 7 は上面図である：，
先ず、 石英またはプラスチ ッ ク部材等で光導波路 5 0 を作製した シ リ コ ン基板 1 0 の全表面に真空蒸着またはスバッ タ リ ングによつ て金属膜がつ く られ、 これをフ オ ト リ ソグラフィ 一の手法を用いた パターニングによって金属バッ ド 1 1 ( 図 6 ) が製作される。 この 時、 光導波路 5 0 の中心と大きな金属パッ ド 1 1 の中心、 すなわち 互いの光軸、 とが一致するよう に製作しておく （ 図 7 ) ：
本例において、 金属パッ ド 1 1 の大きい方のバッ ド径は 1 0 0 μ mで小さいほうの金属パッ ドは 4 0 mである。 こ こで、 大きい径 のパッ ドを 2個と したのは、 最終的な搭載精度が主に小さい径のバ ンプ個数で決まるため、 大きい径のパッ ドを粗位置合わせに必要な 最小限の個数である 2 と し、 その分だけ小さい径のパッ ドの個数を 増して実装精度を向上させるためである .：
次に、 蒸着またはメ ツキによって 1 0 m厚さの A u 8 0 w t % 一 S n 2 0 w t % ヽンダを、 1 0 0 mのパッ ドの方には 1 3 6 μ m径で、 そ して 4 0 mのバッ ドの方には 7 0 m径で供給し、 こ のハンダ材にフラ ッ ク スを塗布して加熱溶融するとハンダ材は濡れ のよい金属バッ ド上に集ま り全てのハンダバンプの高さ力くほぼ等し いハングバンプ 3 0 が製作できる （図 5 )
次に、 基板上に製作した金属パッ ド 1 1 と同一のパターンの金属 ノ、：ッ ド 2 1 を製作した 3 0 0 〃 m X 5 0 0 mのレーザダイオー ド ( L D ) 2 2 (図 5及び 6 ) をこのハングバンプ上に仮搭載する。 この際、 小さい径の金属バッ ド 2 1 — 2 と基板側のハングバンプ 3 0 は接触している必要はな く 、 大きな金属パッ ド 2 1 — 1が対応す るハングバンプ 3 0 と接触してさえいればよい。
次に、 レーザダイォ一 ド 2 2 を仮搭載した基板を、 表面張力が十 分に働く よ うにフ ォー ミ ングガス （ H 2 ： 1 0 %、 N 2 ： 9 0 % ) 等の還元作用をもつガス雰囲気中で 3 2 0 °Cに加熱し、 A u S nを 成分とするハングバンプを溶融する。 この場合、 先ず大きな径のハ ンダバンプが、 接触している レーザダイオー ド 2 2 の大きな金属パ ッ ド 2 1 — 1 に濡れ広がり、 その表面張力によってレーザダイォー ド 2 2上の小さな金属パッ ド 2 1 — 2が対応するハンダバンプ 3 0 に接触する位置までレーザダイオー ド 2 2 を引き寄せる。
その後は、 全てのハンダバンプ 3 0が対応する金属パッ ド 2 1 - 1 及び 2 1 — 2 に濡れ広がり、 全バンプの表面張力によってレーザ ダイオー ド 2 2 の活性層 2 3 (図 6及び 7 ) と光導波路 5 0 のコア が高精度に位置合わせされる。 この場合、 大きな金属パッ ド 2 1 - 1 を接合するハンダバンプ 3 0 の接合後の形状は、 応力の集中が少 ない鼓型 （日本金属学会誌 第 5 1巻第 6号、 1 9 8 7、 P P . 5 5 3 - 5 6 0 (文献 2 ) ) になっており （図 6 ) 、 信頼性の高い接 合形状が自動的に得られる。
さ らに、 本例からも明らかなように、 大きな金属パッ ド 2 1 — 1 はレーザダイオー ド 2 2 の活性層 2 3 の直下に配列されるため、 従 来例のように大きな金属パッ ドが四隅に配置される場合と比較して 、 本願発明による構造は本質的に高い放熱効果を有する こ とが分か る ,：
図 8 〜図 1 0 には、 本発明による部品実装構造を適用した第 2 の 実施例を示している。 図 8 は第 2 の実施例の斜視図、 図 9 は側断面 図、 そ して図 1 0 は上面図である。 本例では、 先ずシ リ コ ン基板 1 0上にアルカ リ エ ツ チャ ン トを用 いた異方性ェツチングによって溝 1 2 が形成される。 この溝 1 2 の 中心と基板 1 0上で光軸上に配列される金属パッ ドの中心とがー致 するように第 1 の実施例と同様な方法で金属パッ ド 1 1 が製作され る （図 9及び 1 0 ) 。 本実施例では図 3 の例と同様に金属パッ ド 1 1 の径はすべて同じ 4 0 mと してある。 従って、 基板 1 0 側には 大きな金属 ' ッ ドを設けていな 、：
次に、 第 1 の実施例と同様に 1 0 / m厚さの A u 8 0 w ΐ % - S η 2 O w t %ハングを 7 0 m径で供袷し、 フラ ッ ク スを塗布して 加熱溶融する こ とによりハングバンプ 3 0 を製作する。 このように 、 ノヽンダバンプ 3 0 を製作する側の金属バッ ド径をそろえる と、 全 てのパッ ドにつけるハンダ材の量が同一となるためバンプ製作の方 法の選択枝が広がる。 すなわち、 第 1 の実施例で述べた蒸着ゃメ ッ キ以外にも、 A u S n箔をポンチとダイ打ち抜きで供給するプレス 打ち抜き法や微少ハンダボ一ル等によつてハンダ材を供給する こと も可能となる。
次に、 図 5 と同じ配置で 1 0 0 m径のバ ッ ドを 2個と 4 0 m 径の金属バ ッ ドを 8個製作した 3 0 0 m X 5 0 0 mのレーザダ ィオー ド （ L D ) 2 2 をこのハンダバンプ 3 0上に仮搭載し、 フ ォ 一 ミ ングガス （ （H 2 ： 1 0 %、 N 2 ： 9 0 %) 等の還元作用をも つガス雰囲気中で 3 2 0 °Cに加熱する こ とで A u S nハンダバンプ を溶融する。
本例のよ うに片側 （基板 1 0 の側） のバンプが小さい場合でも、 図 3 に示したように第 1 の実施例と同様の過程で位置合わせが行わ れる 最終的な位置精度は、 主にレーザダイオー ド 2 2上の小さい 金属パッ ド 2 1 — 2 に濡れ広がる基板 1 0上のハンダバンプ 3 0 の 表面張力によって決まるため、 第 1 の実施例とほぼ同程度の接合精 度が得られる c.
最後に、 溝 1 2 に光フ ァイバ 5 1 を嵌合する こ とにより、 光フ ァ ィバ 5 1 と レーザダイオー ド 2 2 とを高精度に位置合わせし固定実 装する。 発明者が第 2 の実施例と同様の接合形態で位置合わせ精度 を評価した実験によれば、 仮搭載時に大きな金属パッ ドが対応する ハンダバンプに接触していれば、 ハンダの表面張力によつて位置合 わせが行われ 1 a m以下の最終搭載精度が得られた。
上述した第 1及び第 2 の実施例によれば、 仮置きの時の角度ずれ 量は 4 6。 程度まで許容された。 しかしながら、 同じ 3 0 0 m 5 0 0 mのレーザダイオー ドであってその四隅に 1 0 0 m径の バッ ドをもち、 中心部に 4 0 mの金属パッ ドをもつ従来構造で実 装した場合には、 仮置き時の角度ずれは 1 3 ° 程度までしか許容さ れなかつた。 なお、 上記第 1及び第 2 の実施例では搭載チップと し てレーザダイォ一 ドを用いたが、 それ以外の光部品や電子部品の実 装も同様に可能であることは言う までもない。
さ らに、 上記第 1及び第 2 の実施例では、 2つの物 （光導波路と レーザダイオー ド等） の相対的な位置合わせを行っているが、 本願 発明の実装構造が任意の 3つ以上の物の位置合わせに容易に適用可 能なこ とは言う までもない。 また、 ノヽンダ材と して A u S nを用い ていたが、 P b S n 、 S n等これ以外のハンダ材を用いる こと も当 然に可能である .:
以上述べたよ うに、 本発明によれば従来より仮搭載の角度ずれ許 容量が大き く 、 しかも最終的な位置合わせ精度の高いセルファライ メ ン ト実装を実現することができる。 これにより、 自動機等での搭 載時のタ ク 卜 タイムを大幅に低減可能となり、 低価格化量産化の向 上に寄与する と ころが極めて大きい。
また、 搭載チッ プが ^ mオーダの光部品である場合もセルファラ ィメ ン 卜効果によって 1 a m以下の最終搭載精度を得ることができ るため光伝送モジユールの高品質化、 低損失化に寄与するところが 極めて大きい。
さ らに、 本発明によれば大きな金属パッ ドがレ一ザ等の発熱量の 大きな光部品の中央部付近に配置されるため、 本発明による実装構 造は本質的に高い放熱効果を提供する。

Claims

請 求 の 範 囲
1 . 複数個の第 1 の金属パッ ドが製作された基板と、
前記第 1 の金属パッ ドの各位置に対応した第 2 の金属バッ ドを有 する搭載部品と、
前記第 1及び第 2 の金属パッ ド同士を接合し、 溶融時の表面張力 によってそれらの間の実装位置合わせを行うハンダバンプと、 を備 えた部品実装構造であつて、
前記基板及び Z又は搭載部品は、 その中央部付近に少なく とも 2 個以上の他の金属パッ ドょり も面積の大きな金属パッ ドを有するこ とを特徴とする部品実装構造。
2 . 前記中央部付近の金属パッ ドの個数は 2個である請求項 1記 載の構造。
3 . 前記ハングバンプは、 前記基板側に製作される請求項 1記載 の構造。
4 . 前記ハングバンプは、 前記接合前の高さが同一である請求項 1記載の構造。
5 . 前記ハンダバンプが製作される前記第 1又は第 2 の金属パッ ドの大きさは全て同じであり、 且つ製作されるハンダバンプの大き さも均一である請求項 1記載の構造：
6 . 前記第 1及び第 2 の金属パッ ドの形状は円形状である請求項 1記載の構造。
7 . 複数個の第 1 の金属パッ ドが製作された基板と、
前記第 1 の金属パッ ドの各位置に対応した第 2 の金属パッ ドを有 するレーザダイォ一 ド光部品と、
前記第 1及び第 2 の金属バッ ド同士を接合し、 溶融時の表面張力 によってそれらの間の実装位置合わせを行うハンダバンプと、 を備 えた部品実装構造であって、
前記レーザダイォ一 ド光部品は、 その中央部付近に少な く と も 2 個以上の他の金属パッ ドょ り も面積の大きな金属パッ ドを有し、 そ の活性層の直下に前記面積の大きな金属パッ ドが配置される ことを 特徴とする部品実装構造。
8 . 基板とその搭載部品とにそれぞれ対応する複数個の金属パッ ドをパターニングし、 前記基板及び Z又は搭載部品の中央部付近に 少な く と も 2個以上の他の金属パッ ドより も面積の大きな金属パッ ドを製作すること、
前記基板又は搭載部品の金属パッ ド上にハンダバンプを製作する こ と、
前記大きな金属パッ ドとそれに対向するハンダバンプとが接触す るように粗い位置合わせを行う こ と、
前記ハンダバンプが溶融しない温度で加熱する こ とにより、 前記 大きな金属パッ ドとハンダバンプを仮固定する こと、
前記ハ ンダバンプが溶融する温度で加熱する こ とにより、 溶融時 の表面張力によつて前記他の金属パッ ドを含む全ての対向する金属 パッ ド同士間の精密位置合わせをおこなう こ と、
前記加熱を止めて冷却する こ とにより、 固定実装を完了すること から成る こ とを特徴とする部品実装方法。
PCT/JP1999/004908 1999-09-09 1999-09-09 Procede de montage de dispositifs optiques et electriques, et structure de montage WO2001020660A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP1999/004908 WO2001020660A1 (fr) 1999-09-09 1999-09-09 Procede de montage de dispositifs optiques et electriques, et structure de montage
JP2001524142A JP4429564B2 (ja) 1999-09-09 1999-09-09 光部品及び電気部品の実装構造及びその方法
US10/076,585 US6667550B2 (en) 1999-09-09 2002-02-19 Installation structure and method for optical parts and electric parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/004908 WO2001020660A1 (fr) 1999-09-09 1999-09-09 Procede de montage de dispositifs optiques et electriques, et structure de montage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/076,585 Continuation US6667550B2 (en) 1999-09-09 2002-02-19 Installation structure and method for optical parts and electric parts

Publications (1)

Publication Number Publication Date
WO2001020660A1 true WO2001020660A1 (fr) 2001-03-22

Family

ID=14236670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/004908 WO2001020660A1 (fr) 1999-09-09 1999-09-09 Procede de montage de dispositifs optiques et electriques, et structure de montage

Country Status (3)

Country Link
US (1) US6667550B2 (ja)
JP (1) JP4429564B2 (ja)
WO (1) WO2001020660A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316043A (ja) * 2004-04-28 2005-11-10 Yokohama Tlo Co Ltd マイクロミラー素子及びその製造方法
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法
WO2020203365A1 (ja) * 2019-03-29 2020-10-08 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE525405C2 (sv) * 2002-08-09 2005-02-15 Acreo Ab Speglar för polymera vägledare, förfarande för deras framställning, samt optisk vågledaranordning
FR2848338B1 (fr) * 2002-12-05 2005-05-13 Cit Alcatel Procede de fabrication d'un module electronique comportant un composant actif sur une embase
US7027694B2 (en) * 2003-11-20 2006-04-11 Agilent Technologies, Inc. Alignment assembly and method for an optics module
US20060024067A1 (en) * 2004-07-28 2006-02-02 Koontz Elisabeth M Optical I/O chip for use with distinct electronic chip
FR2890235B1 (fr) * 2005-08-30 2007-09-28 Commissariat Energie Atomique Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede
DE102010048003B4 (de) * 2010-05-05 2016-01-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von mechanischen Anschlägen zur Selbstjustage und Vorrichtung mit Anschlägen zur Selbstjustage
USD816135S1 (en) 2014-12-19 2018-04-24 Myron Walker Spoked solder pad
WO2016100984A1 (en) * 2014-12-19 2016-06-23 Walker Myron Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
US10893639B2 (en) * 2017-01-12 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Component mounting using feedback correction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10150074A (ja) * 1996-11-18 1998-06-02 Nittetsu Semiconductor Kk 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10150074A (ja) * 1996-11-18 1998-06-02 Nittetsu Semiconductor Kk 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316043A (ja) * 2004-04-28 2005-11-10 Yokohama Tlo Co Ltd マイクロミラー素子及びその製造方法
JP4651302B2 (ja) * 2004-04-28 2011-03-16 よこはまティーエルオー株式会社 マイクロミラー素子の製造方法
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法
WO2020203365A1 (ja) * 2019-03-29 2020-10-08 日東電工株式会社 光素子付き光電気混載基板およびその製造方法
JP2020166189A (ja) * 2019-03-29 2020-10-08 日東電工株式会社 光素子付き光電気混載基板およびその製造方法
JP7408292B2 (ja) 2019-03-29 2024-01-05 日東電工株式会社 光素子付き光電気混載基板およびその製造方法

Also Published As

Publication number Publication date
US6667550B2 (en) 2003-12-23
US20020071642A1 (en) 2002-06-13
JP4429564B2 (ja) 2010-03-10

Similar Documents

Publication Publication Date Title
US5793914A (en) Optical module & method for manufacturing the same
US5249733A (en) Solder self-alignment methods
JP3028791B2 (ja) チップ部品の実装方法
US9335474B2 (en) Optical devices and methods of fabricating the same
EP1122567A1 (en) Passive alignement using slanted wall pedestal
JP2985830B2 (ja) 光モジュール及びその製造方法
WO2001020660A1 (fr) Procede de montage de dispositifs optiques et electriques, et structure de montage
JPH06120225A (ja) 光モジュールの製造方法
JP2007133011A (ja) 光結合構造およびその製造方法、光モジュール
EP0718653B1 (en) Selfaligned optical element and optical wave-guide by means of solder bumps on rectangular pads
US6762119B2 (en) Method of preventing solder wetting in an optical device using diffusion of Cr
JPH10170769A (ja) 光素子の実装方法
JP4605850B2 (ja) 光実装基板の製造方法
KR100524672B1 (ko) 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JP4052848B2 (ja) 光素子の実装方法
JPH03184384A (ja) 光モジュール用サブマウント及びその製造方法
JP3393483B2 (ja) 光半導体モジュール及びその製造方法
JP2000022279A (ja) 光素子の実装構造
Sasaki et al. Self-aligned assembly technology for laser diode modules using stripe-type AuSn solder bump flip-chip bonding
JP2001156432A (ja) モジュール及び電子部品の実装方法
JP3884903B2 (ja) 光モジュール、光伝送装置及びその製造方法
JP2002156561A (ja) 光集積モジュール
JP3090427B2 (ja) はんだバンプの接続方法
JPH0766209A (ja) バンプ材並びにその製造方法及びそれを用いた光部品実装方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 524142

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10076585

Country of ref document: US