JP3884903B2 - 光モジュール、光伝送装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は光通信分野等に用いられる半導体発光素子又は受光素子を実装した光モジュール及びこの光モジュールを用いた光伝送装置に関するものである。
【０００２】
【従来の技術】
近年、一般家庭への情報サービスの拡充を図るため、加入者系光伝送システムの開発が進められている。各家庭への設置という観点から、本システムに使用される光モジュールには低価格化が要求されている。従来の光モジュールは、ファイバと発受光素子の光軸調整を、発光素子の光出力をファイバ端でモニタしながら、あるいは受光素子の光電流をモニタしながら行うアクティブアライメント方式により作製されていたが、このアライメント作業時間が大きなコスト要因となっていた。
【０００３】
この問題を解決するため、光信号出力の観察の手間をなくし、アライメントマークを用い、位置決めされた光軸無調整のファイバ、導波路、光素子等実装を行うパッシブアライメント表面実装法が必須となってきている。
【０００４】
このパッシブアライメント方法については、例えば、特開平１１−１４５５５８に記載されている方法や素子表面に設けた電極パタンを実装基板の表面に設けた電極パタンに赤外透過光を用いて合わせる等の技術がある。
【０００５】
また、素子の外形を利用して機械的位置合わせによるアライメント方法もある。例えば特開平１１-３３７７７７では、基板に設けた光素子搭載用の凹部の傾斜面に素子の一辺を突き当てる方式によりアライメントを行っている。
【０００６】
【発明が解決しようとする課題】
アライメントパタンとして電極を用いる方式は、素子の発受光部と、電極形成が同一マスク或いは互いに位置が整合されたマスクを使用しないため、各々のマスク形成における位置ずれが、そのまま搭載時の光軸ずれに影響してしまうおそれがある。
【０００７】
また、同様の理由でモジュール基板においても、光導波路及びファイバ設置溝とアライメントマークの間に位置ずれが生じてしまうおそれがある。
【０００８】
更にまた、赤外透過方式に関しては、画像解像度限界による位置ずれの発生や認識プログラム等を含めた装置コストが問題となる。
また、透過認識を用いない素子の外形を利用した機械的位置合わせは、上記赤外透過方式と比して、劈開による素子化の精度が１０μｍ程度と大きく、水平方向の結合トレランスが小さい発光素子には適用するのは歩留まり上難しい。
【０００９】
本発明の目的は、半導体光素子を実装基板に位置精度よく実装した光モジュール及びその製造方法を提供することである。
【００１０】
また、本発明の他の目的は、実装基板上で光ファイバーの先端部に対して位置精度よく半導体光素子を対向配置して実装した光モジュール及びそれを用いた光伝送装置を提供することである。
【００１１】
【課題を解決するための手段】
本願において開示される発明の内、代表的なものの概要を簡単に説明すれば次の通りである。
【００１２】
即ち、本発明による光モジュールは、半導体素子の半導体活性領域の位置と自己整合した（即ち、セルフアラインされた）アライメントマーク部を素子自体の表面に持たせ、このアライメントマーク部を用いて基板へ実装するものである。
【００１３】
例えば、半導体受発光素子の活性領域形成マスクと同一あるいは同時形成したマスクを用いて、結晶成長により素子表面に凸部又は凹部を形成し、これをアライメントマークとすることにより、発光又は受光する半導体活性領域とアライメントマークとの位置ずれを極小に抑えることができるのである。
【００１４】
また、モジュール基板には光ファイバ設置溝の位置と自己整合され上記凸部又は凹部とあわせる第２の凹部又は凸部のアライメントマーク部を基板表面に設けることにより、モジュール基板側でも、アライメントマークと光軸を自己整合させることができる。
これらを組み合わせることにより、光素子の活性領域とモジュール基板上の光ファイバ或いは光導波路との高精度な位置合わせがパッシブアライメント方法で可能となり、また結合損を低減することができる。
【００１５】
【発明の実施の形態】
実施例１
図１は、本発明の一実施例を説明するための埋込型構造の半導体レーザ発光素子の要部断面図であり、図７〜図９は、その半導体レーザ発光素子の製造工程を示す素子要部の工程別断面図である。これらの図において同じ構成物は同一の番号で表示されている。
【００１６】
まず、図７の（ａ）に示すように、ＩｎＰ等の金属間化合物からなる半導体基板１３を用意し、その表面上にＭＯ-ＣＶＤ法により半導体バッファー形成層２０及び半導体活性領域形成層１４を結晶成長させる(図７の（ｂ）)。
【００１７】
活性領域形成層１４の表面をＳｉＯ2やＳｉ3Ｎ4等の層（１８）で覆い、さらにその層を通常のフォトマスクを用いたフォトエッチング技術によりパターニングすることにより、図８の（ｃ）のようにマスク１８を形成する。マスク１８の周囲の半導体層１４は露出されている。
【００１８】
次いで、図８の（ｄ）のように活性領域形成層１４、バッファ形成層２０を含む半導体基板１３の一部を選択的にエッチング除去する。これにより、エッチングマスク１８直下に活性領域１４を有するメサ部１５が形成される。即ち、この工程でマスク１８によってレーザ光を発光する活性領域の位置が規定される。
【００１９】
次に、このエッチングに用いたエッチングマスク１８がそのまま残された状態で、ＩｎＰやＧａＡｓ等の化合物半導体層を上表面に気相成長させることにより、図９の（ｅ）に示すように上記メサ部を取り囲む第１の半導体埋込部１２を形成する。
【００２０】
このように、活性領域１４の位置を規定してその表面を覆うマスク１８をそのままの位置で残した状態で第１の半導体埋込を行うことにより、後述するアライメントマーク部と活性領域１４との位置ずれを最小限に抑えることができるのである。
【００２１】
なお、第１の埋込部１２の内部には、活性領域１４以外の半導体表面部分に電流が流れるのを防ぐための電流ブロック層１９（Ｎ型）が埋入されている。
【００２２】
次に、このマスク１８を取り除いて活性領域１４の表面を露出させ、化合物半導体層を気相成長することにより、図９の（ｆ）に示すように第２の埋込部１１を形成する。このようにして図１の半導体レーザ発光素子が形成される。
【００２３】
この場合、第１及び第２の埋込部１２、１１の気相成長は、気相成長の条件を低温、低圧とし、平坦部が（１００）面の上に行い、ストライプ方向は（１１０）面とすることにより、成長速度の遅い（１１１Ｂ）面１７に沿って、凸部１６が形成される。この凸部１６は、例えば温度５５０±１０℃、圧力４０±５ｔｏｒｒの条件で気相成長させることにより、高さを約１．２μｍとすることができる。
【００２４】
以上のことから理解されるように、この凸部１６は、活性領域１４を取り囲んでその位置と自己整合的に精度よく位置決めされており、これを後述するように実装時のアライメントマークに使用すると、アライメントマークと活性領域１４との位置ずれは形成マスクが共通のために０．２μｍ以下と実質的に極めて小さく抑えることが出来る。
【００２５】
なお、この凸部１６は、埋込や気相成長における温度条件及び圧力条件を変更することにより、必要に応じた高さに再現性よく調整することができる。
【００２６】
実施例２
図２は、本発明の他の実施例に関する埋込型構造の半導体受発光素子の断面構造図である。半導体基板１３上に半導体受発光素子を形成する工程において、半導体活性領域１４を有するメサ部１５を形成するためのエッチングマスク形成と同時に活性領域形成層１４表面の他の部分にも形成したマスク１８を用いて実施例１と同様なプロセスによって、活性領域１４の両脇に凹部２１又は凸部２６を形成する。
【００２７】
これらの凹部２１又は凸部２６もまた、結果的には活性領域１４の位置と正確に自己整合されているので、同様に後述するような実装時のアライメントマークに利用することができる。前記同様にアライメントマークと活性領域１４の位置ずれは０．２μｍ以下となる。
【００２８】
実施例３
図３は、本発明の一実施例である半導体受発光素子をモジュール基板に搭載した光モジュールの要部断面図である。
【００２９】
放熱性の良いモジュール基板３３の上表面に設けられた凹部（Ｖ溝）３２に、裏返された前記実施例での半導体受発光素子３０の凸部３１（図１での１６、又は図２での２６に対応する。）を合わせ、接続用はんだ３５を溶融し、素子電極３４と基板電極３６を接続する。
【００３０】
なお、この際、はんだ３５を加熱し溶融している状態で半導体素子３０の凸部３１（図１での１６、図２での２６に対応する。）と基板３３の凹部３２に正確に位置合わせさせ、適度に荷重を加えることにより該部の斜面部におけるお互いのすべりを利用して凸部の中心と凹部の中心とが一致するように位置合わせすることが可能である。なお、この加熱処理時に実装される素子の高さも調整することができる。この後、素子裏面に導通用金属ワイヤ３７をボンディングして光モジュールが製作される。
【００３１】
例えば、図３において結合損失が１ｄＢの位置ずれトレランスが２μｍである場合、凸部３１の径を６μｍ、凹部３２の径を８μｍとすれば良い。
【００３２】
以上のことからも理解されるように、図３の例とは逆に３１を凹部とし３２を凸部としてもよいが、いずれの場合も断面が凸部はピラミッド形状で凹部は逆ピラミッド形状とし、また凹部は凸部を収納できるように凸部よりも大きくした方が望ましい。
【００３３】
実施例４
図４は、本発明の他の実施例である半導体受発光素子をモジュール基板に搭載した光モジュールの要部断面図である。図３と同様に、モジュール基板３３上の凹部３２に、前記した半導体受発光素子３０の凸部３１を合わせた後、半導体受発光素子３０の一主表面にわたって幅広く設けられた（図４のように、はんだの溶融時の表面張力を利用して主表面からはみ出さない程度に設けることが望ましい。）接続用はんだ３５を溶融し、素子電極３４と基板電極３６を接続する。
【００３４】
この場合も前記と同様にはんだを加熱中に、素子に荷重を加えることにより、素子の凸部３１が、モジュール基板の凹部３２に容易にはまって勘合され、更に加重して押し込むことにより、高精度に位置合わせが可能である。この後、導通用ワイヤ３７をボンディングする。
【００３５】
なお、埋め込み型のＢＨレーザでは実質的に点発光源或いは受光部とみなせる半導体光素子では前記した実施例１のような部分的なはんだ付けでもよいが、ライン状又は面状の発光源或いは受光部を呈する半導体光素子を用いる場合には、この実施例４のように素子の主表面の殆どの領域にわたってはんだ付けをした方が活性領域と実装基板表面との平行性乃至平坦性を確保するのに望ましい。
【００３６】
実施例５
図５は、本発明の一実施例である半導体受発光素子をモジュール基板に搭載した光モジュール乃至光伝送装置の要部の鳥瞰図である。
【００３７】
半導体受発光素子５１を、凸型アライメントマーク５５（図１での１６、図２での２６、図３や図４での３１に対応する。）を用い、実施例３及び４に示した記したような方法でモジュール基板５２に搭載する。
【００３８】
また、モジュール基板５２には光伝送ファイバー５３の長手方向に沿って、ファイバーガイド用の細長いＶ溝５６が形成されており、これに先端部が球状（先球）の光伝送ファイバ５３を搭載して取り付け固定される。
【００３９】
実施例３及び４で説明したように、受発光素子５１の活性領域５４と凸型アライメントマークの位置ずれはその形成マスクが実効的に同一であるため０．２μｍ以下と極小であり、また、モジュール基板５５内で凹型アライメントマーク３２とＶ溝５６の位置ずれは、これらが１つの工程で同じ工具、例えば一体となった工具、又はマスクで同時に形成することにより０．２μｍ以下に抑えることができる。
したがって、モジュール搭載状態での、受発光素子５１の活性領域５４とファイバ５３の位置ずれは、ファイバ搭載ずれ、ファイバ偏芯量等、アライメントに無関係な因子を除けば、０．４μｍ以下を実現でき、従来の１μｍ程度と比較して極めて高精度に搭載可能である。
このようにして形成されたモジュール基板の主表面部を、セラミックケース、樹脂、或いは金属ケースで覆うことによって光モジュールが構成される。なお、実際には上記受発光素子を駆動するドライバＩＣや所定の電気信号を処理する他のＩＣ等も上記モジュール基板の主表面上に併せて搭載された後に上記覆体によって光モジュール乃至光伝送装置が完成される。
【００４０】
実施例６
図６は、本発明の半導体受発光素子と半導体光変調器とをモジュール基板に搭載した光モジュールの一実施例の要部の鳥瞰図である。
【００４１】
半導体受発光素子５１を、凸型アライメントマーク５５を用い、実施例３及び４に示した記したような方法でモジュール基板５２に搭載する。同様の方法でこの半導体受発光素子５１の前方（図では左手前側）に半導体光変調器６１を搭載する。
【００４２】
素子５１と光変調器６１は同様の凹凸部を使用して搭載するため、これら複数の光素子間の光軸合わせは自己整合的に高精度に行うことができる。
実施例６においては半導体光素子と光変調器の搭載を例示したが、これらに代わり、半導体光増幅器と光ビーム拡大部とを高精度に搭載することも可能である。搭載する半導体素子数が２素子以上となっても同様に光軸を高精度に合わせることが可能である。
また、上記各種実施例では、半導体レーザ等の半導体発光素子を例に説明したが、これに限ることなくフォトダイオード等の半導体受光素子を実装する場合にも適用できる。
【００４３】
【発明の効果】
本発明の発光素子及び光モジュールを用いれば、搭載位置ずれ精度を高精度に高めることが可能であり、したがって高い結合効率が実現できるため、駆動電流の低減が可能であり、高性能化、高寿命化が可能であり、コスト低減に寄与する。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための半導体光素子の断面図。
【図２】本発明の他の実施例を説明するための半導体光素子の断面図。
【図３】本発明の他の実施例を説明するための光モジュールの断面図。
【図４】本発明の他の実施例を説明するための光モジュールの断面図。
【図５】本発明の他の実施例を説明するための光伝送装置の鳥瞰図。
【図６】本発明の他の実施例を説明するための光伝送装置の鳥瞰図。
【図７】本発明の実施例を説明するための半導体光素子の製造工程別断面図。
【図８】本発明の実施例を説明するための半導体光素子の製造工程別断面図。
【図９】本発明の実施例を説明するための半導体光素子の製造工程別断面図。
【符号の説明】
１１…第２埋込部、１２…第１埋込部、１３…半導体基板、１４、５４…半導体活性領域、１６、３１、５５…凸部（第１アライメントマーク部）、３２…凹部（第２アライメントマーク部）、３３、５２…実装基板（モジュール基板）、３０、５１…半導体光素子、５３…光伝送ファイバ、５６…光伝送ファイバ取り付けＶ溝。

Claims (1)

1. 発光又は受光する半導体活性領域と共通の形成マスクを用いることによって該半導体活性領域の位置と自己整合して形成された第１アライメントマーク部をその表面に有する半導体光素子、及び光伝送ファイバーを取り付けるファイバー取り付け部と上記ファイバー取り付け部に位置合わせされた第２アライメントマーク部をその表面に有する実装基板とからなり、上記第１アライメントマーク部と上記第２アライメントマーク部とが位置合わせされ上記半導体光素子が上記実装基板上に実装され、
   上記第１アライメントマーク部は上記素子の活性領域を取り囲む凸部で構成され、上記第２アライメントマーク部は上記凸部の大きさよりも大きい受け部を有する凹部で構成され、且つ
   上記凸部は、活性領域側面の埋込結晶成長部の突起であることを特徴とする光モジュール。

Images