JP7155007B2 - フォトニック集積回路におけるレーザアライメントのための技術 - Google Patents

Description

本開示内容、すなわち本発明は、一般に、半導体レーザに関し、特に半導体レーザをフォトニック集積回路（ＰＩＣ）基板にアライメントするための技術に関する。

〔関連出願の説明〕
本願は、２０１６年２月１９日に出願された米国特許仮出願第６２／２９７，７３５号の優先権主張出願であり、この米国特許仮出願を参照により引用し、この記載内容全体を本明細書の一部とする。

シリコンフォトニクスチップは、機能を発揮するためには流されるべき電流および当てられるべき光を必要とする。電流は、他形式のシリコンチップで用いられる方式と同様な方式で提供される。しかしながら、これまでは、ＰＩＣを形成するために光入力をＰＩＣ基板に提供するのに種々のアプローチが用いられてきた。光結合に用いられる主要なアプローチは、アクティブなアライメントに基づいている。アクティブアライメントを用いると、レーザに電力供給することによって光を生じさせることができ、レーザからのエネルギーは、典型的には、下流側で検出される。ピーク光結合に至るまで、レーザ、ファイバ、レンズ、または他の中間物体は、幾何学的形状を固定する前に検出器に対して正確に動かされる。このアプローチでは、組み立てプロセスの当初においては、レーザへの電気接点が必要であり、それにより、製造性を複雑にする場合がある。ＰＩＣ基板への光結合の３つの例を以下において説明する。

第１の例は、光をＰＩＣ基板に至らせる光ファイバを用いる。この実施例は、ＰＩＣ基板への光ファイバのアクティブなアライメントを用い、これは、時間がかかるとともに高価であると言え、しかも脆弱な組立体を生じさせる場合がある。また、光ファイバを用いるということは、光ファイバのためだけでなく光ファイバの他端に接続される場合のあるパッケージ化半導体レーザのための多大な空間を費やすということである。

第２の例は、米国特許第８，１６８，９３９号明細書に開示されているように、レンズおよび他の光学素子を含む外部パッケージ化半導体レーザダイオードを用いる。この例は、第１の例と比較して用いられる空間の量を減少させるが、この例は依然として、多すぎるほどの空間を費やすとともに光学素子ならびに所要の組立体およびパッケージ化と関連したコストを増大させる。この例もまた、典型的には、アライメント中、レーザの起動を必要とする。

第３の例は、劈開されまたはエッチングされたファセット型半導体レーザをシリコンフォトニクスチップとともに直接用いる。この例は、全体サイズを最小限に抑えるが、この例は、シリコンフォトニクスチップへの半導体レーザのアクティブなアライメントかパッシブなアライメントかのいずれかを必要とし、これは、時間がかかるとともにコストを増大させる。

米国特許第８，１６８，９３９号明細書

上述の欠点を解決するため、コストを減少させ、組み立て速度を向上させるためにパッシブ型アライメントを用いることに幾分かの技術的努力がなされてきた。パッシブ型アライメントでは、部品に施される光学的基準（基準マーカ）が典型的には、顕微鏡イメージングシステムを用いて観察され、次に、これらの部品は、光学結合性能を測定することなく、単に結合されて固定される。パッシブ型アライメントは、簡単かつ迅速であるといって良いが、所要の精度を達成するために必要なコストおよび時間によって大きく制限される。結果としての１５ミクロン未満のアライメント精度は、とてつもなく高価である。

ＰＩＣ基板への光の現行の送り出しと関連した上述の難題および欠点により、例えばデータセンタ接続性のような用途においてＰＩＣを有益な仕方で用いることができるようにすることが妨げられる。

幾つかの実施形態では、フォトニック集積回路（ＰＩＣ）は、前方案内面を有する半導体レーザと、合わせ面を備えたＰＩＣ基板とを有し、半導体レーザは、半導体レーザをＰＩＣ基板内に配置して前方案内面を合わせ面に結合することによってＰＩＣ基板内でアライメントされる。案内面は、種々の形状、例えば三角形または切頭された三角形を有することができる。合わせ面は、案内面の形状に合致するのが良くまたは案内面からの逃げを含むのが良い。合わせ面は湾曲したエッジを有するのが良い。半導体レーザおよびＰＩＣ基板は、アライメントを助けるためにエッチングにより基板中に設けられたルーラを有するのが良い。アライメントは、外部から押す力によりアクティブであっても良くあるいははんだまたは樹脂による表面張力によってパッシブであっても良い。レーザは、ファセットを更に有するのが良く、ＰＩＣ基板は、導波路を有するのが良い。ファセットおよび導波路は、レーザ中への後方反射を阻止するために角度が付けられるのが良い。かかる角度は、垂直寸法方向、水平寸法方向、または両方の寸法方向のいずれかにおいて制御されるのが良い。

幾つかの実施形態では、フォトニック集積回路（ＰＩＣ）は、レーザ合わせ面を備えた半導体レーザと、基板合わせ面を備えた基板とを有するのが良く、レーザ合わせ面の形状および基板合わせ面の形状は、半導体レーザを三次元の状態で基板にアライメントするよう造られている。

幾つかの実施形態では、レーザ合わせ面の形状および基板合わせ面の形状は、外力が半導体レーザに加えられると、半導体レーザを基板にアライメントするよう造られているのが良い。幾つかの実施形態では、外力は、半導体レーザから基板に向かう方向に加えられるのが良い。

幾つかの実施形態では、レーザ合わせ面のエッジは、半導体レーザが基板にアライメントされると、基板合わせ面に接触するよう構成されるのが良い。

幾つかの実施形態では、半導体レーザが基板にアライメントされると、基板の後壁は、半導体レーザの後側部分に接触するよう構成され、基板の側壁は、半導体レーザの側面に接触するよう構成されているのが良い。

幾つかの実施形態では、半導体レーザの側面の一部分は、半導体レーザが基板にアライメントされると、基板の隙間部分の上方に配置されるよう構成されているのが良い。

幾つかの実施形態では、レーザ合わせ面の形状は、三角形または台形であるのが良い。幾つかの実施形態では、基板合わせ面の形状は、三角形、台形、正方形、または長方形であるのが良い。

幾つかの実施形態では、レーザ合わせ面の第１のエッジは、基板合わせ面に接触するのが良く、レーザ合わせ面の第２のエッジは、基板合わせ面に接触することがないのが良い。

幾つかの実施形態では、基板合わせ面は、湾曲したエッジを有するのが良い。幾つかの実施形態では、この湾曲エッジは、基板との半導体レーザのアライメント中、半導体レーザに加えられる外力を分散させるよう構成されているのが良い。

幾つかの実施形態では、基板は、導波路を有するのが良く、半導体レーザは、レーザファセットを有するのが良く、導波路は、レーザファセットを出たレーザビームを受け取るよう構成されているのが良い。

幾つかの実施形態では、レーザファセットは、角度付きであるのが良く、導波路のリーディングエッジは、角度付きであるのが良く、レーザファセットの角度および導波路のリーディングエッジの角度は、導波路からレーザファセットへのレーザビームの後方反射を減少させるよう定められているのが良い。加うるに、幾つかの実施形態では、レーザファセットと導波路のリーディングエッジは、同一方向に角度が付けられているのが良く、レーザファセットは、垂直方向または水平方向に角度が付けられているのが良い。

幾つかの実施形態では、半導体レーザは、基板との電気接続部を形成するよう構成された接触面を有し、基板は、半導体レーザを受け入れるよう構成されたランディング領域を更に有するのが良い。幾つかの実施形態では、ランディング領域は、基板合わせ面と、半導体レーザの接触面に電気的に結合するよう構成された接触パッドとを有するのが良い。

幾つかの実施形態では、はんだが接触パッドと半導体レーザの接触面との間に施されているのが良い。

幾つかの実施形態では、ランディング領域は、接触パッドに配置されたはんだ層と、接触パッドに配置されたはんだ層からはんだを受け取るよう構成されているのが良いランオフ領域とを更に有するのが良い。幾つかの実施形態では、ランオフ領域は、はんだ層からのはんだを接触パッドから引き離すことによってはんだを受け取るよう構成されているのが良く、ランオフ領域は、接触パッドに対して垂直に角度が付けられているのが良い。

幾つかの実施形態では、フォトニック集積回路（ＰＩＣ）を作製する方法が半導体レーザを基板上に配置するステップを含むのが良く、半導体レーザは、レーザ合わせ面を有し、基板は、基板合わせ面を有し、本方法は、レーザ合わせ面の形状および基板合わせ面の形状を用いて半導体レーザを三次元で基板にアライメントするステップを含むのが良い。

幾つかの実施形態では、本方法は、外力を半導体レーザから基板に向かう方向で半導体レーザに加えるステップと、基板合わせ面の湾曲したエッジを用いて外力を分散させるステップとを更に含むのが良い。

幾つかの実施形態では、本方法は、半導体レーザを基板上に配置するステップに先立って、はんだを半導体レーザの接触面に付着させるステップを更に含むのが良く、半導体レーザを基板上に配置するステップは、半導体レーザの接触面を基板の接触パッドに取り付けるステップを含むのが良い。幾つかの実施形態では、はんだは、接触面と接触パッドの間に配置されるのが良い。幾つかの実施形態では、はんだの表面張力がレーザ合わせ面を引いてこのレーザ合わせ面を基板合わせ面に取り付けるのが良い。

幾つかの実施形態では、フォトニック集積回路（ＰＩＣ）基板が半導体デバイス合わせ面に接触するよう構成された基板合わせ面を有するのが良い。幾つかの実施形態では、基板合わせ面の形状は、半導体デバイス合わせ面の形状に一致するのが良く、基板合わせ面の形状は、半導体デバイスをＰＩＣ基板にアライメントするよう構成されているのが良い。幾つかの実施形態では、ＰＩＣ基板は、凹みランディング領域を有するのが良く、凹みランディング領域は、半導体デバイスとの電気接続部を形成するよう構成された接触パッドを有するのが良い。幾つかの実施形態では、ＰＩＣ基板は、半導体デバイスによって生じた光信号を受け取るよう構成されている導波路を有するのが良く、導波路は、角度付きフロントエッジを有する。幾つかの実施形態では、角度付きフロントエッジは、垂直方向または水平方向に角度が付けられているのが良い。幾つかの実施形態では、基板合わせ面の形状は、三角形、台形、正方形、または長方形であるのが良い。幾つかの実施形態では、基板合わせ面の形状は、半導体デバイスの第１のエッジに接触して基板合わせ面と半導体デバイスの第２のエッジとの間に空間を保つよう造られているのが良い。幾つかの実施形態では、基板合わせ面は、基板合わせ面の方へ差し向けられた外力を分散させるよう構成されている湾曲したエッジを有するのが良い。

幾つかの実施形態では、半導体レーザが上側クラッディング層と下側クラッディング層との間にサンドイッチされたアクティブな区域を有するのが良い。幾つかの実施形態では、半導体レーザは、エッチングによって形成されていて半導体レーザを三次元で基板合わせ面にアライメントするよう構成されたレーザ合わせ面を有するのが良い。幾つかの実施形態では、レーザ合わせ面の形状は、基板合わせ面の形状に一致するのが良い。幾つかの実施形態では、半導体レーザは、基板との電気接続部を形成するよう構成されているのが良い接触面と、半導体レーザによって生じたレーザビームを出すよう構成されているエッチングされたレーザファセットとを有するのが良い。幾つかの実施形態では、レーザファセットは角度が付けられているのが良い。幾つかの実施形態では、レーザ合わせ面の形状は、三角形または台形であるのが良い。レーザファセットは、垂直方向または水平方向に角度が付けられているのが良い。幾つかの実施形態では、レーザ合わせ面の第１のエッジは、半導体レーザが基板にアライメントされると、基板合わせ面に接触するよう構成されているのが良い。幾つかの実施形態では、半導体レーザの後側部分は、半導体レーザが基板にアライメントされると、基板の後壁に接触するよう構成されているのが良い。幾つかの実施形態では、半導体レーザの側面は、半導体レーザが基板にアライメントされると、基板の側壁に接触するよう構成されているのが良い。幾つかの実施形態では、半導体レーザの側面の一部分は、半導体レーザが基板にアライメントされると、基板の隙間部分の上方に配置されるよう構成されているのが良い。幾つかの実施形態では、レーザ合わせ面の第２のエッジは、基板合わせ面に接触しないよう構成されているのが良い。

幾つかの実施形態では、半導体レーザは、上側クラッディング層の上方に位置する半導体接触層と、金属接触層とを更に有するのが良い。幾つかの実施形態では、金属接触層の表面は、接触面であるのが良い。

幾つかの実施形態では、上側クラッディング層は、半導体接触層および金属接触層に起因する、光学的損失を０．３／ｃｍ未満に保つよう構成されているのが良い。

幾つかの実施形態では、金属接触層は、同一表面上に設けられた２つの電極を有するのが良い。幾つかの実施形態では、２つの電極のうちの第１の電極は、レーザのｐ接点に対応するのが良く、２つの電極のうちの第２の電極は、レーザのｎ接点に対応するのが良い。

次に、添付の図面に示されている本発明の特定の実施形態を参照して本発明について詳細に説明する。特定の実施形態を参照して本発明を以下において説明するが、本発明は、かかる特定の実施形態に限定されないことは理解されるべきである。本明細書の教示にアクセスする当業者であれば、以下の具体化例、改造例、および実施形態ならびに他の使用分野を認識するはずであり、これらは、本明細書において説明する本発明の範囲に含まれ、本発明は、これらに関して著しい有用性を有することができる。

本発明の十分な理解を容易にするため、今、添付の図面を参照し、図中、同一の要素は、同一の符号で示されている。これらの図面は、本発明を限定するものとして解釈されてはならず、例示として意図されているに過ぎない。

本発明の実施形態による半導体レーザの図である。 本発明の実施形態によるＰＩＣの図である。 本発明の実施形態による半導体レーザおよびＰＩＣの図である。 本発明の実施形態による半導体レーザおよびＰＩＣの別の図である。 本発明の実施形態による半導体レーザおよびＰＩＣの別の配置状態を示す図である。 本発明の実施形態による半導体レーザおよびＰＩＣの別の配置状態の別の図である。 本発明の実施形態による半導体レーザおよびＰＩＣの平面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの断面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの平面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの平面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの平面図である。 本発明の実施形態による半導体レーザおよびＰＩＣの平面図である。 本発明の実施形態によるＰＩＣ構造を作製する方法を示す図である。 本発明の実施形態に従ってデバイスを基板上にアライメントする例示の係合方法を示す図である。 本発明の実施形態による基板へのデバイスの例示のアライメントの略図である。 本発明の実施形態による基板へのデバイスの別の例示のアライメントの略図である。 本発明の実施形態による基板へのデバイスの更に別の例示のアライメントの略図である。 １３１０ｎｍを放出するよう構成された例示のレーザエピタキシャル構造のための上側クラッディング厚さの関数としての例示の光学的損失計算値を示す図である。 アライメント許容度の有限差分時間領域（ＦＤＴＤ）グラフ図である。

以下の説明において、多くの特定の細部が開示内容のシステムおよび方法ならびにかかるシステムおよび方法が作用することができる環境などに関して説明されており、その目的は、開示内容の完全な理解を提供することにある。しかしながら、当業者に明らかなように、開示内容は、かかる特定の細部なしでも実施でき、当該技術分野において周知のある特定の特徴は、詳細には説明されておらず、その目的は、開示内容が複雑になるのを避けることにある。加うるに、以下に提供される実施例は、例示であり、本発明の範囲に含まれる他のシステムおよび方法が存在することは理解されよう。

本発明の実施形態は、レーザ集積ＰＩＣデバイスにおける半導体レーザのための改良型アライメント技術に関する。半導体レーザは、電気的に刺激されるｐ‐ｎ接合の使用により形成されるコンパクトなレーザである。半導体レーザは、レーザを作動させるのに必要な電力を減少させるとともにレーザのサイズをマイクロメートルスケールに縮めることによって従来のレーザ技術と比較して大幅な改良をもたらす。これらの改良により、多くのレーザを単一のパッケージ内に納めることができる。多くの従来型レーザとは異なり、半導体レーザは、一般に、レーザ光を使用するために特定の誘導型出口経路中に差し向けられなければならず、と言うのは、デバイスが小さすぎるので手で差し向けることができないからである。可動レーザマウントまたはアクティブレンズ素子を用いる自動化技術では、一般に、レーザを電気的にアクティブ状態にしてレーザ光を放出する必要があり、すなわち、かかる自動化技術は、「アクティブにアライメントされる」方式であり、ＰＩＣへの光の結合は、可動素子が定位置に移されている間リアルタイムで測定される。これは、相当大きな負担、時間およびコストをアライメント機能に追加し、と言うのは、可動素子は、電気的にアクティブ状態にされなければならず、しかも極めて正確なフィードバック制御システムが必要な精度をもたらすために採用されなければならない。ＰＩＣへのレーザの１回または２回以上の正確なアライメントによる１つまたは２つ以上のレーザとＰＩＣの組立体は、レーザ集積ＰＩＣの基礎をなす。（理解されるべきこととして、本明細書において取り上げるレーザは、厳密に制御される組み立て動作および基板との正確なアライメントを必要とする幾つかのデバイス形態のうちの任意のものを表わしている。かかるアライメントの全てが光学的である必要はない。かかるデバイスは、レーザ、検出器、および光デバイス、例えばフィルタ、モジュレータ、増幅器、および他の回路、例えばイメージャおよび純粋に電気的に接続されるデバイス、例えば高接触カウントメモリチップであるのが良い。）

ＰＩＣにおける従来の半導体レーザに関し、レーザは、レーザから導波路への最適結合を得るためには基板と極めて正確にアライメントされなければならない。例えば、１～３ミクロン台のモードフィールド直径を有するレーザの場合、アライメント精度は、所望の結果を達成するためには０．０５～０．５ミクロン（５０～５００ｎｍ）内である必要がある。かかる精度を達成することは、極めてコスト高であり、しかも相当大きな投資を必要とするが、結果として生産速度が低くなるとともにエラー率が高くなる。

本発明の実施形態は、極めて高い精度で半導体レーザを基板の導波路にアライメントする装置および方法を提供する。特に、本発明の実施形態は、レーザと半導体基板の両方において物理的構造体を提供し、かかる物理的構造体は、レーザの構造体をＰＩＣ基板内の合致する構造体に向かって穏やかに押しまたは引くことができるよう形作られている。これら合致する物理的構造体は、単純な熱的プロセスと機械的プロセスにより安価なアライメントを可能にする。かかる装置は、自己アライメント方式のアクティブな組立体によりアライメント可能でありしかも自己アライメント方式のパッシブ型組立体によりアライメント可能である。

以下に詳細に説明するように、本発明の実施形態は、精度基準合わせ面ならびにＰＩＣ上へのレーザの細かい位置決めを許容するためのリソグラフィにより定められる滑りおよび停止面を提供する。これらレーザは、これらアプローチを用いて高い歩留まりで３つの直線的次元の各々において１００ｎｍ以内の許容度に合わせてアライメント可能である。

図１を参照すると、一実施形態の半導体レーザの三次元斜視図が示されている。図１では、レーザ１００は、作製プロセス中、特定の色（すなわち、波長）のレーザビームを生じさせるようになった半導体レーザデバイスである。レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４、レーザファセット１１６、およびレーザルーラ１１８を含む。

電気メッキ金表面１０２は、ＰＩＣの基板との電気接続部を形成するために用いられる金の層であるのが良く、これについては図３を参照して以下に詳細に説明する。注目されるべきこととして、この表面は、電気メッキされているが、電気メッキ以外の他の成膜技術（例えば、蒸着およびリフトオフ）を用いることができる。加うるに、多くの種々の厚さを用いることができるが、一実施形態では、電気メッキ金表面１０２の厚さは、ほぼ５ミクロンであるのが良い。

導電性層１０４は、電気メッキ金表面１０２からの下側の合わせ面区域１０６への電子の伝導を助けてレーザまたはＰＩＣ基板への上側の導電性層の付着を向上させるのを助けるために用いられる多くの金属のスタックであるのが良い。導電性層１０４は、例えば、白金、金、白金、およびチタンのスタックを含むのが良い。一実施形態では、この層の全厚は、１．０５ミクロンであるのが良い。

下側合わせ面区域１０６と上側区域１０８は、ひとまとまりとなって、レーザ１００のアクティブ区域を構成することができる。下側合わせ面区域１０６は、半導体レーザデバイスによって生じる実際のレーザを閉じ込めるのが良い。図示のように、下側合わせ面は、合わせ面１１２，１１４を含むのが良い。合わせ面１１２，１１４は、ＰＩＣのエッジとレーザ１００のフロントとの接触箇所となる物理的特徴部である。図３に示されているように、合わせ面１１２，１１４は、ＰＩＣ内に設けられていて半導体基板へのレーザ１００の確実かつ極めて正確なアライメントを提供する合致面に接触することができる。加うるに、図１９～図２１に示されているように、合わせ面１１２，１１４は、図１に示されている形状とは異なる種々の形状を有することができる。

上側区域１０８は、ＰＩＣ基板２００である基板に直接は接触しないレーザ１００のアクティブな区域の部分である。上側区域１０８は、半導体デバイス内におけるレーザの生成に適した任意サイズのものであって良い。デバイスを図４に示されているように組み立てた後、上側区域１０８を外部電線に接続してレーザの作動を制御するスイッチング機構体への電気接続部を形成するのが良い。

側面１１０は、ＰＩＣの頂面とレーザ１００との接触箇所を提供するよう特殊化されたレーザの区域である。側面１１０は、レーザがＰＩＣ中に配置されると、レーザの重量のバルクを保持し、これら側面はまた、レーザ１００がＰＩＣ中にアライメント可能に配置されると、レーザ１００が定位置にスムーズに滑り込むことができるようにする。下側合わせ面１０６、上側区域１０８、および側面１１０を別々に説明するが、注目されるべきこととして、これら区域は、実質的に同一材料で作られていてこれら区域は、上述した内容を除き、これら材料相互間の明確な境界部を備えていない。

レーザルーラ１１８は、側面１１０のうちの１つに施されたパターンである。レーザルーラ１１８は、エッチングにより側面１１０を形成する材料中に設けられ、それによりレーザファセットからレーザデバイス１００の端までの距離を示す。この距離を用いると、レーザのアライメントのためのデバイスの正確な特性を定めるのを助けることができ、これについては以下に詳細に説明する。

レーザ１００のアクティブ区域を形成する材料は、幾つかのリソグラフィ技術を用いて形成できる。しかしながら、レーザフィラメントの垂直位置がデバイスの適正な機能発揮を保証する上で極めて重要なので、多数の追加の技術を用いてこの高さを制御するのが良い。かくして、レーザとＰＩＣ基板側面の両方上の基準表面および関連オフセットの高さは、様々な高精度薄膜蒸着および除去（サブトラクティブ）プロセスにより正確に制御できる。

例えば、薄い材料層を下に位置する基板上に堆積させる幾つかの蒸着法を採用することができる。幾つかの実施形態では、例えばＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａｓＡｓＰおよび他の半導体または誘電体のエピタキシャル薄膜成長および例えばプラズマ支援蒸着、原子層蒸着などの薄膜蒸着が用いられる。これらは、今や、単一の原子層までの１００ｎｍの範囲の精度レベルを達成することができる。

他の実施形態では、個々の材料層を正確な仕方で除去して後に正確に知られる高さを備えた表面を残す幾つかのサブトラクティブ法のうちの１つを採用することができる。例えば、幾つかの実施形態では、選択的湿式および乾式エッチングが用いられ、このエッチングでは、エッチング剤が例えばリソグラフィ的にパターン付けされた領域中の所望の材料を除去するが、ある特定の表面または材料境界に達するとエッチングを停止させる。別の例としては、緩衝ＨＦ（ＢＨＦ）溶液を用いた二酸化シリコン層の除去が挙げられ、かかる除去により、停止エッチング層としての役目を果たす下に位置するシリコン表面が露出し、と言うのは、ＢＨＦ溶液は、モノリシックシリコン表面に影響を及ぼさないからである。さらに別の例としては、例えばＫＯＨを用いて例えばシリコン基板の本体内の特定の結晶面までエッチングを行ってこれを露出させる異方性ウェットエッチングが挙げられる。さらに別の例は、ＨＣｌ溶液を用いてＩｎＰ層中にエッチングすることであり、エッチングは、次に、エッチングされたコンポーネントの本体内のＩｎＧａＡｓＰのところで停止する。例えば、本明細書において説明するエッチングを用いると、レーザ１００の合わせ面をエッチングすることができる。

最後に、例えば気体ＳＦ６ドライエッチングのような非選択性エッチング剤を用いると、エッチング時間、基板温度、またはリアルタイム現場測定によって定められた量だけ表面中にエッチングすることができる。これらサブトラクティブ法は、上述のアディティブ法と同等な精度を呈することができる。垂直と側方の基準位置制御の両方のためのアディティブプロセスとサブトラクティブプロセスの両方が採用される。これらプロセスは、垂直寸法方向と側方寸法方向の両方向において所望の結果としての表面特徴部を提供するための要望に応じて組み合わせ状態にミックスして合致させるのが良い。

図２を参照すると、本発明の実施形態による半導体レーザＰＩＣの三次元斜視図が示されている。図２では、ＰＩＣ基板２００は、半導体基板内でのレーザビームの生成のためにレーザ１００を収容するようになった組立体である。ＰＩＣ基板２００は、導波路２０２、凹みランディング領域２０４、前側側壁２０６，２０８、後側側壁２１０，２１２、隙間２１４、レーザ接触導電性パッド２１６、ワイヤ接触導電性接続部２１８、ワイヤ接触導電性パッド２２０を有する。ＰＩＣ基板２００は、レーザ接触導電性パッド２１６上に配置されたはんだ２２２を更に有するのが良く、このはんだは、図８に示されている。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。加うるに、導波路２０２は、ＰＩＣルーラ２２８を含む。

導波路２０２は、基板を通って入射レーザのビームを案内するようになった構造体である。導波路２０２は、半導体基板の頂部上に形成された素子である。導波路２０２は、例えば、下側酸化物層、薄い導電性層、および上側の酸化物層を含む蒸着材料のサンドイッチであるのが良い。薄い導電性層は、半導体基板中を通るレーザビームの透過を可能にするようになった層であるのが良い。例示の一実施形態では、薄い導電性層は、シリコンであるのが良い。一実施形態では、下側の酸化物層は、２マイクロメートルであるのが良く、薄い導電性層は、２２０ナノメートルであるのが良く、上側酸化物層は、２．１マイクロメートルであるのが良い。

一般に、ＰＩＣ基板２００の残りの構造体は、図２に示されている構造体を別段の指定がなければ、半導体基板中にエッチングすることによって形成される。凹みランディング領域２０４は、エッチングによって形成されたＰＩＣ基板２００である基板中に設けられた凹みである。凹みランディング領域２０４は、図３に示されているようにレーザ１００が収納される領域である。凹みランディング領域２０４は、電気メッキ金表面１０２とはんだ２２２のしっかりとした接触を可能にする一定深さのものであるのが良い。一実施形態では、凹みランディング領域は、基板の残部よりも約１０マイクロメートル低いところに位置にするのが良い。凹みランディング領域２０４の形状およびＰＩＣ基板２００の残りの非エッチング領域は、レーザ１００がＰＩＣ基板２００内に配置されると、レーザ１００の簡単なアライメントを可能にするよう注意深く選択され、これについては以下に十分に説明する。

前側側壁２０６，２０８は、エッチングされなかったＰＩＣデバイス２００の上面を含む。前側側壁２０６，２０８は、レーザデバイス１００が基板内に配置されると、レーザデバイスの重量を支えるようレーザデバイス１００の側面１１０との直接的な接触を可能にするようになっている。図４に示されているように、前側側壁２０６，２０８は、レーザ１００の側面１１０の前端部とアライメントされる。同様に、ＰＩＣ基板２００の後側側壁２１０，２１２は、レーザの重量の残部を保持するようレーザ１００の側面１１０の後側部分に接触するようになっている。

隙間２１４は、エッチングして除去されて前側側壁２０６，２０８と対応の後側側壁２１０，２１２との間の空間を占めるＰＩＣ基板２００の領域である。隙間２１４は、特に、半導体基板中へのレーザ１００の不正確な初期配置の余地を残すよう形作られている。隙間２１４は、リフローはんだのランオフ領域を提供することができる。例えば、隙間２１４は、過剰のはんだをレーザ接触導電性パッド２１６、ワイヤ接触導電性接続部２１８、およびワイヤ接触導電性パッド２２０のうちの１つまたは２つ以上の上に位置するリフローはんだから引き離すよう構成されているのが良い。隙間２１４は、引き離されたはんだを受け入れるのが良い。図２に示されているように、隙間２１４は、レーザ接触導電性パッド２１６、ワイヤ接触導電性接続部２１８、およびワイヤ接触導電性パッド２２０のうちの１つまたは２つ以上に対して水平に角度が付けられるのが良く、この場合、後側側壁２１０，２１２および前側側壁２０６，２０８がかかる角度を定めることができる。隙間２１４はまた、レーザ接触導電性パッド２１６、ワイヤ接触導電性接続部２１８、およびワイヤ接触導電性パッド２２０のうちの１つまたは２つ以上に対して垂直に角度が付けられるのが良い。隙間２１４は、これが受け入れる過剰なはんだが後側側壁２１０，２１２および前側側壁２０６，２０８に到達しないよう寸法決めされているのが良い。

隙間２１４はまた、はんだのリザーバ領域となることができる。例えば、はんだを隙間２１４のうちの１つまたは２つ以上の中に入れることができ、そしてレーザ接触導電性パッド２１６、ワイヤ接触導電性接続部２１８、およびワイヤ接触導電性パッド２２０のうちの１つまたは２つ以上に吸い上げることができる。したがって、吸い上げられたはんだは、レーザ１００への基板２００の取り付けを助けるよう使用できる。

本発明の実施形態は、有利には、ＰＩＣ基板内へのレーザ１００のアライメントを助けるよう特に構成されている凹みランディング領域２０４のための特定の形状を生じさせる。特に、この領域の形状は、図３～図６において以下に詳細に説明するようにアクティブまたはパッシブ型アライメント技術によるレーザ１００のアライメントを可能にする。レーザランディング領域２０４は、レーザ１００の合わせ面１１２，１１４に対応するよう形作られている合わせ面２２４，２２６を有する。図１および図２では、合わせ面は、三角形のものとして示されている。しかしながら、この形状は必要条件ではなく、多くの他の形状が図１９～図２１に示されているように合わせ面として使用するのに想定される。例えば、合わせ面は、合わせ面相互間に、より広い接触領域を提供するよう、三角形の切頭されたバージョンに対応する台形であって良い。

レーザ接触導体パッド２１６は、凹みレーザランディング領域２０４内に位置していて導電性素子が収納された区域である。一実施形態では、レーザ接触導体パッド２１６の導電性素子は、チタン、白金、および金を含む材料のサンドイッチであるのが良い。一実施形態では、このパッドは、高さが約０．７５マイクロメートルであるのが良い。レーザ接触導体パッド２１６は、はんだ２２２を保持するようになっており、このはんだは、ＰＩＣ基板２００とレーザ１００との間に電気接続部を形成するために用いられる。はんだ２２２は、この電気接続部を形成するようになった任意のはんだ材料であって良い。一実施形態では、はんだ２２２は、高さが約５マイクロメートルの金‐錫混合物であるのが良い。一実施形態では、はんだ２２２をＰＩＣ基板２００ではなく、レーザ１００上に付着させるのが良い。

導電性接続部２１８は、ＰＩＣ基板２００を通って延びていてレーザ接触導体パッド２１６をワイヤ接触導電性パッド２２０に接続する２本のラインである。ワイヤ接触導電性パッド２２０は、ＰＩＣ基板２００の後部に位置した広い露出区域であり、この広い露出区域により、ＰＩＣ組立体を電気的に制御するための外部電線の取り付けが可能である。

ＰＩＣルーラ２２８は、導波路２０２の側部のうちの１つに施されたパターンである。ＰＩＣルーラ２２８は、導波路２０２の前側エッジからＰＩＣ基板２００の端までの距離を示すためにエッチングにより導波路２０２の材料中に設けられている。レーザルーラ１１８と関連して、この距離を用いると、レーザのアライメントを可能にするためのデバイスの正確な特性を定めるのを助けることができる。例えば、レーザファセットからレーザ１００の端までの距離は、レーザルーラ１１８により正確に決定できる。加うるに、導波路２０２の前側エッジとＰＩＣ基板２００のエッジとの間の距離を求めることができる。レーザ１００が図３～図６に示されているようにＰＩＣ基板２００内に配置されると、ルーラ１１８，２２８から得られたこれら測定値の組み合わせを用いてレーザファセット１１６と導波路２０２の前側エッジとの間の正確な距離を求めることができる。第２のルーラを例えば導波路２０２に関して対称の位置に追加してレーザ１００とＰＩＣ基板２００との間の相対的傾斜角を求めるのが良い。

図３を参照すると、本発明の実施形態によるＰＩＣ組立体の三次元斜視図が示されている。図３では、ＰＩＣ３００は、半導体レーザ１００とＰＩＣ基板２００の組み合わせである。図３の形態を達成するため、図１のレーザは、上下逆さまに裏返されており、その結果、電気メッキ金表面１０２は、図示のようにＰＩＣ基板２００という基板の頂部に向かって下に向いている。

図３は、レーザ１００が当初からあらかじめアライメントされた形態でＰＩＣ基板２００内に配置されたときのデバイスの形態を示している。理解されるべきこととして、このデバイスが図示のようにあらかじめアライメントされると、レーザ１００は、レーザが導波路２０２と完全なアライメント関係をなすが、その背後に幾分かの距離を置いたところに位置するようにも配置される。この完全なアライメントは、理想化された例であり、理解されるべきこととして、レーザ１００は、一般に、これが配置されたときにあらかじめアライメントされた形態をなしていない。

図３では、レーザ１００は、当初、合わせ面１１２，１１４がＰＩＣ基板２００の接触合わせ面２２４，２２６から離れた距離のところに位置するよう配置される。レーザ１００は、レーザ１００を損傷させることなくレーザ１００を担持することができる任意の装置によって配置できる。幾つかの実施形態では、レーザ１００は、吸引カップ組立体により配置される。この段階では、側面１１０は、図示のように、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触状態にあるはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置することになる。この形態では、電気メッキ金表面１０２の少なくとも一部分は、はんだ２２２と接触関係をなす。しかしながら、電気メッキ金表面の先導エッジは、実質的に、はんだ２２２の前部からある距離を置いたところに位置することになる。

図４を参照すると、本発明の実施形態としてのＰＩＣ組立体の三次元斜視図が示されている。図４では、ＰＩＣ３００は、半導体レーザ１００およびＰＩＣ基板２００を有する。図４は、ＰＩＣ３００の組立の完成状態を示しており、レーザ１００は、ＰＩＣ基板２００の導波路２０２中への生成レーザ光の伝送を可能にアライメントされている。図４の形態を達成するため、図３に示されているレーザ１００を能動的にか受動的にかのいずれかで前方に押すのが良い。レーザ１００を能動的にアライメントすると、レーザデバイス１００をターンオンしてデバイスの位置の補正を可能にする基準位置を生じさせなければならない。次に、外力をレーザ１００に加えてデバイスが導波路２０２に向かって動くようにする。幾つかの実施形態では、レーザをレーザ１００の上側区域１０８に取り付けられた吸引カップにより前方に押すのが良い。

他の実施形態では、レーザ１００はまた、受動的にアライメントできる。これらの実施形態では、レーザは、これがアライメントされると、ターンオンされず、むしろ、アライメントプロセスは、レーザ１００およびＰＩＣ基板２００内の基準表面の形状を利用して位置合わせ不良を是正するとともにレーザをＰＩＣ３００との適正な位置に動かす。この実施形態では、レーザを外力によって能動的に押すのが良い。変形実施形態では、レーザ１００は、外力が加えられることなく、自己アライメントすることができる。強制されるアライメントは、レーザ１００がＰＩＣ基板２００の外面上の液体との直接的な接触を介して表面張力の作用により前方に引かれると、提供される。幾つかの実施形態では、この液体は、溶融状態になるよう加熱されたはんだ２２２であるのが良い。これらの実施形態では、はんだ２２２は、電気メッキ金表面１０２および導電性接続部２１８に流動的に結合可能である。これらの実施形態では、溶融はんだの表面張力により、弱い力をレーザ１００に加えることができ、それによりレーザは、合わせ面２２４，２２６の方へ前方に穏やかに引かれる。さらに別の実施形態では、レーザをアクティブ型アライメントと受動型アライメントの組み合わせにより前方に押すことができる。はんだ２２２に関する表面張力をこの表面張力をもたらすものとして説明したが、他の材料、例えばエポキシまたは樹脂を同様に用いることができる。

レーザを前方に押すと、合わせ面１１２，１１４は、ＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触する。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側面２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置し、しかしながら、この部分は、図３の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面１０２は、当初、はんだ２２２と流体接触関係をなし、最終的には、固体である冷却状態のはんだ２２２に結合する。加うるに、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。この段階では、レーザのアライメントが完了し、レーザ１００は、極めて正確な測定に合わせてＰＩＣ基板２００内にアライメントされる。

図５を参照すると、本発明の実施形態に従ってＰＩＣ３００中への半導体レーザ１００およびＰＩＣ基板２００の別の収納構造の三次元斜視図が示されている。図５は、図３の場合と同様、ＰＩＣ基板２００中へのレーザ１００の配置状態を示しているが、図３の場合とは異なり、レーザ１００は、１つまたは２つ以上の寸法方向においてミスアライメント状態になっており、その結果、レーザファセット１１６は、これが当初配置されたときに導波路２０２と整列しない。上述したように、レーザファセット１１６と導波路２０２がアライメントされるようＰＩＣ基板２００中にレーザ１００を配置することに関して相当な問題が存在する。具体的に言えば、レーザ１００が配置されると、レーザ１００は、３つの空間寸法方向（例えば、水平、垂直、および前後）のうちの任意の寸法方向においてミスアライメント状態になる場合がある。かくして、レーザ１００の潜在的なミスアライメントを是正する方法の提供が望ましい。図５は、レーザ１００の１つの潜在的なミスアライメント状態を示しているが、理解されるべきこととして、レーザ１００は、任意の空間寸法方向において様々な度合いにミスアライメント状態になる場合がある。

図６を参照すると、本発明の実施形態としての半導体レーザとＰＩＣの組立体の変形構造の三次元斜視図が示されている。図６では、ＰＩＣ組立体５００は、半導体レーザ１００およびＰＩＣ基板２００を含む。図６は、ＰＩＣ基板２００中へのレーザ１００のアライメント状態を示している。図６では、図５のレーザ１００が上述したようにアクティブまたはパッシブプロセスにより前方に押され、その結果、合わせ面１１２，１１４は、ＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触する。図３の場合と異なり、図５のレーザ１００は、当初、半導体基板および導波路２０２とミスアライメント状態にあった。レーザの作動を必要とするレーザのアライメントを用いることは、困難であるとともにコスト高なので、上述のパッシブプロセスだけを用いてミスアライメント状態を是正することが望ましい。

図６は、本発明の斬新な設計の作用を示しており、合わせ面１１２，１１４および合わせ面２２４，２２６の形状は、レーザ１００が前方に押されまたは引かれたときにレーザ１００とＰＩＣ基板２００の自然なアライメントをもたらしている。具体的に説明すると、これら合わせ面の形状により、レーザは、レーザ１００に押す力が加えられまたは引く力が加えられると、導波路２０２とのアライメント関係をなすよう動く。このように、これら合わせ面の形状により、レーザ１００は、定位置に動いてレーザファセット１１６を極めて正確な仕方で導波路２０２にアライメントする。かくして、図６の組立体は、レーザ１００が図３および図５の非常に異なる初期位置に配置されるにもかかわらず、図４の組立体に合致しており、外部からのアライメント力だけがレーザ１００の後ろからＰＩＣ基板２００の前に向かって一方向に加えられる。有利には、この設計により、レーザ１００は、幾つかの考えられる初期位置から極めて高い精度が得られるようＰＩＣ基板２００と自己アライメントすることができる。

図４の場合と同様、レーザ１００がその最終位置にいったんアライメントされると、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置するが、この部分は、図５の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなし、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。注目されるべきこととして、図１～図６は、尖った合わせ面１１２，１１４，２２４，２２６の合致によるレーザ１００とＰＩＣ基板２００のアライメント状態を示しているが、この形状は、必要条件であるというわけではなく、別の形状が示されても良くまたは好ましい場合がある。別の合わせ面の幾つかの例が図１９～図２１に示されている。

図７を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの平面図が示されている。図７では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を有している。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。図７は、図８～図１７に示されているように断面Ａ‐Ａ′，Ｂ‐Ｂ′，Ｃ‐Ｃ′，Ｄ‐Ｄ′をとった平面を更に示している。

図８を参照すると、本発明の実施形態としての半導体レーザ１００およびＰＩＣ基板２００の断面図が示されている。特に、図８は、レーザ１００のアクティブ区域の中心を通ってとられた、図７に示されているＡ‐Ａ′断面を示している。図８は、特に、ＰＩＣ基板２００中へのレーザ１００の配置に先立ってこの断面を示している。図８では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。ＰＩＣ基板２００は、はんだ２２２を更に有し、このはんだを加熱すると、上述したように電気メッキ金表面１０２に結合可能な液体が生じる。

図９を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの別の断面図が示されている。特に、図９は、レーザ１００のアクティブ区域の中心を通ってとられた、図７に示されたＡ‐Ａ′断面を示している。図９は、特に、図８のレーザ１００をＰＩＣ基板２００内に配置してアライメントした後におけるこの断面を示している。図９の構造は、組立体３００が図４に示されている形態にあるときにとられた断面に対応している。図９では、図８のレーザ１００は、レーザファセット１１６と導波路２０２のアライメント状態を生じさせるよう前方に押されまたは引かれており、その結果、合わせ面１１２，１１４は、ＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触するようになっている。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置するが、この部分は、図８の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなし、このはんだは、表面張力によりレーザ１００をＰＩＣ基板２００の前に向かって引き寄せることができる。加うるに、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。

図１０を参照すると、本発明の代替実施形態としての半導体レーザ１００およびＰＩＣ基板２００の断面図が示されている。特に、図１０は、レーザ１００のアクティブ区域の中心を通ってとられた、図７に示されたＡ‐Ａ′断面を示している。図１０は、特に、ＰＩＣ基板２００中へのレーザ１００の配置前におけるこの断面を示している。図１０では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。ＰＩＣ基板２００は、はんだ２２２を更に有し、このはんだを加熱すると、上述したように電気メッキ金表面１０２への結合可能な液体が生じる。

図１０は、図８に示されているようなＰＩＣ基板２００中へのレーザ１００の配置状態を示しているが、重要な差がある。図１０では、レーザ１００のファセット１１６は、真っ直ぐではなく、これとは異なり、図示のように垂直方向に角度が付けられている。この角度は、ファセットのエッジを高い精度にエッチングすることによって作製プロセス中、正確に制御される。この角度をレーザファセット１１６の前に設けることによって、レーザビームは、図示のようにファセットを出て上方に角度が付けられる。したがって、図１０では、導波路２０２の先導エッジもまた、垂直方向に角度が付けられており、それにより導波路２０２は、レーザ光を受け入れてその向きを変えることができ、その結果、このレーザ光は、引き続き導波路２０２に沿って真っ直ぐな状態を続ける。幾つかの実施形態では、導波路２０２の先導エッジの角度は、急峻度が、ファセット１１６の角度の約３倍であるのが良い。

図１１を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１１は、レーザ１００のアクティブ区域の中心を通ってとられた、図７に示されたＡ‐Ａ′断面を示している。図１１は、特に、図１０のレーザ１００をＰＩＣ基板２００中に配置してアライメントした後におけるこの断面を示している。図１１は、図９の変形実施形態を示しており、この変形実施形態では、角度の付いたファセット１１６および導波路２０２の角度の付いた先導エッジが図示のように設けられている。この図では、レーザ光は、角度付きファセット１１６を出た後に上方に曲がり、そしてレーザのソースの上方のある程度の垂直オフセットのところで導波路２０２の角度付き先導エッジに到達する。レーザ１００のこの構造は、導波路２０２からレーザファセット１１６中へのレーザの望ましくない後方反射を阻止する。

図１２を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１２は、図７に示されているＢ‐Ｂ′断面を示している。図１２は、特に、レーザが図２に示されている形態にあるときのこの断面を示している。図１２では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。

図１２は、あらかじめアライメントされた形態でのＰＩＣ基板２００中へのレーザ１００の配置状態を示している。図１２では、レーザ１００は、当初、合わせ面１１２，１１４がＰＩＣ基板２００の接触合わせ面２２４，２２６から離れた距離のところに位置するよう配置される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置することになる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなす。しかしながら、電気メッキ金表面の先導エッジは、はんだ２２２の前から見て実質的に距離を置いたところに位置することになる。

図１３を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１３は、図７に示されているＢ‐Ｂ′断面を示している。図１３は、特に、レーザが図４に示されている形態にあるときのこの断面を示している。図１３では、ＰＩＣ組立体３００は、半導体レーザ１００とＰＩＣ基板２００を含む。図１３は、ＰＩＣ基板２００中へのレーザ１００のアライメント状態を示している。図１３では、図１２のレーザ１００は、合わせ面１１２，１１４がＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触するよう前方に押される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置するが、この部分は、図１２の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなし、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。図１４を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１４は、図７に示されているＣ‐Ｃ′断面を示している。図１４は、特に、レーザが図２に示されている形態にあるときのこの断面を示している。図１４では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。

図１４は、あらかじめアライメントされた形態にあるＰＩＣ基板２００中へのレーザ１００の配置状態を示している。図１４では、レーザ１００は、当初、合わせ面１１２，１１４がＰＩＣ基板２００の接触合わせ面２２４，２２６から離れた距離のところに位置するよう配置される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置することになる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなす。しかしながら、電気メッキ金表面の先導エッジは、はんだ２２２の前から見て実質的に距離を置いたところに位置することになる。

図１５を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１５は、図７に示されているＣ‐Ｃ′断面を示している。図１５は、特に、レーザが図４に示されている形態にあるときのこの断面を示している。図１５では、ＰＩＣ組立体３００は、半導体レーザ１００とＰＩＣ基板２００を含む。図１５は、ＰＩＣ基板２００中へのレーザ１００のアライメント状態を示している。図１５では、図１４のレーザ１００は、合わせ面１１２，１１４がＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触するよう前方に押される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置するが、この部分は、図１４の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなし、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。図１６を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１６は、図７に示されているＤ‐Ｄ′断面を示している。図１６は、特に、レーザが図２に示されている形態にあるときのこの断面を示している。図１６では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。

図１６は、あらかじめアライメントされた形態にあるＰＩＣ基板２００中へのレーザ１００の配置状態を示している。図１６では、レーザ１００は、当初、合わせ面１１２，１１４がＰＩＣ基板２００の接触合わせ面２２４，２２６から離れた距離のところに位置するよう配置される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置することになる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなす。しかしながら、電気メッキ金表面の先導エッジは、はんだ２２２の前から見て実質的に距離を置いたところに位置することになる。

図１７を参照すると、本発明の実施形態としての半導体レーザおよびＰＩＣの断面図が示されている。特に、図１７は、図７に示されているＤ‐Ｄ′断面を示している。図１７は、特に、レーザが図４に示されている形態にあるときのこの断面を示している。図１７では、ＰＩＣ組立体３００は、半導体レーザ１００とＰＩＣ基板２００を含む。図１５は、ＰＩＣ基板２００中へのレーザ１００のアライメント状態を示している。図１５では、図１４のレーザ１００は、合わせ面１１２，１１４がＰＩＣ基板２００の合わせ面２２４，２２６にしっかりと接触するよう前方に押される。この段階では、側面１１０は、前側側壁２０６，２０８ならびに後側側壁２１０，２１２と直接的な接触関係をなすはずである。側面１１０の各々の一部分は、隙間２１４の上方に位置するが、この部分は、図１４の隙間の上方に位置していた部分とは異なる。この形態では、電気メッキ金表面は、はんだ２２２と接触関係をなし、電気メッキ金表面の先導エッジは、はんだ２２２の前側エッジと実質的にアライメントされる。図１８を参照すると、本発明の代替実施形態としての半導体レーザおよびＰＩＣの平面図が示されている。図１８では、レーザ１００は、電気メッキ金表面１０２、導電性層１０４、下側合わせ面区域１０６、上側区域１０８、および側面１１０を有する。下側合わせ面区域１０６は、合わせ面１１２，１１４およびレーザファセット１１６を含む。加うるに、ＰＩＣ基板２００は、導波路２０２、レーザランディング領域２０４、側壁２０６，２０８、および導電性パッド２１０を有する。レーザランディング領域２０４は、合わせ面２２４，２２６を含む。

図１８は、図３に示されているレーザ１００およびＰＩＣ基板２００の形態の平面図であり、レーザファセット１１６および導波路２０２には改造が施されている。図３および図９では、レーザファセット１１６は、これがデバイスの水平軸および垂直軸に沿って真っ直ぐであるようエッチングされている。しかしながら、図１１に示されているように、レーザファセット１１６をこれが垂直方向に角度が付けられるようエッチングされるのが良い。従来型半導体レーザでは、レーザファセット１１６は、レーザを形成する材料を劈開してエッジを形成することによって形成されるが、これは、極めて不正確なプロセスである。この劈開プロセスは、レーザのファセットに沿って不正確な鉛直角を形成する恐れがあるが、この角度を図１１の形態に示されているように制御することができない。

特に、本発明のレーザでは、レーザファセット１１６は、劈開によっては形成されず、これとは異なり、レーザファセットは、レーザデバイスからエッチングにより作られる。エッチングプロセスは、ファセット１１６のエッジを形成する際の高い精度の実現を可能にする。このエッチングは、垂直方向だけでなく水平方向にもファセット１１６の先導エッジの形状の正確な制御を可能にする。かくして、図１８では、レーザファセット１１６は、水平軸線に沿って直線状にはエッチングされておらず、これとは異なり、図示のように水平軸に対して正確に制御された角度をなしてエッチングされている。レーザファセットが直線ではないので、レーザ光は、レーザ光１８０２によって示されているように角度をなしてファセットを出る。このレーザ光は、ファセット１１６から水平オフセット距離１８０２のところで導波路に入る。導波路２０２の前面もまた、図示のように角度をなして作られる。好ましくは、この角度は、レーザファセットの角度（材料の屈折率によって定められる）の約３倍であり、ただし、他の多くの角度の比を用いることができる。加うるに、導波路の前面は、好ましくは、レーザファセットと同一方向に角度が付けられている。角度の付けられたファセットを生じさせるとともに導波路をこのファセットから見てオフセット距離のところで配置することによって、レーザ中へのレーザ光の望ましくない後方反射を回避することができる。

図１９は、図３に示されているレーザ１００およびＰＩＣ基板２００の形態の平面図であり、レーザ１００の合わせ面１１２，１１４には改造が施されている。図１に示されている合わせ面１１２，１１４の鋭利なコーナの製作は、製作機械が僅かなパターニングの詳細を解決する能力に関して技術上の問題に起因して困難である。図１に示されている鋭利なコーナの代替手段として、図１９は、合わせ面１１２，１１４が切頭されて図示の形態を形成するレーザデバイスを記載している。このように、合わせ面１１２，１１４は、これらの端部のところに鋭利な箇所を形成せず、むしろ、合わせ面の先導エッジに沿って平坦な表面を有する。この形態では、合わせ面１１２，１１４の前側エッジが合わせ面２２４，２２６に接触しないよう幾分かの逃げが設けられている。さらに適切に言えば、この実施形態では、合わせ面１１２，１１４は、パターンのエッジの前の後ろにある距離を置いたところで合わせ面２２４，２２６に接触し、それにより穴１９０２，１９０４が図示のように形成される。この斬新な設計により、有利には、レーザ１００およびＰＩＣ基板２００にパターニング欠陥が存在する場合であっても、レーザデバイスの極めて正確な自己アライメントを可能にする直接的な接触からの逃げが得られる。

図２０は、図３に示されているレーザ１００およびＰＩＣ基板２００の形態の平面図であり、合わせ面２２４，２２６には改造が施されている。図２に示されている合わせ面２２４，２２６の鋭利なコーナの製作は、製作機械が僅かなパターニングの詳細を解決する能力に関して技術上の問題に起因して困難である。図２に示されている鋭利なコーナの代替手段として、図２０は、合わせ面２２４，２２６が図示のような正方形に似た形態を形成するよう設計されたレーザデバイスを記載している。このように、合わせ面２２４，２２６は、これらの端部のところに鋭利な箇所を形成せず、むしろ、ボックス状構造体を形成する。この形態では、合わせ面１１２，１１４の前側エッジが合わせ面２２４，２２６に直接接触しないよう幾分かの逃げが設けられている。さらに適切に言えば、この実施形態では、合わせ面１１２，１１４は、合わせ面２２４，２２６のパターンのエッジの前の後ろにある距離を置いたところで合わせ面２２４，２２６に接触し、それにより穴２００２，２００４が図示のように形成される。図１９の形態と同様、この斬新な設計により、有利には、レーザ１００およびＰＩＣ基板２００にパターニング欠陥が存在する場合であっても、レーザデバイスの極めて正確な自己アライメントを可能にする直接的な接触からの逃げが得られる。

図２１は、図３に示されているレーザ１００およびＰＩＣ基板２００の形態の平面図であり、図２０の改造とは異なる改造が合わせ面２２４，２２６に施されている。図２１では、合わせ面２２４，２２６のエッジ２０１２，２０１４は、図示のように曲線を形成している。これらエッジの曲率は、レーザが壁に沿ってスライドしてアライメント状態になると、レーザ１００の下側合わせ面１０６の異なる部分が途中で側壁に接触する独特の形態を提供している。このように、レーザデバイス１００に及ぼされる力を分散させることによってレーザデバイスに対する損傷をアライメント中最小限に抑制できる。図１９および図２０の形態と同様、この形態もまた、有利には、レーザ１００およびＰＩＣ基板２００にパターニング欠陥が存在する場合であっても、レーザデバイスの極めて正確な自己アライメントを可能にする直接的な接触からの逃げを提供する。

相互接触状態になる合わせられるべき部品の表面は、アライメント中、鋭利な箇所のところでの接触をなくすよう形作られるのが良い。基板、例えば、基板２００が平坦である基板合わせ面を有するということについて検討する。部品、例えばレーザ１００は、例えば、平坦な基板合わせ面と合致するレーザ合わせ面を有するのが良い。かくして、レーザ合わせ面は、基板合わせ面との鋭利な箇所のところでの接触をなくすよう形作られるのが良い。レーザ合わせ面は、例えば、レーザ合わせ面と基板合わせ面が接触状態にある間、互いに接線方向に位置するよう滑らかな滑り面を有するよう形作られるのが良い。基板合わせ面もまた、鋭利な箇所のところでの接触をなくすよう形作られるのが良く、そして、レーザ合わせ面と基板合わせ面が接触状態にある間、互いに接線方向に位置するよう滑らかな滑り面を有するよう同様に形作られるのが良い。

さらに、滑りの作用中、これら表面の侵食（エロージョン）または孔食（ピッチング）を最小限に抑えるため、レーザおよび／または基板合わせ面は、接線方向接触場所が合わせ面のうちの一方または両方に沿って連続的または非連続的な仕方で動いて接触場所がアライメント中、前側合わせ区域までスムーズに動くよう形作られるのが良い。アライメント中、接触場所は、アライメントが進むにつれて前側の最終的な係合位置に近づくのが良い。この接触場所の移動は、アライメント中に摩擦により生じた侵食またはデブリが進行中のアライメントを邪魔することなく、接触領域の後ろに対する開放領域内に残るようにするのを助けることができる。

基板、例えば基板２００の合わせ面、および／または部品、例えばレーザ１００は、アライメント誤差をアライメントプロセス中に減少させるよう形作られるのが良い。合わせ面は、湾曲するとともに／あるいは真っ直ぐな表面をテーパさせてアライメント誤差の許容度を減少させるよう形作られるのが良い。合わせ面の造形は、リソグラフィまたは他の造形プロセスによって可能である。アライメント誤差許容度をかかる造形によって必要な値まで減少させることができる。例えば、不正確にアライメントされた部品を最初に基板に接触させると、最大位置決め誤差は、１０～２５ミクロンという大きな場合がある。しかしながら、アライメントが進むと、部品および／または基板上に設けられた１つまたは２つ以上のテーパ付き合わせ面によって提供されるテーパ速度に従って部品を側方および／または長手方向に動かすのが良い。この運動は、長手方向距離が減少するので側方位置決め誤差を減少させることができ、その間ずっと、部品（および関連の接触部）が最終の合わせ場所にスムーズに近づけられる。位置決め誤差を部品がその最終の合わせ場所に近づけられているとき、１０ミクロン未満、２ミクロン未満、および例えば最終的には１ミクロン未満に減少させることができる。

図２２は、ＰＩＣ構造、例えばＰＩＣ３００を作製する方法２２００を示している。ステップ２２０２では、デバイスを基板上に配置する。このデバイスは、半導体レーザ１００または別のデバイス、例えば別の種類のレーザ、フィルタ、モジュレータ、増幅器、イメージャ、またはメモリチップであって良い。基板は、ＰＩＣ基板２００であるのが良い。図３を参照して上述した内容と同様、デバイスを配置組立体によって基板上に配置するのが良く、この配置組立体、例えば吸引カップ組立体は、このデバイスを損傷させることなく、配置することができる。ステップ２２０４では、デバイスを基板上で動かすために力を用いるのが良い。この力は、上述したように外力であっても良く、あるいは上述したように受動的力であっても良い。ステップ２２０６では、デバイスを外力または受動的な力の結果として基板とアライメントするのが良い。アライメントを上述したように行うのが良い。

図２３は、デバイスを基板上にアライメントする例示の係合方法２３００を示している。この方法２３００は、上述したアライメント手順のうちの任意のものによって採用可能である。デバイスを基板上に配置した後、方法２３００を開始するのが良い。ステップ２３０２では、最初に、デバイスを動かす。この初期運動は、係合方法２３００の他の運動に対して高い速度のものであるのが良く、かかる初期運動は、デバイスを基板上に当初アライメントするために行われる。ステップ２３０４では、このデバイスの中間運動を実施する。この運動は、ステップ２３０２の運動と比較して細かい運動であり、デバイスの合わせ面を基板の面に注意深くアライメントする。ステップ２３０６では、仕上げデバイス運動を実施する。仕上げデバイス運動は、ステップ２３０２，２３０４の運動に対するデバイスの最も正確な運動であり、かかる仕上げデバイス運動は、デバイスの前側ファセットを基板に側方かつ垂直に係合させるために用いられ、そしてデバイスの特徴部が基板と正確に嵌合するようにする。ステップ２３０２，２３０４，２３０６の運動を外力または受動的な力によって生じさせることができる。

図２４は、基板２４０７とのデバイス２４０１の例示のアライメント状態を示す略図２４００である。デバイス２４０１は、レーザ１００であっても良くあるいは上述した他のデバイスのうちの任意のものであって良い。基板２４０７は、基板２００であっても良くあるいは本明細書において説明したデバイスのうちの１つまたは２つ以上を受け入れる任意他の基板であって良い。図２４（ａ）の実施例では、デバイス２４０１は、合わせ面２４０２，２４０４，２４０６を有する。合わせ面は、粗さが最小限に抑えられまたはゼロであるものとして図２４（ａ）に示されているが、変形例として、粗い面（粗面）を有しても良い。基板２４０７は、基板合わせ面２４０８，２４１０，２４１２を有する。図２４（ａ）に示されているような基板合わせ面は、ぎざぎざ付きの線によって指示されているような粗面を有するが、変形例として、粗さが最小限またはゼロであっても良い。図２４（ａ）に示されているように、Ｘ方向は、図の紙面に対して水平である。Ｚ方向は、図の紙面に対して垂直であり、Ｙ方向は、図の紙面に対して図の紙面から出ている方向である。

デバイス２４０１を基板２４０７にアライメントするため、デバイスおよび基板合わせ面の平均粗さならびに合わせ面の相対的な角度は、合わせられた状態の組立体の位置精度（または誤差）を定める。角度ベータ（β）は、基板２４０７の通常の表面、例えば表面２４０８に対する基板２４０７の合わせ面、例えば表面２４１２の角度である。角度βを選択することは、デバイス２４０１と基板２４０７をアライメントする角度的誤差許容度に対して影響を及ぼす。

例えば、βは、４５°に等しいのが良い。βが４５°であることは、基板２４０７とデバイス２４０１の上首尾のアライメントのためには、Ｚ方向における許容可能な誤差がＸ方向における許容可能な誤差に等しいことを示している。かくして、かかる場合、基板２４０７とデバイス２４０１のアライメントは、Ｘ方向およびＺ方向において同一の誤差許容度を有する。

別の実施例では、βは、４５°を超えても良い。この例では、基板２４０７とデバイス２４０１の上首尾のアライメントのためには、Ｘ方向における許容可能な誤差は、Ｚ方向における許容可能な誤差よりも小さくなければならない。かくして、この例では、Ｚ方向における誤差許容度は、Ｘ方向における誤差許容度に対して高い。

別の例では、βは、４５°未満であっても良い。この例では、基板２４０７とデバイス２４０１の上首尾のアライメントのためには、Ｚ方向における許容可能な誤差は、Ｘ方向における許容可能な誤差よりも小さくなければならない。かくして、この例では、Ｘ方向における誤差許容度は、Ｚ方向における誤差許容度に対して高い。

幾つかの実施形態では、許容可能な誤差許容度は、Ｘ方向およびＺ方向の比に対応しているのが良い。一例では、Ｍ：１の許容可能な誤差比は、Ｚ：Ｘの方向比について提供されるのが良く、したがって、βは、Ｍの逆正接（アークタンジェント）に等しいのが良い。かくして、この例では、Ｚ方向における角度許容度は、Ｘ方向における角度許容度の２倍であっても良く、Ｍは、２に等しくても良い。かかる場合、βの最適角度は、２の逆正接に等しい。

図２５（ａ）は、基板とデバイスの別の例示のアライメント状態を示す略図２５００である。デバイス２５０２は、基板２５０４とアライメントされなければならない。デバイス２５０２は、レーザ１００であっても良くあるいは上述した他のデバイスのうちの任意のものであって良い。基板２５０４は、基板２００であっても良くあるいは本明細書において説明したデバイスのうちの１つまたは２つ以上を受け入れる任意他の基板であっても良い。

デバイス２５０２は、その設計例において考慮に入れられなければならない幾つかのパラメータを有し、かかるパラメータとしては、パラメータＡ，Ｄ，Ｇおよび角度ファイ（φ）が挙げられる。パラメータＡは、図２５（ａ）に示された段部オリジネーション平面（ｉ）から測定したデバイス２５０２の段部高さである。パラメータＤは、段部原平面（ｉ）からファセット平面（ｉｉ）まで測定した高さである。ファセット平面（ｉｉ）は、デバイス２５０２のファセット、例えばレーザファセット１１６の存在場所を示している。パラメータＧは、レーザファセット、例えばレーザファセット１１６のアクティブ区域の中心のところに位置するデバイス２５０２と基板２５０４との間の隙間である。以下において、レーザのアクティブ区域について説明する。角度ファイ（φ）は、デバイス２５０２の段部に接触する基板２５０４の表面の垂直角度である。

段部高さＡを増大させることによって、Ｇもまた増大する。しかしながら、Ｇを増大させると、デバイス２５０２が基板２５０４に取り付けられたときに性能が劣化する場合があり、と言うのは、デバイス２５０２と基板２５０４との間の隙間が大きすぎると、後方反射が生じるとともに干渉の恐れが高くなり、しかも他の誤差成分がもたらされる場合がある。しかしながら、この問題を軽減するようパラメータＤを増大させるのが良い。パラメータＤを増大させることによって、ファセットのところのアクティブ区域の中心がデバイス２５０２内の平面（ｉ）から更に遠ざかってかつ基板２５０４に近づいて配置され、それによりＧが最小限に抑えられる。しかしながら、増大したＤが段部高さＡを大きくしすぎないようにするように注意が払われなければならず、と言うのは、これにより、デバイス２５０２中への積み重ね誤差が導入されてアライメントに関する問題が生じることがあるからである。

Ｇもまた、段部高さＡを最小限に抑えるとともに角度ファイ（φ）を増大させることによって最小限に抑制できる。これら調節を行うことにより、ファセットのところのアクティブ区域の中心が基板２５０４に近づけられ、それによりＧが最小限に抑えられ、したがって基板２５０４へのデバイス２５０２の光学結合を向上させることができる。しかしながら、段部高さＡを小さすぎるようにすると、作製上の問題が生じる場合があり、例えば、デバイス２５０２は、デバイス２５０２の段部と基板２５０４との接触がないために基板２５０４上をスキップする。かくして、パラメータＡ，Ｄ，Ｇおよびφは、注意深く選択されなければならない。

図２５（ｂ）は、上述した実施例の略図２５０６を示しており、この場合、段部高さＡは、デバイス２５０２および基板２５０４に対して増大している。図２５（ｂ）に示されているように、Ａを増大させると、Ｇが増大し、Ｇのかかる増大により、後方反射が生じるとともに干渉の恐れが増大し、しかも他の誤差成分がもたらされる。

上述したように、高さＡを最小限に抑えることにより、基板２５０４へのデバイス２５０２の光学結合を向上させることができる。しかしながら、高さＡはまた、デバイス２５０２に関するクラディング厚さをもたらし、この高さを小さくしすぎた場合、デバイス２５０２の光学性能が悪化する場合がある。例えば、デバイス２５０２は、ＩｎＰ型半導体レーザである場合がある。かかる半導体レーザは、レーザ光をシリコンフォトニック回路に提供してシリコンに対して透明な範囲の光を放出するよう使用できる。したがって、シリコンは、シリコンフォトニック回路における導波路形成部の一部として高屈折率材料として使用できる。

ＩｎＰ型レーザは、図１に示されている形式のレーザであるのが良く、このＩｎＰ型レーザは、ＩｎＧａＡｓＰまたはＩｎＧａＡｌＡｓアクティブ区域から作製でき、クラッディングは、ＩｎＰで作られ、かかるＩｎＰ型レーザは、全てｎ型ＩｎＰ基板上にエピタキシャル成長させた高ｐドープＩｎＧａＡｓから作られた半導体接触層を有するのが良い。高いｐドープＩｎＧａＡｓに対する金属被覆は、例えば、Ｔｉ、Ｐｔ、およびＡｕであるのが良い。金属被覆は、基板との電気接続部を形成する接触面である金属接触層を形成することができる。金属接触層は、少なくとも１つの電極を有するのが良い。例えば、金属接触層は、２つの電極を有するのが良い。２つの電極は、同一の平面上に配置されるのが良い。これら電極のうちの一方は、レーザのｐ接点に対応するのが良く、電極のうちのもう１つは、レーザのｎ接点に対応するのが良く、これについては以下において説明する。半導体接触層は、上側クラッディング層の上方に配置されるのが良い。これらの層は、電子ビーム蒸着によって被着されるのが良い。Ａｕもまた、電気メッキを用いて被着されるのが良い。これら金属ならびにＩｎＧａＡｓ層は、レーザの動作波長で損失を呈する場合があり、したがって、上側クラッディング層（例えば、高さＡおよびＡ～Ｄに含まれる）は、レーザモードに対するこれらの層に起因して光損失を回避するのに十分に厚く作られるのが良い。上側クラッディング層の厚さは、吸収によって生じる光損失を約０．３／ｃｍに等しくまたはこれ未満に保つよう定められるのが良い。光損失を約０．３／ｃｍに等しくまたはこれ未満に保つことは、レーザ効率に有害な影響を及ぼさないようにするのを助ける。この光損失は、半導体接触層および／または金属接触層に起因して吸収によって生じる場合がある。

一実施例では、レーザエピタキシャル構造は、１３１０ｎｍを放出するよう構成されているのが良い。成膜技術、例えば有機金属化学気相成長法（ＭＯＣＶＤ）または分子線エピタキシー（ＭＢＥ）を用いると、ｎ型ＩｎＰ下側クラッディング層（下側クラッディングは、基板中に延びる場合がある）、非ドープアクティブ区域、ｐドープＩｎＰ上側クラッディング層、および高ｐドープＩｎＧａＡｓ接触層を、ｎ型ＩｎＰ基板上にエピタキシャル成長させることができる。アクティブ区域は、ＡｌＧａＩｎＡｓグレーデッド層でサンドイッチされたＩｎＡｌＧａＡｓ型圧縮ひずみ量子井戸とＩｎＡｌＧａＡｓ型引っ張りひずみバリヤを備えるのが良い。アクティブ区域は、上側クラッディング層と下側クラッディング層との間にサンドイッチされるのが良い。この構造はまた、リッジレーザの作製を助けるようウェットエッチング停止層を更に有するのが良い。この構造は、分布帰還型（ＤＦＢ）レーザの形成を可能にするようホログラフィックリソグラフィまたはｅビームリソグラフィでパターン化されたグレーティング層を更に含むのが良い。図２６は、グラフ２６００において１３１０ｎｍを放出するよう構成された例示のレーザエピタキシャル構造に関する上側クラッディング厚さの関数としての例示の計算された光損失を示している。光損失は、高ｐドープＩｎＧａＡｓおよび金属層に起因している場合がある。この例では、例示のレーザは、光損失が０．３ｃｍ^-1以下である場合に効率的に動作する。図２６に示されているように、光損失は、クラッディング厚さが増大するにつれて減少し、そしてこの実施例では、レーザを効率的に保つためには上側クラッディング層厚さが少なくとも１．５μｍであることが望ましい。

レーザに対するｎ接点は、ＩｎＰ基板の後部上または半導体の頂面上に位置するのが良い。ｎ接点およびｐ接点または電極を半導体レーザ１００の頂面の頂部上に配置することにより、両方の電気接点を取り付けプロセス中、レーザチップとＰＩＣ基板との間に作ることができる。

図２７は、ＰＩＣ基板２００のインターフェースに対するレーザ１００の最小結合損失を達成するために必要なアライメント許容度の時間領域差分法（ＦＤＴＤ）グラフ図２７００を示している。このグラフ図は、ＰＩＣ基板２００のインターフェースに対するレーザ１００の水平および垂直オフセットの関数としての予想結合損失を示している。アライメントの水平および垂直オフセットがナノメートル（ｎｍ）で示されている。結合損失は、デシベル（ｄＢ）で示されている。グラフ図に示されているように、水平オフセットが最高５０ｎｍまででありかつ垂直オフセットが最高６０ｎｍまでである場合、ｄＢで表わされた結合損失が最小限に抑えられる。オフセットが垂直方向と水平方向の両方向に増大すると、結合損失が増大する。

以上を要約すると、本発明は、実行可能な構造を含む新規な受動型組み立て技術の形態をした費用効果の良い高精度組立体の新たなパラダイムを提供している。これら技術は、自己アライメントおよび高精度自動組み立てを許容している。「自己アライメントされた」部品に関し、高精度表面と特徴部の組み合わせが互いに合わせられるべき部品に用いられるとともに追加の単純な一次元制限運動制御方式を用いた機械的誘導機能が６つの配向度でアライメントされた三次元において合わせられた部品を互いに正確にロックするために用いられる。これら技術は、現行の方法の場合よりも良好な位置的許容度を達成し、単純な「そのままの（as-is ）」受動型組み立て技術と同等な速度を備えている。高精度自動組み立てにより、上述したのと同一の斬新な高精度表面および幾何学的特徴部は、例えば熱サイクリング、膨張差、振動、真空および他の物理的効果による外部機械的補助なしで、部品がそれ自体で一緒になって最終位置に動く追加的特徴とともに使用できる。これら技術は、超高組み立て精度を極めて安価に達成することによって当業界に一大変革を起こす潜在的可能性を有する。

本発明は、本明細書において説明した特定の実施形態によって範囲が限定されることはない。確かに、本明細書において説明した実施形態に加えて、本発明の他の種々の実施形態および改造例は、当業者であれば、上述の説明および添付の図面から明らかである。かくして、かかる他の実施形態および改造例は、本発明の範囲に含まれるものである。さらに、本発明を少なくとも１つの特定の目的に関して少なくとも１つの特定の実施環境における少なくとも１つの特定の具体化例に関して本明細書において説明したが、当業者であれば、その有用性は、これらには限定されず、本発明は、任意の目的について任意の環境において有益に具体化できることを認識するであろう。したがって、以下に記載された特許請求の範囲は、本明細書において説明した本発明の全範囲および精神を考慮して解されるべきである。

Claims (23)

1. フォトニック集積回路（ＰＩＣ）であって、
   テーパ付きレーザ合わせ面と、前記テーパ付きレーザ合わせ面の前縁から後退したレーザファセットと、を備えた半導体レーザと、
   テーパ付き基板合わせ面と導波路を備えた基板とを有し、
   前記半導体レーザが前記基板にアライメントされるときに、前記テーパ付きレーザ合わせ面の前記前縁は、前記テーパ付き基板合わせ面に接触して、前記半導体レーザの前記レーザファセットを出るレーザビームと前記導波路との間のアライメント誤差を減少させるよう構成されている、ＰＩＣ。
2. 前記テーパ付きレーザ合わせ面の形状および前記テーパ付き基板合わせ面の形状は、外力が前記半導体レーザに加えられると、前記半導体レーザを前記基板にアライメントするよう構成されている、請求項１記載のＰＩＣ。
3. 前記半導体レーザが前記基板にアライメントされると、前記基板の後壁は、前記半導体レーザの後側部分に接触するよう構成され、前記基板の側壁は、前記半導体レーザの側面に接触するよう構成されている、請求項２記載のＰＩＣ。
4. 前記半導体レーザの前記側面の一部分は、前記半導体レーザが前記基板にアライメントされると、前記基板の隙間部分の上方に配置されるよう構成されている、請求項３記載のＰＩＣ。
5. 前記外力は、前記半導体レーザから前記基板に向かう方向に加えられる、請求項２記載のＰＩＣ。
6. 前記テーパ付きレーザ合わせ面の形状は、三角形または台形である、請求項１記載のＰＩＣ。
7. 前記テーパ付き基板合わせ面の形状は、三角形、または台形である、請求項１記載のＰＩＣ。
8. 前記テーパ付きレーザ合わせ面の第１のエッジは、前記テーパ付き基板合わせ面に接触し、前記テーパ付きレーザ合わせ面の第２のエッジは、前記テーパ付き基板合わせ面に接触しない、請求項１記載のＰＩＣ。
9. 前記テーパ付き基板合わせ面は、湾曲したエッジを有し、前記湾曲したエッジは、前記基板との前記半導体レーザのアライメント中、前記半導体レーザに加えられる外力を分散させるよう構成されている、請求項１記載のＰＩＣ。
10. 前記導波路は、前記レーザファセットを出た前記レーザビームを受け取るよう構成されている、請求項１記載のＰＩＣ。
11. 前記レーザファセットは、レーザ光が前記レーザファセットを出る方向に対して角度が付けられ、前記導波路の前縁は、前記レーザファセットと同様に同じ方向に対して角度が付けられ、前記レーザファセットの前記角度および前記導波路の前記前縁の前記角度は、前記導波路から前記レーザファセットへの前記レーザビームの後方反射を減少させるよう構成されている、請求項１０記載のＰＩＣ。
12. 前記レーザファセットと前記導波路の前記前縁は、同一方向に角度が付けられている、請求項１１記載のＰＩＣ。
13. 前記レーザファセットは、レーザ光が前記レーザファセットを出る方向に対して垂直方向または水平方向に角度が付けられている、請求項１１記載のＰＩＣ。
14. 前記半導体レーザは、前記基板との電気接続部を形成するよう構成された接触面を有し、
    前記基板は、前記半導体レーザを受け入れるよう構成されたランディング領域を更に有し、前記ランディング領域は、
    前記テーパ付き基板合わせ面と、
    前記半導体レーザの前記接触面に電気的に結合するよう構成された接触パッドとを有する、請求項１記載のＰＩＣ。
15. はんだが前記接触パッドと前記半導体レーザの前記接触面との間に施されている、請求項１４記載のＰＩＣ。
16. 前記ランディング領域は、
    前記接触パッドに配置されたはんだ層と、
    前記接触パッドに配置された前記はんだ層から前記はんだを受け入れるよう構成されたランオフ領域とを更に有する、請求項１４記載のＰＩＣ。
17. 前記ランオフ領域は、前記はんだ層からのはんだを前記接触パッドから引き離すことによってはんだを受け入れるよう構成されている、請求項１６記載のＰＩＣ。
18. 前記ランオフ領域は、前記接触パッドに対して垂直に角度が付けられている、請求項１７記載のＰＩＣ。
19. フォトニック集積回路（ＰＩＣ）を作製する方法であって、前記方法は、
    半導体レーザを基板上に配置するステップを含み、前記半導体レーザは、テーパ付きレーザ合わせ面と、前記テーパ付きレーザ合わせ面の前縁から後退したレーザファセットと、を有し、前記基板は、テーパ付き基板合わせ面と導波路を有し、
    前記テーパ付きレーザ合わせ面の前記前縁と前記テーパ付き基板合わせ面との接触を用いて、前記半導体レーザの前記レーザファセットを出るレーザビームと前記導波路との間のアライメント誤差を減少させて、前記半導体レーザを前記基板にアライメントするステップを含む、方法。
20. 外力を前記半導体レーザから前記基板に向かう方向で前記半導体レーザに加えるステップを更に含む、請求項１９記載の方法。
21. 前記テーパ付き基板合わせ面の湾曲したエッジを用いて前記外力を分散させるステップを更に含む、請求項２０記載の方法。
22. 前記半導体レーザを前記基板上に配置する前記ステップに先立って、はんだを前記半導体レーザの接触面に付着させるステップを更に含み、前記半導体レーザを前記基板上に配置する前記ステップは、前記半導体レーザの前記接触面を前記基板の接触パッドに取り付けるステップを含み、前記はんだは、前記接触面と前記接触パッドの間に配置される、請求項１９記載の方法。
23. 前記はんだの表面張力が前記テーパ付きレーザ合わせ面を引いて該テーパ付きレーザ合わせ面を前記テーパ付き基板合わせ面に取り付ける、請求項２２記載の方法。

Images