JP2002072027A - 光モジュール、光伝送装置及びその製造方法 - Google Patents

光モジュール、光伝送装置及びその製造方法

Info

Publication number
JP2002072027A
JP2002072027A JP2000265152A JP2000265152A JP2002072027A JP 2002072027 A JP2002072027 A JP 2002072027A JP 2000265152 A JP2000265152 A JP 2000265152A JP 2000265152 A JP2000265152 A JP 2000265152A JP 2002072027 A JP2002072027 A JP 2002072027A
Authority
JP
Japan
Prior art keywords
optical
alignment mark
semiconductor
fiber
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000265152A
Other languages
English (en)
Other versions
JP3884903B2 (ja
Inventor
Kotaro Oishi
耕太郎 大石
Hiroyuki Gomyo
博之 五明
Takeshi Taniwatari
剛 谷渡
Kazuhisa Uomi
和久 魚見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2000265152A priority Critical patent/JP3884903B2/ja
Publication of JP2002072027A publication Critical patent/JP2002072027A/ja
Application granted granted Critical
Publication of JP3884903B2 publication Critical patent/JP3884903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 モジュール基板において、半導体光素子の活
性領域と光ファイバとアライメントマークの間の位置ず
れを防ぐ。 【解決手段】 活性領域とセルフアラインされた第１ア
ライメントマークを有する半導体光素子を、光ファイバ
取り付け溝とセルフアラインされた第２アライメントマ
ークを有する実装基板上に、第１アライメントマークと
第２アライメントマークとを位置合わせして実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光通信分野等に用い
られる半導体発光素子又は受光素子を実装した光モジュ
ール及びこの光モジュールを用いた光伝送装置に関する
ものである。
【０００２】
【従来の技術】近年、一般家庭への情報サービスの拡充
を図るため、加入者系光伝送システムの開発が進められ
ている。各家庭への設置という観点から、本システムに
使用される光モジュールには低価格化が要求されてい
る。従来の光モジュールは、ファイバと発受光素子の光
軸調整を、発光素子の光出力をファイバ端でモニタしな
がら、あるいは受光素子の光電流をモニタしながら行う
アクティブアライメント方式により作製されていたが、
このアライメント作業時間が大きなコスト要因となって
いた。
【０００３】この問題を解決するため、光信号出力の観
察の手間をなくし、アライメントマークを用い、位置決
めされた光軸無調整のファイバ、導波路、光素子等実装
を行うパッシブアライメント表面実装法が必須となって
きている。
【０００４】このパッシブアライメント方法について
は、例えば、特開平１１−１４５５５８に記載されてい
る方法や素子表面に設けた電極パタンを実装基板の表面
に設けた電極パタンに赤外透過光を用いて合わせる等の
技術がある。
【０００５】また、素子の外形を利用して機械的位置合
わせによるアライメント方法もある。例えば特開平１１
-３３７７７７では、基板に設けた光素子搭載用の凹部
の傾斜面に素子の一辺を突き当てる方式によりアライメ
ントを行っている。
【０００６】
【発明が解決しようとする課題】アライメントパタンと
して電極を用いる方式は、素子の発受光部と、電極形成
が同一マスク或いは互いに位置が整合されたマスクを使
用しないため、各々のマスク形成における位置ずれが、
そのまま搭載時の光軸ずれに影響してしまうおそれがあ
る。
【０００７】また、同様の理由でモジュール基板におい
ても、光導波路及びファイバ設置溝とアライメントマー
クの間に位置ずれが生じてしまうおそれがある。
【０００８】更にまた、赤外透過方式に関しては、画像
解像度限界による位置ずれの発生や認識プログラム等を
含めた装置コストが問題となる。また、透過認識を用い
ない素子の外形を利用した機械的位置合わせは、上記赤
外透過方式と比して、劈開による素子化の精度が１０μ
ｍ程度と大きく、水平方向の結合トレランスが小さい発
光素子には適用するのは歩留まり上難しい。
【０００９】本発明の目的は、半導体光素子を実装基板
に位置精度よく実装した光モジュール及びその製造方法
を提供することである。
【００１０】また、本発明の他の目的は、実装基板上で
光ファイバーの先端部に対して位置精度よく半導体光素
子を対向配置して実装した光モジュール及びそれを用い
た光伝送装置を提供することである。
【００１１】
【課題を解決するための手段】本願において開示される
発明の内、代表的なものの概要を簡単に説明すれば次の
通りである。
【００１２】即ち、本発明による光モジュールは、半導
体素子の半導体活性領域の位置と自己整合した（即ち、
セルフアラインされた）アライメントマーク部を素子自
体の表面に持たせ、このアライメントマーク部を用いて
基板へ実装するものである。
【００１３】例えば、半導体受発光素子の活性領域形成
マスクと同一あるいは同時形成したマスクを用いて、結
晶成長により素子表面に凸部又は凹部を形成し、これを
アライメントマークとすることにより、発光又は受光す
る半導体活性領域とアライメントマークとの位置ずれを
極小に抑えることができるのである。
【００１４】また、モジュール基板には光ファイバ設置
溝の位置と自己整合され上記凸部又は凹部とあわせる第
２の凹部又は凸部のアライメントマーク部を基板表面に
設けることにより、モジュール基板側でも、アライメン
トマークと光軸を自己整合させることができる。これら
を組み合わせることにより、光素子の活性領域とモジュ
ール基板上の光ファイバ或いは光導波路との高精度な位
置合わせがパッシブアライメント方法で可能となり、ま
た結合損を低減することができる。
【００１５】
【発明の実施の形態】実施例１ 図１は、本発明の一実施例を説明するための埋込型構造
の半導体レーザ発光素子の要部断面図であり、図７〜図
９は、その半導体レーザ発光素子の製造工程を示す素子
要部の工程別断面図である。これらの図において同じ構
成物は同一の番号で表示されている。
【００１６】まず、図７の（ａ）に示すように、ＩｎＰ
等の金属間化合物からなる半導体基板１３を用意し、そ
の表面上にＭＯ-ＣＶＤ法により半導体バッファー形成
層２０及び半導体活性領域形成層１４を結晶成長させる
(図７の（ｂ）)。
【００１７】活性領域形成層１４の表面をＳｉＯ2やＳ
ｉ3Ｎ4等の層（１８）で覆い、さらにその層を通常のフ
ォトマスクを用いたフォトエッチング技術によりパター
ニングすることにより、図８の（ｃ）のようにマスク１
８を形成する。マスク１８の周囲の半導体層１４は露出
されている。
【００１８】次いで、図８の（ｄ）のように活性領域形
成層１４、バッファ形成層２０を含む半導体基板１３の
一部を選択的にエッチング除去する。これにより、エッ
チングマスク１８直下に活性領域１４を有するメサ部１
５が形成される。即ち、この工程でマスク１８によって
レーザ光を発光する活性領域の位置が規定される。
【００１９】次に、このエッチングに用いたエッチング
マスク１８がそのまま残された状態で、ＩｎＰやＧａＡ
ｓ等の化合物半導体層を上表面に気相成長させることに
より、図９の（ｅ）に示すように上記メサ部を取り囲む
第１の半導体埋込部１２を形成する。
【００２０】このように、活性領域１４の位置を規定し
てその表面を覆うマスク１８をそのままの位置で残した
状態で第１の半導体埋込を行うことにより、後述するア
ライメントマーク部と活性領域１４との位置ずれを最小
限に抑えることができるのである。
【００２１】なお、第１の埋込部１２の内部には、活性
領域１４以外の半導体表面部分に電流が流れるのを防ぐ
ための電流ブロック層１９（Ｎ型）が埋入されている。
【００２２】次に、このマスク１８を取り除いて活性領
域１４の表面を露出させ、化合物半導体層を気相成長す
ることにより、図９の（ｆ）に示すように第２の埋込部
１１を形成する。このようにして図１の半導体レーザ発
光素子が形成される。
【００２３】この場合、第１及び第２の埋込部１２、１
１の気相成長は、気相成長の条件を低温、低圧とし、平
坦部が（１００）面の上に行い、ストライプ方向は（１
１０）面とすることにより、成長速度の遅い（１１１
Ｂ）面１７に沿って、凸部１６が形成される。この凸部
１６は、例えば温度５５０±１０℃、圧力４０±５ｔｏ
ｒｒの条件で気相成長させることにより、高さを約１．
２μｍとすることができる。
【００２４】以上のことから理解されるように、この凸
部１６は、活性領域１４を取り囲んでその位置と自己整
合的に精度よく位置決めされており、これを後述するよ
うに実装時のアライメントマークに使用すると、アライ
メントマークと活性領域１４との位置ずれは形成マスク
が共通のために０．２μｍ以下と実質的に極めて小さく
抑えることが出来る。
【００２５】なお、この凸部１６は、埋込や気相成長に
おける温度条件及び圧力条件を変更することにより、必
要に応じた高さに再現性よく調整することができる。
【００２６】実施例２ 図２は、本発明の他の実施例に関する埋込型構造の半導
体受発光素子の断面構造図である。半導体基板１３上に
半導体受発光素子を形成する工程において、半導体活性
領域１４を有するメサ部１５を形成するためのエッチン
グマスク形成と同時に活性領域形成層１４表面の他の部
分にも形成したマスク１８を用いて実施例１と同様なプ
ロセスによって、活性領域１４の両脇に凹部２１又は凸
部２６を形成する。
【００２７】これらの凹部２１又は凸部２６もまた、結
果的には活性領域１４の位置と正確に自己整合されてい
るので、同様に後述するような実装時のアライメントマ
ークに利用することができる。前記同様にアライメント
マークと活性領域１４の位置ずれは０．２μｍ以下とな
る。
【００２８】実施例３ 図３は、本発明の一実施例である半導体受発光素子をモ
ジュール基板に搭載した光モジュールの要部断面図であ
る。
【００２９】放熱性の良いモジュール基板３３の上表面
に設けられた凹部（Ｖ溝）３２に、裏返された前記実施
例での半導体受発光素子３０の凸部３１（図１での１
６、又は図２での２６に対応する。）を合わせ、接続用
はんだ３５を溶融し、素子電極３４と基板電極３６を接
続する。
【００３０】なお、この際、はんだ３５を加熱し溶融し
ている状態で半導体素子３０の凸部３１（図１での１
６、図２での２６に対応する。）と基板３３の凹部３２
に正確に位置合わせさせ、適度に荷重を加えることによ
り該部の斜面部におけるお互いのすべりを利用して凸部
の中心と凹部の中心とが一致するように位置合わせする
ことが可能である。なお、この加熱処理時に実装される
素子の高さも調整することができる。この後、素子裏面
に導通用金属ワイヤ３７をボンディングして光モジュー
ルが製作される。
【００３１】例えば、図３において結合損失が１ｄＢの
位置ずれトレランスが２μｍである場合、凸部３１の径
を６μｍ、凹部３２の径を８μｍとすれば良い。
【００３２】以上のことからも理解されるように、図３
の例とは逆に３１を凹部とし３２を凸部としてもよい
が、いずれの場合も断面が凸部はピラミッド形状で凹部
は逆ピラミッド形状とし、また凹部は凸部を収納できる
ように凸部よりも大きくした方が望ましい。
【００３３】実施例４ 図４は、本発明の他の実施例である半導体受発光素子を
モジュール基板に搭載した光モジュールの要部断面図で
ある。図３と同様に、モジュール基板３３上の凹部３２
に、前記した半導体受発光素子３０の凸部３１を合わせ
た後、半導体受発光素子３０の一主表面にわたって幅広
く設けられた（図４のように、はんだの溶融時の表面張
力を利用して主表面からはみ出さない程度に設けること
が望ましい。）接続用はんだ３５を溶融し、素子電極３
４と基板電極３６を接続する。
【００３４】この場合も前記と同様にはんだを加熱中
に、素子に荷重を加えることにより、素子の凸部３１
が、モジュール基板の凹部３２に容易にはまって勘合さ
れ、更に加重して押し込むことにより、高精度に位置合
わせが可能である。この後、導通用ワイヤ３７をボンデ
ィングする。
【００３５】なお、埋め込み型のＢＨレーザでは実質的
に点発光源或いは受光部とみなせる半導体光素子では前
記した実施例１のような部分的なはんだ付けでもよい
が、ライン状又は面状の発光源或いは受光部を呈する半
導体光素子を用いる場合には、この実施例４のように素
子の主表面の殆どの領域にわたってはんだ付けをした方
が活性領域と実装基板表面との平行性乃至平坦性を確保
するのに望ましい。
【００３６】実施例５ 図５は、本発明の一実施例である半導体受発光素子をモ
ジュール基板に搭載した光モジュール乃至光伝送装置の
要部の鳥瞰図である。
【００３７】半導体受発光素子５１を、凸型アライメン
トマーク５５（図１での１６、図２での２６、図３や図
４での３１に対応する。）を用い、実施例３及び４に示
した記したような方法でモジュール基板５２に搭載す
る。
【００３８】また、モジュール基板５２には光伝送ファ
イバー５３の長手方向に沿って、ファイバーガイド用の
細長いＶ溝５６が形成されており、これに先端部が球状
（先球）の光伝送ファイバ５３を搭載して取り付け固定
される。
【００３９】実施例３及び４で説明したように、受発光
素子５１の活性領域５４と凸型アライメントマークの位
置ずれはその形成マスクが実効的に同一であるため０．
２μｍ以下と極小であり、また、モジュール基板５５内
で凹型アライメントマーク３２とＶ溝５６の位置ずれ
は、これらが１つの工程で同じ工具、例えば一体となっ
た工具、又はマスクで同時に形成することにより０．２
μｍ以下に抑えることができる。したがって、モジュー
ル搭載状態での、受発光素子５１の活性領域５４とファ
イバ５３の位置ずれは、ファイバ搭載ずれ、ファイバ偏
芯量等、アライメントに無関係な因子を除けば、０．４
μｍ以下を実現でき、従来の１μｍ程度と比較して極め
て高精度に搭載可能である。このようにして形成された
モジュール基板の主表面部を、セラミックケース、樹
脂、或いは金属ケースで覆うことによって光モジュール
が構成される。なお、実際には上記受発光素子を駆動す
るドライバＩＣや所定の電気信号を処理する他のＩＣ等
も上記モジュール基板の主表面上に併せて搭載された後
に上記覆体によって光モジュール乃至光伝送装置が完成
される。
【００４０】実施例６ 図６は、本発明の半導体受発光素子と半導体光変調器と
をモジュール基板に搭載した光モジュールの一実施例の
要部の鳥瞰図である。
【００４１】半導体受発光素子５１を、凸型アライメン
トマーク５５を用い、実施例３及び４に示した記したよ
うな方法でモジュール基板５２に搭載する。同様の方法
でこの半導体受発光素子５１の前方（図では左手前側）
に半導体光変調器６１を搭載する。
【００４２】素子５１と光変調器６１は同様の凹凸部を
使用して搭載するため、これら複数の光素子間の光軸合
わせは自己整合的に高精度に行うことができる。実施例
６においては半導体光素子と光変調器の搭載を例示した
が、これらに代わり、半導体光増幅器と光ビーム拡大部
とを高精度に搭載することも可能である。搭載する半導
体素子数が２素子以上となっても同様に光軸を高精度に
合わせることが可能である。また、上記各種実施例で
は、半導体レーザ等の半導体発光素子を例に説明した
が、これに限ることなくフォトダイオード等の半導体受
光素子を実装する場合にも適用できる。
【００４３】
【発明の効果】本発明の発光素子及び光モジュールを用
いれば、搭載位置ずれ精度を高精度に高めることが可能
であり、したがって高い結合効率が実現できるため、駆
動電流の低減が可能であり、高性能化、高寿命化が可能
であり、コスト低減に寄与する。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための半導体光素子
の断面図。
【図２】本発明の他の実施例を説明するための半導体光
素子の断面図。
【図３】本発明の他の実施例を説明するための光モジュ
ールの断面図。
【図４】本発明の他の実施例を説明するための光モジュ
ールの断面図。
【図５】本発明の他の実施例を説明するための光伝送装
置の鳥瞰図。
【図６】本発明の他の実施例を説明するための光伝送装
置の鳥瞰図。
【図７】本発明の実施例を説明するための半導体光素子
の製造工程別断面図。
【図８】本発明の実施例を説明するための半導体光素子
の製造工程別断面図。
【図９】本発明の実施例を説明するための半導体光素子
の製造工程別断面図。
【符号の説明】
１１…第２埋込部、１２…第１埋込部、１３…半導体基
板、１４、５４…半導体活性領域、１６、３１、５５…
凸部（第１アライメントマーク部）、３２…凹部（第２
アライメントマーク部）、３３、５２…実装基板（モジ
ュール基板）、３０、５１…半導体光素子、５３…光伝
送ファイバ、５６…光伝送ファイバ取り付けＶ溝。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷渡 剛 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 魚見 和久 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 2H037 AA01 BA02 DA11 DA12 5F073 AA22 AA55 AB21 AB28 BA01 CB02 EA29 FA12 FA27 5F088 AB07 BA16 BB01 CB04 CB14 GA03 HA12 HA13 JA03 JA10 JA14

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】発光又は受光する半導体活性領域の位置と
    自己整合して形成された第１アライメントマーク部をそ
    の表面に有する半導体光素子、及び光伝送ファイバーを
    取り付けるファイバー取り付け部と上記ファイバー取り
    付け部に位置合わせされた第２アライメントマーク部を
    その表面に有する実装基板とからなり、上記第１アライ
    メントマーク部と上記第２アライメントマーク部とが位
    置合わせされ上記半導体光素子が上記実装基板上に実装
    されてなることを特徴とする光モジュール。
  2. 【請求項２】上記第１アライメントマーク部は上記素子
    の活性領域を取り囲む凸部で構成され、上記第２アライ
    メントマーク部は上記凸部の大きさよりも大きい受け部
    を有する凹部で構成されていることを特徴とする請求項
    １記載の光モジュール。
  3. 【請求項３】発光又は受光する半導体活性領域の位置に
    自己整合して形成された第１アライメントマーク部をそ
    の表面に有する半導体光素子を、光伝送ファイバーを取
    り付けるファイバー取り付け部と上記ファイバー取り付
    け部の位置に自己整合して形成された第２アライメント
    マーク部をその表面に有する実装基板上に、上記第１ア
    ライメントマーク部と上記第２アライメントマーク部と
    を位置合わせして実装することを特徴とする光モジュー
    ルの製造方法。
  4. 【請求項４】半導体レーザ発光素子と光ファイバーとが
    一つの基板上に実装された光伝送装置において、上記半
    導体レーザ発光素子はレーザ光を発する半導体活性領域
    の位置と自己整合して形成された凸状又は凹状の第１ア
    ライメントマーク部をその表面に有し、上記基板は上記
    光ファイバーを取り付け支持する細長い溝と上記溝の延
    長方向に上記溝の位置と自己整合して形成された凹状又
    は凸状の第２アライメントマーク部をその表面に有し、
    上記光ファイバーが上記溝によって上記基板上に取り付
    け支持され、上記第１アライメントマーク部と上記第２
    アライメントマーク部とが位置合わせされて上記半導体
    レーザ発光素子が上記半導体活性領域が上記光ファイバ
    ーの先端部と相対向するように上記基板上に実装されて
    なることを特徴とする光伝送装置。
  5. 【請求項５】光伝送ファイバーが搭載された実装基板上
    にその半導体活性領域が上記ファイバーの先端部に相対
    向するように半導体光素子が実装された光伝送装置であ
    って、上記半導体光素子はその表面に上記活性領域の位
    置と自己整合された第１の凸部又は凹部を有し、上記実
    装基板は上記ファイバーの先端部の位置に上記第１の凸
    部又は凹部に対応する第２の凹部又は凸部を有し、上記
    第１及び第２の相対応する凹凸部が互いに嵌合されて上
    記半導体光素子が上記実装基板上に搭載されてなること
    を特徴とする光伝送装置。
JP2000265152A 2000-09-01 2000-09-01 光モジュール、光伝送装置及びその製造方法 Expired - Lifetime JP3884903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265152A JP3884903B2 (ja) 2000-09-01 2000-09-01 光モジュール、光伝送装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265152A JP3884903B2 (ja) 2000-09-01 2000-09-01 光モジュール、光伝送装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002072027A true JP2002072027A (ja) 2002-03-12
JP3884903B2 JP3884903B2 (ja) 2007-02-21

Family

ID=18752456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265152A Expired - Lifetime JP3884903B2 (ja) 2000-09-01 2000-09-01 光モジュール、光伝送装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3884903B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111918A (ja) * 2002-07-24 2004-04-08 Furukawa Electric Co Ltd:The 光素子実装体とそれを用いた光モジュール
JP2019509635A (ja) * 2016-02-19 2019-04-04 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド フォトニック集積回路におけるレーザアライメントのための技術

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108390256B (zh) * 2018-03-16 2021-06-01 青岛海信宽带多媒体技术有限公司 光模块及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111918A (ja) * 2002-07-24 2004-04-08 Furukawa Electric Co Ltd:The 光素子実装体とそれを用いた光モジュール
JP2019509635A (ja) * 2016-02-19 2019-04-04 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド フォトニック集積回路におけるレーザアライメントのための技術
JP7155007B2 (ja) 2016-02-19 2022-10-18 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド フォトニック集積回路におけるレーザアライメントのための技術

Also Published As

Publication number Publication date
JP3884903B2 (ja) 2007-02-21

Similar Documents

Publication Publication Date Title
JP3720877B2 (ja) 光子装置を結合した光導波路
US5434939A (en) Optical fiber module with surface emitting laser
JP2001503153A (ja) 並列光接続装置
JP4019538B2 (ja) 光モジュール用基体及び光モジュール
EP0975072A2 (en) Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JPH08204288A (ja) 光半導体装置
JP2629435B2 (ja) アレイ状光素子用サブ基板の作製方法
JPH04254390A (ja) ダイオードレーザと光ファイバを受動的に調整するための方法及び装置
US5906753A (en) Method of making optical semi-conductor device
JP3166564B2 (ja) 半導体レーザ実装体およびその製造方法
US7427524B2 (en) Optoelectronic device packaging assemblies and methods of making the same
CN105866903A (zh) 一种激光器与平面光波导混合集成结构及其制造方法
US20030081911A1 (en) Optical module and production method therefor
US6711186B2 (en) Optical module
JPH087288B2 (ja) ハイブリッド光集積回路の製造方法
EP1211532A2 (en) Optical device for mounting optical elements
JP2002072027A (ja) 光モジュール、光伝送装置及びその製造方法
US5959315A (en) Semiconductor to optical link
JPH0590329A (ja) 半導体光素子
JP3348122B2 (ja) 光伝送モジュール及びその製造方法
JP3692519B2 (ja) 受光素子の光結合構造
JP2616550B2 (ja) 光モジュール
JP3379726B2 (ja) 光伝送モジュール及びその製造方法
JPH1138244A (ja) 光モジュール
JP4671480B2 (ja) 光実装基板の製造方法及び光モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Ref document number: 3884903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term