JP2534263B2 - 光素子の実装方法 - Google Patents
光素子の実装方法Info
- Publication number
- JP2534263B2 JP2534263B2 JP14246187A JP14246187A JP2534263B2 JP 2534263 B2 JP2534263 B2 JP 2534263B2 JP 14246187 A JP14246187 A JP 14246187A JP 14246187 A JP14246187 A JP 14246187A JP 2534263 B2 JP2534263 B2 JP 2534263B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical element
- conductor pattern
- semiconductor
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハイブリッド光集積回路を製作する際に重
要となる光素子の実装方法に関するものである。
要となる光素子の実装方法に関するものである。
光通信や光情報処理分野で必要となる各種光回路の小
型化、高信頼化及び低価格化のために、基板上に形成し
た光導波路と各種素子とを複合一体化したハイブリッド
光集積回路の実現が期待される。
型化、高信頼化及び低価格化のために、基板上に形成し
た光導波路と各種素子とを複合一体化したハイブリッド
光集積回路の実現が期待される。
第６図は、この種のハイブリッド光集積回路のプロト
タイプであり、Si基板上に形成した石英軽マルチモード
光導波路と半導体レーザとを一体化した例である（H.Te
rui,Y.Yamada,M.Kawachi and M.Kobayashi“Hybrid Int
egration of a Laser Diode and High−Silica Multimo
de Optical Channel Waveguide on Silion",Electron.L
ett.,Vol21,pp646−648,1985）。第６図で、１はSi基
板、２は光導波路であり、コア層2a、バッファ層2b及び
クラッド層2cの３層構造をしている。３はレーザガイ
ド、４は半導体レーザ、4aはその活性層である。６は給
電用ワイヤ、７は導電膜である。半導体レーザ４はレー
ザガイド３に押しあてられ、光導波路２に対する適正位
置に位置決めされる。レーザ・導波路間の許容位置ずれ
量は多モード系では±２〜３μｍ、単一モード系では±
0.5〜1.0μｍと小さく、極めて高い位置決め精度が要求
される。
タイプであり、Si基板上に形成した石英軽マルチモード
光導波路と半導体レーザとを一体化した例である（H.Te
rui,Y.Yamada,M.Kawachi and M.Kobayashi“Hybrid Int
egration of a Laser Diode and High−Silica Multimo
de Optical Channel Waveguide on Silion",Electron.L
ett.,Vol21,pp646−648,1985）。第６図で、１はSi基
板、２は光導波路であり、コア層2a、バッファ層2b及び
クラッド層2cの３層構造をしている。３はレーザガイ
ド、４は半導体レーザ、4aはその活性層である。６は給
電用ワイヤ、７は導電膜である。半導体レーザ４はレー
ザガイド３に押しあてられ、光導波路２に対する適正位
置に位置決めされる。レーザ・導波路間の許容位置ずれ
量は多モード系では±２〜３μｍ、単一モード系では±
0.5〜1.0μｍと小さく、極めて高い位置決め精度が要求
される。
上述のような精密位置合せは、例えば、第７図のよう
にして行なう。同図において、８はマニピュレータ、９
はステージ、10はファイバである。高さ方向について
は、光導波路２のコア層2a中心の高さが、半導体レーザ
４の活性層4aの高さと一致するように、あらかじめ設計
・製作してあるので、半導体レーザ４を基板１上に搭載
するだけで位置合せが実現できる。一方、横方向につい
ては、マニピューレータ８に半導体レーザ４を保持し
て、基板１上で半導体レーザ４の位置を動かしながら、
半導体レーザ４と光導波路２との光結合効率をモニタす
ることにより最大効率が得られる位置を求めることによ
り実現する（特願昭62−47367号，山田，小林，河内
「ハイブリッド光集積回路組立て装置」）。なお、第７
図において、ステージ９は、基板１の温度昇温のための
ヒータも兼ねる。
にして行なう。同図において、８はマニピュレータ、９
はステージ、10はファイバである。高さ方向について
は、光導波路２のコア層2a中心の高さが、半導体レーザ
４の活性層4aの高さと一致するように、あらかじめ設計
・製作してあるので、半導体レーザ４を基板１上に搭載
するだけで位置合せが実現できる。一方、横方向につい
ては、マニピューレータ８に半導体レーザ４を保持し
て、基板１上で半導体レーザ４の位置を動かしながら、
半導体レーザ４と光導波路２との光結合効率をモニタす
ることにより最大効率が得られる位置を求めることによ
り実現する（特願昭62−47367号，山田，小林，河内
「ハイブリッド光集積回路組立て装置」）。なお、第７
図において、ステージ９は、基板１の温度昇温のための
ヒータも兼ねる。
ところで、従来、基板上への半導体光素子の固定に
は、（ｉ）低融点金属による熱圧着、または（ii）半
田，接着剤等の固定剤による接着、が一般的に用いられ
ている。熱圧着法においては、素子固定時に、基板温度
を低融点金属の融点以上の温度（例えば、Au−Sn合金で
は320℃以上）まで昇温する必要がある。位置合せに先
立ち、基板温度を融点以上に上げておくと、上述の横方
向の位置合わせができなくなる。何故ならば、一度、半
導体光素子を基板上に置くと、その場所に固定されてし
まうので、半導体素子を基板上で移動し、結合効率最大
となる位置を見い出すことができなくなるからである。
また、逆に、位置合わせの後に、基板を昇温して固定す
る場合いは、昇温過程で半導体光素子を保持したマニピ
ュレータ８の熱膨張、あるいは基板を載せたステージ９
の熱膨張のために、半導体光素子と光導波路間の位置ず
れが生じてしまう。第７図の装置でこの位置ずれ量は、
100℃の温度差に対して約10μｍであった。したがっ
て、熱圧着法での素子固定は困難である。一方、（ii）
の固定剤による固定を行なう場合、既述の理由により、
あらかじめ基板上に固定剤を供給しておくことはできな
い。また、位置合わせ後は固定剤を基板と半導体光素子
との間に供給することはできない。したがって、位置合
わせ後は半導体光素子の側面に固定剤をつけることにな
り、このように固定剤を供給した場合に、半導体光素子
の活性層面、あるいは光導波路側面に固定剤が回り込む
恐れがある。
は、（ｉ）低融点金属による熱圧着、または（ii）半
田，接着剤等の固定剤による接着、が一般的に用いられ
ている。熱圧着法においては、素子固定時に、基板温度
を低融点金属の融点以上の温度（例えば、Au−Sn合金で
は320℃以上）まで昇温する必要がある。位置合せに先
立ち、基板温度を融点以上に上げておくと、上述の横方
向の位置合わせができなくなる。何故ならば、一度、半
導体光素子を基板上に置くと、その場所に固定されてし
まうので、半導体素子を基板上で移動し、結合効率最大
となる位置を見い出すことができなくなるからである。
また、逆に、位置合わせの後に、基板を昇温して固定す
る場合いは、昇温過程で半導体光素子を保持したマニピ
ュレータ８の熱膨張、あるいは基板を載せたステージ９
の熱膨張のために、半導体光素子と光導波路間の位置ず
れが生じてしまう。第７図の装置でこの位置ずれ量は、
100℃の温度差に対して約10μｍであった。したがっ
て、熱圧着法での素子固定は困難である。一方、（ii）
の固定剤による固定を行なう場合、既述の理由により、
あらかじめ基板上に固定剤を供給しておくことはできな
い。また、位置合わせ後は固定剤を基板と半導体光素子
との間に供給することはできない。したがって、位置合
わせ後は半導体光素子の側面に固定剤をつけることにな
り、このように固定剤を供給した場合に、半導体光素子
の活性層面、あるいは光導波路側面に固定剤が回り込む
恐れがある。
したがって、上記従来の方法では、光導波路端部に半
導体光素子を精密に位置合わせして基板上に固定するこ
とが困難である等の問題があった。
導体光素子を精密に位置合わせして基板上に固定するこ
とが困難である等の問題があった。
本発明の目的は、上記の問題点を解決した光素子の実
装方法を提供することにある。
装方法を提供することにある。
本発明は、実装部品に光素子を搭載し、互いに電気的
に絶縁された第１及び第２の導体パタンを形成した基板
上に、前記光素子が前記第１の導体パタンに接し、前記
実装部品が前記第２の導体パタンに接するように前記光
素子を搭載した前記実装部品を重ね、前記基板上に形成
された光導波路と前記光素子との位置合せを行ない、前
記実装部品と前記基板とを固定剤を用いて固定し、前記
基板と前記光素子と前記実装部品を前記第１及び第２の
導体パタンを融かす温度にまで上昇させることにより、
前記第１の導体パタンと前記光素子とを電気的に接続さ
せ、前記第２の導体パタンと前記実装部品とを電気的に
接続させることを特徴としている。
に絶縁された第１及び第２の導体パタンを形成した基板
上に、前記光素子が前記第１の導体パタンに接し、前記
実装部品が前記第２の導体パタンに接するように前記光
素子を搭載した前記実装部品を重ね、前記基板上に形成
された光導波路と前記光素子との位置合せを行ない、前
記実装部品と前記基板とを固定剤を用いて固定し、前記
基板と前記光素子と前記実装部品を前記第１及び第２の
導体パタンを融かす温度にまで上昇させることにより、
前記第１の導体パタンと前記光素子とを電気的に接続さ
せ、前記第２の導体パタンと前記実装部品とを電気的に
接続させることを特徴としている。
本発明では、実装部品と基板とを固定剤を用いて固定
するようにしているが、この固定剤を使用する部分が光
素子から離間した位置となるように配慮しており、固定
剤が光素子の活性層面等に回り込まないように配慮して
いる。
するようにしているが、この固定剤を使用する部分が光
素子から離間した位置となるように配慮しており、固定
剤が光素子の活性層面等に回り込まないように配慮して
いる。
［実施例１］ 第１図（ａ），（ｂ）は、本発明の第１の実施例を説
明する図であって、１は基板（例えば、Si基板）、1bは
バッファ層、２は光導波路（例えば、石英系光導波
路）、21は第１の導体パタン、22は第２の導体パタン、
23はチップキャリア用導体パタン、24はチップキャリア
（実装部品）、24aはチップキャリア凸部である。ま
た、４は半導体光素子であり、例えば、半導体レーザ、
光増幅器、フォトディテクタ、光ゲート等各種素子がこ
れに相当する。また、25は固定剤である。本実施例で
は、接着剤を用いる。第１図（ａ）はチップキャリア部
分を示したものであり、半導体光素子４は活性層4aを上
向きにしてチップキャリア24表面に固定されている。半
導体光素子４の表面には導電膜26が形成されている。チ
ップキャリア24の表面には導体パタン23が形成されてい
るので、半導体光素子４のｎ極側電極は、チップキャリ
ア24の表面からとることができる。また、チップキャリ
ア凸部24aの高さl2は、半導体光素子４の高さl3とほぼ
等しくなるように設定してある。チップキャリア24は、
半導体光素子４のヒートシンクを兼ねるために、熱伝導
度の良い材料、例えばSiあるいはCuを用いる。第１図
（ｂ）はチップキャリア24に搭載した半導体光素子４を
活性層4aを下向きにしたアップサイド・ダウンの構成で
搭載した図である。搭載にあたっては、第７図に示した
のと同様の装置を用いて、最適位置に半導体光素子４を
位置合わせした後、固定剤25をチップキャリア凸部24a
のまわりに供給し、硬化させることにより固定した。こ
の時、固定剤としては導体パタン21及び22に用いた金属
の融点より低い温度で固まる接着剤を用いる。なお、接
着剤の硬化温度と導体パタン金属の融点との差は小さい
方が望ましい。また、接着剤の滴下量は、チップキャリ
ア凸部24aを固定するのに十分で、かつ半導体光素子４
への回り込みのない量に設定する。位置合せに先立ち、
基板温度を接着剤の硬化温度以上で、かつ導体パタン2
1,22の融点より低い温度に設定しておき、この状態で光
導波路２と半導体光素子４との精密位置合せ工程を行
い、ひきつづき接着剤を供給することにより、位置ずれ
なしに半導体光素子４を基板１上に固定することができ
る。何故ならば、位置合せ→接着剤供給→固定の一連の
工程を基板温度を変化させることなく行なうことができ
るので、温度変化に伴う組立て治具の熱膨張による半導
体光素子の位置ずれがおこらないからである。この結
果、半導体光素子４のｐ側電極（導電膜26）と導体パタ
ン21とが接触するので、第１の導体パタン21からｐ側電
極が取り出せる。同様に、ｎ側電極は、チップキャリア
24の表面に形成した導体パタン23を通り、チップキャリ
ア凸部24aを通して第２の導体パタン22と接続する。接
着剤が十分に硬化した後、基板温度を上昇し、導体パタ
ン21,22の融点以上に昇温する。この結果、半導体光素
子のｐ側電極と導体パタン21及びチップキャリア凸部24
a（すなわち、ｎ側電極）と導体パタン22との電気的接
続が完了する。なお、チップキャリア24は固定剤25によ
り固定されているので、この昇温過程における半導体光
素子４に位置ずれは抑制できる。このように、本実施例
によれば、光導波路端部に半導体光素子を精密位置合せ
をした状態で固定することができる。しかも、同時に電
気配線も完了するのでワイヤボンディング工程が不要と
なる。
明する図であって、１は基板（例えば、Si基板）、1bは
バッファ層、２は光導波路（例えば、石英系光導波
路）、21は第１の導体パタン、22は第２の導体パタン、
23はチップキャリア用導体パタン、24はチップキャリア
（実装部品）、24aはチップキャリア凸部である。ま
た、４は半導体光素子であり、例えば、半導体レーザ、
光増幅器、フォトディテクタ、光ゲート等各種素子がこ
れに相当する。また、25は固定剤である。本実施例で
は、接着剤を用いる。第１図（ａ）はチップキャリア部
分を示したものであり、半導体光素子４は活性層4aを上
向きにしてチップキャリア24表面に固定されている。半
導体光素子４の表面には導電膜26が形成されている。チ
ップキャリア24の表面には導体パタン23が形成されてい
るので、半導体光素子４のｎ極側電極は、チップキャリ
ア24の表面からとることができる。また、チップキャリ
ア凸部24aの高さl2は、半導体光素子４の高さl3とほぼ
等しくなるように設定してある。チップキャリア24は、
半導体光素子４のヒートシンクを兼ねるために、熱伝導
度の良い材料、例えばSiあるいはCuを用いる。第１図
（ｂ）はチップキャリア24に搭載した半導体光素子４を
活性層4aを下向きにしたアップサイド・ダウンの構成で
搭載した図である。搭載にあたっては、第７図に示した
のと同様の装置を用いて、最適位置に半導体光素子４を
位置合わせした後、固定剤25をチップキャリア凸部24a
のまわりに供給し、硬化させることにより固定した。こ
の時、固定剤としては導体パタン21及び22に用いた金属
の融点より低い温度で固まる接着剤を用いる。なお、接
着剤の硬化温度と導体パタン金属の融点との差は小さい
方が望ましい。また、接着剤の滴下量は、チップキャリ
ア凸部24aを固定するのに十分で、かつ半導体光素子４
への回り込みのない量に設定する。位置合せに先立ち、
基板温度を接着剤の硬化温度以上で、かつ導体パタン2
1,22の融点より低い温度に設定しておき、この状態で光
導波路２と半導体光素子４との精密位置合せ工程を行
い、ひきつづき接着剤を供給することにより、位置ずれ
なしに半導体光素子４を基板１上に固定することができ
る。何故ならば、位置合せ→接着剤供給→固定の一連の
工程を基板温度を変化させることなく行なうことができ
るので、温度変化に伴う組立て治具の熱膨張による半導
体光素子の位置ずれがおこらないからである。この結
果、半導体光素子４のｐ側電極（導電膜26）と導体パタ
ン21とが接触するので、第１の導体パタン21からｐ側電
極が取り出せる。同様に、ｎ側電極は、チップキャリア
24の表面に形成した導体パタン23を通り、チップキャリ
ア凸部24aを通して第２の導体パタン22と接続する。接
着剤が十分に硬化した後、基板温度を上昇し、導体パタ
ン21,22の融点以上に昇温する。この結果、半導体光素
子のｐ側電極と導体パタン21及びチップキャリア凸部24
a（すなわち、ｎ側電極）と導体パタン22との電気的接
続が完了する。なお、チップキャリア24は固定剤25によ
り固定されているので、この昇温過程における半導体光
素子４に位置ずれは抑制できる。このように、本実施例
によれば、光導波路端部に半導体光素子を精密位置合せ
をした状態で固定することができる。しかも、同時に電
気配線も完了するのでワイヤボンディング工程が不要と
なる。
［実施例２］ 第２図は、本発明の第２実施例を示す図であり、光導
波路２と同時に形成された凸状パタンで囲まれた液溜め
30を用いた固定法を示している。第２図（ａ）におい
て、導波路２の端部近傍には液溜め30が形成されてお
り、この両側に導体パタン21及び22が形成されている。
第２図（ｂ）は、この液溜め30を用いた固定法を示して
いる。第１図（ａ）のように、チップキャリア24上に半
導体素子４を搭載した後に、実施例１と同様にアップサ
イド・ダウン状態で導波路２との位置合せを行なった。
次いで、液溜め30の中に、固定剤25を流し込んでチップ
キャリア24を固定する。この方法は、固定剤25が半導体
素子４側へ流れる恐れがないので、実施例１よりも容易
な固定法である。
波路２と同時に形成された凸状パタンで囲まれた液溜め
30を用いた固定法を示している。第２図（ａ）におい
て、導波路２の端部近傍には液溜め30が形成されてお
り、この両側に導体パタン21及び22が形成されている。
第２図（ｂ）は、この液溜め30を用いた固定法を示して
いる。第１図（ａ）のように、チップキャリア24上に半
導体素子４を搭載した後に、実施例１と同様にアップサ
イド・ダウン状態で導波路２との位置合せを行なった。
次いで、液溜め30の中に、固定剤25を流し込んでチップ
キャリア24を固定する。この方法は、固定剤25が半導体
素子４側へ流れる恐れがないので、実施例１よりも容易
な固定法である。
［実施例３］ 第３図は、本発明の第３の実施例を説明する図であ
る。第３図（ａ）のように、液溜め30を導波路２の近傍
に形成し、導波路２と液溜め30との間に、第１の導体パ
タン21を形成した、第２の導体パタン22は液溜め30上に
形成してある。半導体光素子４は第３図（ｂ）に示すチ
ップキャリア24上に搭載する。この時、液溜め30の高さ
l1,チップキャリア24の凸部24aの高さl2及び半導体光素
子４の高さl3との間には、l3l1＋l2の関係がある（第
３図ｃ）。したがって、半導体光素子４をアップサイド
・ダウンで基板上に搭載し、位置合せの後に液溜め30内
に固定剤を供給することによりチップキャリアの固定が
できる。固定の後、実施例１と同様に基板を昇温し、電
気的接続を完了する。
る。第３図（ａ）のように、液溜め30を導波路２の近傍
に形成し、導波路２と液溜め30との間に、第１の導体パ
タン21を形成した、第２の導体パタン22は液溜め30上に
形成してある。半導体光素子４は第３図（ｂ）に示すチ
ップキャリア24上に搭載する。この時、液溜め30の高さ
l1,チップキャリア24の凸部24aの高さl2及び半導体光素
子４の高さl3との間には、l3l1＋l2の関係がある（第
３図ｃ）。したがって、半導体光素子４をアップサイド
・ダウンで基板上に搭載し、位置合せの後に液溜め30内
に固定剤を供給することによりチップキャリアの固定が
できる。固定の後、実施例１と同様に基板を昇温し、電
気的接続を完了する。
［実施例４］ 第４図は、液溜め30が、バッファ層1bを凹状に彫り込
んで形成された例である。第３図の実施例と同様に、第
２の導体パタン22は、液溜め30上に形成してある。チッ
プキャリア24の凸部24aの高さl2と半導体光素子４の高
さl3とがほぼ等しくなるように設定する。実施例１と同
様の方法で位置合せをした後、液溜め30中に固定剤25を
供給してチップキャリア24の固定ができる。
んで形成された例である。第３図の実施例と同様に、第
２の導体パタン22は、液溜め30上に形成してある。チッ
プキャリア24の凸部24aの高さl2と半導体光素子４の高
さl3とがほぼ等しくなるように設定する。実施例１と同
様の方法で位置合せをした後、液溜め30中に固定剤25を
供給してチップキャリア24の固定ができる。
［実施例５］ 第５図は、本発明の第５の実施例を示す図である。同
図において、光導波路２は石英系光導波路であり、凹凸
を有するSi基板１上に形成されている。Si基板１の凹部
31には、バッファ層1bが形成されており、その上に、光
導波路２が形成されている。Si基板凸部32の表面はSi面
が露出している（特願昭61−277058号、山田，河内，小
林「ハイブリッド光集積回路」）。第１の導体パタン21
は、石英系光導波路バッファ層1bの上にパタン化されて
おり、第２の導体パタン22は、Si基板凸部32の表面上に
パタン化されている。第１の導体パタン21と第２の導体
パタン22との間に、実施例２と同様の液溜め30が形成さ
れている。チップキャリア24に搭載された半導体素子４
をアップサイド・ダウンで位置合せした後、液溜め30中
に固定剤25を供給すればチップキャリア24を基板上に固
定できる。本実施例では、上述の実施例と同様、半導体
光素子４を位置ずれを起こすことなく、光導波路端部に
固定することができる。それに加えて、本実施例におい
ては、ヒートシンクを兼ねたチップキャリア24の凸部24
aが導体パタン22を介してSi基板表面に接している。し
たがって、半導体光素子４で発生した熱は、チップキャ
リア24を経て、Si基板１に逃げるので、冷却効果に優れ
るという特徴がある。
図において、光導波路２は石英系光導波路であり、凹凸
を有するSi基板１上に形成されている。Si基板１の凹部
31には、バッファ層1bが形成されており、その上に、光
導波路２が形成されている。Si基板凸部32の表面はSi面
が露出している（特願昭61−277058号、山田，河内，小
林「ハイブリッド光集積回路」）。第１の導体パタン21
は、石英系光導波路バッファ層1bの上にパタン化されて
おり、第２の導体パタン22は、Si基板凸部32の表面上に
パタン化されている。第１の導体パタン21と第２の導体
パタン22との間に、実施例２と同様の液溜め30が形成さ
れている。チップキャリア24に搭載された半導体素子４
をアップサイド・ダウンで位置合せした後、液溜め30中
に固定剤25を供給すればチップキャリア24を基板上に固
定できる。本実施例では、上述の実施例と同様、半導体
光素子４を位置ずれを起こすことなく、光導波路端部に
固定することができる。それに加えて、本実施例におい
ては、ヒートシンクを兼ねたチップキャリア24の凸部24
aが導体パタン22を介してSi基板表面に接している。し
たがって、半導体光素子４で発生した熱は、チップキャ
リア24を経て、Si基板１に逃げるので、冷却効果に優れ
るという特徴がある。
なお、上記実施例では、半導体光素子を基板上にアッ
プサイド・ダウンで搭載する例を取り上げたが、アップ
サイド・アップの場合にも本発明は適用できる。
プサイド・ダウンで搭載する例を取り上げたが、アップ
サイド・アップの場合にも本発明は適用できる。
以上説明したように、本発明では、精密位置合せが要
求される光導波路と光半導体光素子の集積にあたって、
半導体光素子を実装部品に搭載した後、実装部品と基板
とを固定剤で固定するようにしたので、あらかじめ所定
の温度に基板を設定した上で位置合せ工程を行なった後
に固定剤を供給することにより、位置ずれを起こさずに
固定することが可能となった。またこの発明は、固定剤
を使用する部分が光素子から離間した位置となるように
配慮しているため、固定剤が光素子の活性面等に回り込
むのを防止することができる。さらに、この発明は、基
板上に形成した２つの導体パタンの一方に半導体光素子
の一方の電極を接触させ、他方の電極は実装部品を通し
て他方の導体パタンと接触させるようにした。この結
果、半導体光素子を基板上に搭載しただけで、ワイヤボ
ンディング工程ない電気配線が取れるので、プロセスが
簡略になるという利点がある。
求される光導波路と光半導体光素子の集積にあたって、
半導体光素子を実装部品に搭載した後、実装部品と基板
とを固定剤で固定するようにしたので、あらかじめ所定
の温度に基板を設定した上で位置合せ工程を行なった後
に固定剤を供給することにより、位置ずれを起こさずに
固定することが可能となった。またこの発明は、固定剤
を使用する部分が光素子から離間した位置となるように
配慮しているため、固定剤が光素子の活性面等に回り込
むのを防止することができる。さらに、この発明は、基
板上に形成した２つの導体パタンの一方に半導体光素子
の一方の電極を接触させ、他方の電極は実装部品を通し
て他方の導体パタンと接触させるようにした。この結
果、半導体光素子を基板上に搭載しただけで、ワイヤボ
ンディング工程ない電気配線が取れるので、プロセスが
簡略になるという利点がある。
【図面の簡単な説明】 第１図（ａ），（ｂ）は本発明の第１実施例の説明図、
第２図（ａ），（ｂ）は液溜めを有した本発明の第２実
施例の説明図、第３図（ａ）〜（ｃ）は本発明の第３実
施例の説明図、第４図（ａ），（ｂ）は本発明の第４実
施例の説明図、第５図は本発明の第５実施例の説明図で
ある。第６図は従来の半導体光素子の実装方法を示す説
明図、第７図は半導体光素子の実装工程を説明する図で
ある。 １……基板、２……光導波路、４……光素子（半導体光
素子）、21……第１の導体パタン、22……第２の導体パ
タン、24……実装部品（チップキャリア）、25……固定
剤。
第２図（ａ），（ｂ）は液溜めを有した本発明の第２実
施例の説明図、第３図（ａ）〜（ｃ）は本発明の第３実
施例の説明図、第４図（ａ），（ｂ）は本発明の第４実
施例の説明図、第５図は本発明の第５実施例の説明図で
ある。第６図は従来の半導体光素子の実装方法を示す説
明図、第７図は半導体光素子の実装工程を説明する図で
ある。 １……基板、２……光導波路、４……光素子（半導体光
素子）、21……第１の導体パタン、22……第２の導体パ
タン、24……実装部品（チップキャリア）、25……固定
剤。
Claims (1)
- 【請求項１】実装部品に光素子を搭載し、互いに電気的
に絶縁された第１及び第２の導体パタンを形成した基板
上に、前記光素子が前記第１の導体パタンに接し、前記
実装部品が前記第２の導体パタンに接するように前記光
素子を搭載した前記実装部品を重ね、前記基板上に形成
された光導波路と前記光素子との位置合せを行ない、前
記実装部品と前記基板とを固定剤を用いて固定し、前記
基板と前記光素子と前記実装部品を前記第１及び第２の
導体パタンを融かす温度にまで上昇させることにより、
前記第１の導体パタンと前記光素子とを電気的に接続さ
せ、前記第２の導体パタンと前記実装部品とを電気的に
接続させることを特徴とする光素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246187A JP2534263B2 (ja) | 1987-06-08 | 1987-06-08 | 光素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246187A JP2534263B2 (ja) | 1987-06-08 | 1987-06-08 | 光素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63306402A JPS63306402A (ja) | 1988-12-14 |
| JP2534263B2 true JP2534263B2 (ja) | 1996-09-11 |
Family
ID=15315855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14246187A Expired - Lifetime JP2534263B2 (ja) | 1987-06-08 | 1987-06-08 | 光素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534263B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH024204A (ja) * | 1988-06-21 | 1990-01-09 | Hitachi Ltd | 光・電子回路の実装方法 |
| JP2857221B2 (ja) * | 1990-04-27 | 1999-02-17 | 禎二 内田 | 光表面実装回路及びその光部品 |
| JP2857222B2 (ja) * | 1990-04-27 | 1999-02-17 | 禎二 内田 | 光電子集積デバイス |
| US5074630A (en) * | 1990-10-09 | 1991-12-24 | Rodino Vincent D | Integrated optics device mounting for thermal and high g-shock isolation |
| JP3688162B2 (ja) * | 1999-10-08 | 2005-08-24 | 日本電信電話株式会社 | 光モジュール |
| JP6423161B2 (ja) * | 2014-03-06 | 2018-11-14 | 技術研究組合光電子融合基盤技術研究所 | 光集積回路装置 |
-
1987
- 1987-06-08 JP JP14246187A patent/JP2534263B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63306402A (ja) | 1988-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5205032A (en) | Electronic parts mounting apparatus | |
| JP2587151B2 (ja) | 光モジュールの製造方法 | |
| US4892377A (en) | Alignment of fibre arrays | |
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| JP3204355B2 (ja) | 光／電子ハイブリッド実装基板およびその製造方法ならびに光／電子ハイブリッド集積回路 | |
| US5123074A (en) | Substrate for mounting optical components and electric circuit components thereon and method for making same | |
| JPH08204326A (ja) | 素子を配置およびハンダ付けする方法 | |
| KR100442609B1 (ko) | 플립칩 본딩구조 및 본딩방법 | |
| JP2534263B2 (ja) | 光素子の実装方法 | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JP2618475B2 (ja) | Ｌｅｄアレイチップとヒートシンク基板との接合方法 | |
| JP2002232054A (ja) | 光モジュールの実装構造 | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| JP5534155B2 (ja) | デバイス、及びデバイス製造方法 | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JP3348122B2 (ja) | 光伝送モジュール及びその製造方法 | |
| US20210057876A1 (en) | Semiconductor module and method of manufacturing same | |
| JP2000323649A (ja) | ハイブリッド集積素子およびその製造方法 | |
| JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
| KR0135037B1 (ko) | 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법 | |
| JPH04243181A (ja) | 半導体レーザモジュール | |
| JP2002062448A (ja) | 光サブモジュールおよびハイブリッド光集積回路 | |
| JP2002156561A (ja) | 光集積モジュール | |
| JP4547063B2 (ja) | レーザダイオード用マウント構造及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |