JP3393483B2 - 光半導体モジュール及びその製造方法 - Google Patents
光半導体モジュール及びその製造方法Info
- Publication number
- JP3393483B2 JP3393483B2 JP15127397A JP15127397A JP3393483B2 JP 3393483 B2 JP3393483 B2 JP 3393483B2 JP 15127397 A JP15127397 A JP 15127397A JP 15127397 A JP15127397 A JP 15127397A JP 3393483 B2 JP3393483 B2 JP 3393483B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- sub
- melting point
- solder bumps
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体モジュー
ルおよびその製造方法に関し、特に、溶融した半田バン
プの表面張力によって光半導体素子がサブ基板上の所定
の位置に高精度かつ自動的にセルフアライメントする実
装技術において、放熱性や製作性等に配慮した技術に属
する。
ルおよびその製造方法に関し、特に、溶融した半田バン
プの表面張力によって光半導体素子がサブ基板上の所定
の位置に高精度かつ自動的にセルフアライメントする実
装技術において、放熱性や製作性等に配慮した技術に属
する。
【０００２】
【従来の技術】幹線系光通信システムにおける昨今の技
術革新はめざましく、動的に単一軸モードで発振するＤ
ＦＢ−ＬＤ（分布帰還型レーザダイオード）、高効率・
高感度を同時に実現したＡＰＤ（アバランシホトダイオ
ード）の開発、製品化とともに〜２．５Ｇｂ／ｓの光通
信システムがすでに実用化に達している。
術革新はめざましく、動的に単一軸モードで発振するＤ
ＦＢ−ＬＤ（分布帰還型レーザダイオード）、高効率・
高感度を同時に実現したＡＰＤ（アバランシホトダイオ
ード）の開発、製品化とともに〜２．５Ｇｂ／ｓの光通
信システムがすでに実用化に達している。
【０００３】これらの光通信システムに用いられる半導
体発光・受光素子の高性能化とともに、低コスト化・小
型化も実現されつつある。中でも、ＳＴＭ−１〜ＳＴＭ
−４（１５５Ｍｂｐｓ〜６２２Ｍｂｐｓ）等の中低速の
伝送速度の領域においては、装置全体の小型化・低コス
ト化をはかることで、光加入者系の準備が進められてい
る。
体発光・受光素子の高性能化とともに、低コスト化・小
型化も実現されつつある。中でも、ＳＴＭ−１〜ＳＴＭ
−４（１５５Ｍｂｐｓ〜６２２Ｍｂｐｓ）等の中低速の
伝送速度の領域においては、装置全体の小型化・低コス
ト化をはかることで、光加入者系の準備が進められてい
る。
【０００４】このような状況のなか、小型・低コスト化
のためにこれまでの光半導体モジュールとは構成方法を
異にする光半導体モジュールも開発・製品化が進められ
ている。Ｓｉ（シリコン）等のサブ基板上に精巧なＶ溝
等を形成して、光半導体素子のマウント位置精度や光フ
ァイバとの相対位置精度を向上して光学結合を簡易にし
た光半導体モジュールもその１つである。
のためにこれまでの光半導体モジュールとは構成方法を
異にする光半導体モジュールも開発・製品化が進められ
ている。Ｓｉ（シリコン）等のサブ基板上に精巧なＶ溝
等を形成して、光半導体素子のマウント位置精度や光フ
ァイバとの相対位置精度を向上して光学結合を簡易にし
た光半導体モジュールもその１つである。
【０００５】また、光半導体のマウント位置精度向上の
ため、半田バンプを形成したサブ基板上に、サブ基板と
の接着面に金属電極パターンを形成した光半導体を仮搭
載し、両者を加熱して半田バンプを溶融することによ
り、その表面張力によって光半導体がサブ基板上の所定
の位置に高精度かつ自動的にセルフアライメントする実
装技術も検討されている。
ため、半田バンプを形成したサブ基板上に、サブ基板と
の接着面に金属電極パターンを形成した光半導体を仮搭
載し、両者を加熱して半田バンプを溶融することによ
り、その表面張力によって光半導体がサブ基板上の所定
の位置に高精度かつ自動的にセルフアライメントする実
装技術も検討されている。
【０００６】図７及び図８は、半田バンプ用の電極パッ
ドを光半導体素子に形成してマウント位置精度を向上さ
せることにより構成された従来の光半導体モジュールの
上面図及び断面図である。Ｓｉ（シリコン）製のサブ基
板１ａには光軸方向にＶ溝５ａ、光軸と垂直の方向に側
面７ａが形成されている。半導体レーザ（光半導体素
子）２ａは半田バンプ３ａによってＳｉサブ基板１ａに
対して高い位置精度でマウント固定され、光ファイバ６
ａはＶ溝５ａ内に配置することで光軸に対して垂直の方
向に正確に位置決めされる。
ドを光半導体素子に形成してマウント位置精度を向上さ
せることにより構成された従来の光半導体モジュールの
上面図及び断面図である。Ｓｉ（シリコン）製のサブ基
板１ａには光軸方向にＶ溝５ａ、光軸と垂直の方向に側
面７ａが形成されている。半導体レーザ（光半導体素
子）２ａは半田バンプ３ａによってＳｉサブ基板１ａに
対して高い位置精度でマウント固定され、光ファイバ６
ａはＶ溝５ａ内に配置することで光軸に対して垂直の方
向に正確に位置決めされる。
【０００７】さらに、光ファイバ６ａは溝４ａに形成し
た平坦な面７ａに突き当てて固定することにより光軸の
方向に対しても精度良く位置決めすることができる。図
９及び図１０は、半田バンプ用の電極パッドを形成した
光半導体素子２ａの外観図である。半田バンプ用の電極
パッドの形状を明確に表すために光半導体素子２ａはＳ
ｉサブ基板へのマウント面を上面にして記載している。
た平坦な面７ａに突き当てて固定することにより光軸の
方向に対しても精度良く位置決めすることができる。図
９及び図１０は、半田バンプ用の電極パッドを形成した
光半導体素子２ａの外観図である。半田バンプ用の電極
パッドの形状を明確に表すために光半導体素子２ａはＳ
ｉサブ基板へのマウント面を上面にして記載している。
【０００８】マウント位置精度には、図９中のＸ、Ｙ軸
方向と光軸とＹ軸のなす角θの位置精度が必要になる
が、Ｘ軸に対しては左右に配置した電極パッドＡ２０、
十字状に配置した電極パッドＢ３０が、Ｙ軸に対しては
電極パッドＢ３０が、またθ方向に対しては電極パッド
Ａ２０、電極パッドＢ３０のそれぞれが主として位置決
め精度に寄与する構造となっている。
方向と光軸とＹ軸のなす角θの位置精度が必要になる
が、Ｘ軸に対しては左右に配置した電極パッドＡ２０、
十字状に配置した電極パッドＢ３０が、Ｙ軸に対しては
電極パッドＢ３０が、またθ方向に対しては電極パッド
Ａ２０、電極パッドＢ３０のそれぞれが主として位置決
め精度に寄与する構造となっている。
【０００９】図１１は、特開平７−１６８０５８に記載
された、半田バンプをサブ基板との実装面に使用すると
ともに反対側の面をヒートシンクに接合して放熱性を向
上させた光半導体モジュールである。Ｓｉサブ基板１ｂ
上にはフォトリソグラフィと異方性エッチングでＶ溝２
ｂを形成し、さらに光軸の位置決め用の溝１３ｂをあら
かじめ形成しておく。サブ基板１ｂの半田バンプ５ｂを
形成する面には、半田バンプ５ｂを形成する領域のみを
電極パッド４ｂとしてメタライズ膜を露出し、ＡｕＳｎ
の半田バンプ５ｂをプレス打ち抜き法によって電極パッ
ド４ｂ上のみに形成する。
された、半田バンプをサブ基板との実装面に使用すると
ともに反対側の面をヒートシンクに接合して放熱性を向
上させた光半導体モジュールである。Ｓｉサブ基板１ｂ
上にはフォトリソグラフィと異方性エッチングでＶ溝２
ｂを形成し、さらに光軸の位置決め用の溝１３ｂをあら
かじめ形成しておく。サブ基板１ｂの半田バンプ５ｂを
形成する面には、半田バンプ５ｂを形成する領域のみを
電極パッド４ｂとしてメタライズ膜を露出し、ＡｕＳｎ
の半田バンプ５ｂをプレス打ち抜き法によって電極パッ
ド４ｂ上のみに形成する。
【００１０】一方、レーザダイオード３ｂにもサブ基板
１ｂのＡｕＳｎバンプ５ｂに相当する電極パッド６ｂを
形成してＡｕＳｎバンプ５ｂ上に仮搭載したのち溶融さ
せることにより、ＡｕＳｎバンプ５ｂの表面張力を利用
してレーザダイオード３ｂを高精度かつ自動的に実装す
る。
１ｂのＡｕＳｎバンプ５ｂに相当する電極パッド６ｂを
形成してＡｕＳｎバンプ５ｂ上に仮搭載したのち溶融さ
せることにより、ＡｕＳｎバンプ５ｂの表面張力を利用
してレーザダイオード３ｂを高精度かつ自動的に実装す
る。
【００１１】次に、光ファイバ７ｂをＶ溝２ｂおよび光
軸方向位置決め溝１３ｂによって位置決め固定すること
により、レーザダイオード３ｂと光ファイバ７ｂの光軸
を一致させたのち、レーザダイオード３ｂとヒートシン
ク８ｂをＡｕＳｎより融点の低いＰｂＳｎ半田９ｂで接
合固定する。その後、レーザダイオード３ｂと光ファイ
バ７ｂを一体化したヒートシンク８ｂは、電気回路基板
１２ｂとともにパッケージ１０ｂに実装し、ボンディン
グワイヤ１１ｂによってそれぞれ結線される。
軸方向位置決め溝１３ｂによって位置決め固定すること
により、レーザダイオード３ｂと光ファイバ７ｂの光軸
を一致させたのち、レーザダイオード３ｂとヒートシン
ク８ｂをＡｕＳｎより融点の低いＰｂＳｎ半田９ｂで接
合固定する。その後、レーザダイオード３ｂと光ファイ
バ７ｂを一体化したヒートシンク８ｂは、電気回路基板
１２ｂとともにパッケージ１０ｂに実装し、ボンディン
グワイヤ１１ｂによってそれぞれ結線される。
【００１２】本従来例においてはレーザダイオード３ｂ
と光ファイバ７ｂの光軸を無調整で整合できるようにセ
ルフアライメント実装されるばかりでなく、発熱が問題
となるレーザダイオード３ｂには放熱用のヒートシンク
８ｂを取り付けることが可能となり、広い温度範囲での
安定した動作を実現することができる。
と光ファイバ７ｂの光軸を無調整で整合できるようにセ
ルフアライメント実装されるばかりでなく、発熱が問題
となるレーザダイオード３ｂには放熱用のヒートシンク
８ｂを取り付けることが可能となり、広い温度範囲での
安定した動作を実現することができる。
【００１３】
【発明が解決しようとする課題】図７〜図１０に示すよ
うに、半田バンプを光半導体素子に形成してマウント位
置精度を向上させることにより構成された従来の光半導
体モジュールの第１の問題点は、光半導体素子からＳｉ
サブ基板１ａへの放熱面積が小さいため、光半導体素子
２ａが発熱する場合には高い動作温度ではモジュール性
能が低下することであった。即ち、半田バンプ３ａを位
置制御用に使用しているため、光半導体素子２ａとＳｉ
サブ基板１ａは、半田バンプ３ａが接続する領域以外は
接しておらず、光半導体素子２ａで発熱が生じた場合に
は輻射による放熱が主となってしまう。
うに、半田バンプを光半導体素子に形成してマウント位
置精度を向上させることにより構成された従来の光半導
体モジュールの第１の問題点は、光半導体素子からＳｉ
サブ基板１ａへの放熱面積が小さいため、光半導体素子
２ａが発熱する場合には高い動作温度ではモジュール性
能が低下することであった。即ち、半田バンプ３ａを位
置制御用に使用しているため、光半導体素子２ａとＳｉ
サブ基板１ａは、半田バンプ３ａが接続する領域以外は
接しておらず、光半導体素子２ａで発熱が生じた場合に
は輻射による放熱が主となってしまう。
【００１４】特に、光半導体素子の中でレーザダイオー
ドやＬＥＤ等は動作に大きな発熱を伴うため、動作温度
が高い場合には自己発熱と相互作用してしきい値の急激
な上昇とスロープ効率の低下を招いてしまい、安定した
動作を阻害してしまう。
ドやＬＥＤ等は動作に大きな発熱を伴うため、動作温度
が高い場合には自己発熱と相互作用してしきい値の急激
な上昇とスロープ効率の低下を招いてしまい、安定した
動作を阻害してしまう。
【００１５】この点に着目して半田バンプをサブ基板と
の実装面に使用するとともに反対側の面をヒートシンク
に接合して放熱性を向上させた特開平７−１６８０５８
に記載の従来の光半導体モジュールの第１の問題点は、
レーザダイオード３ｂのＳｉサブ基板１ｂへの位置決め
と放熱のためのヒートシンク８ｂへの接合が異なる工程
で行われるため、製造工程が非常に複雑となることであ
る。
の実装面に使用するとともに反対側の面をヒートシンク
に接合して放熱性を向上させた特開平７−１６８０５８
に記載の従来の光半導体モジュールの第１の問題点は、
レーザダイオード３ｂのＳｉサブ基板１ｂへの位置決め
と放熱のためのヒートシンク８ｂへの接合が異なる工程
で行われるため、製造工程が非常に複雑となることであ
る。
【００１６】それとともに必要とされる各部材が増加
し、また各部材に対する加工も増加するため、光半導体
素子３ｂと光ファイバ７ｂとの半田バンプ５ｂによるセ
ルフアライメントがモジュールの低コスト化に寄与する
ものの、結果的には大幅なコストダウンを期待すること
ができない。
し、また各部材に対する加工も増加するため、光半導体
素子３ｂと光ファイバ７ｂとの半田バンプ５ｂによるセ
ルフアライメントがモジュールの低コスト化に寄与する
ものの、結果的には大幅なコストダウンを期待すること
ができない。
【００１７】第２の問題点は、高精度の部材公差を有す
る光ファイバ７ｂをＳｉサブ基板１ｂとヒートシンク８
ｂでサンドイッチ上に構成するため、レーザダイオード
３ｂの厚さも数ミクロン程度の制御性が必要とされるこ
とである。通常、光半導体素子等を形成する基板はもろ
いため、素子の形成時には数百ミクロンの基板にエピ成
長を行うが、一方で厚い基板のままでは素子の分離（ダ
イシング）が不可能なため電極工程等の最終段階で要求
される１００ミクロン程度の厚さまで研磨加工されて形
成される。
る光ファイバ７ｂをＳｉサブ基板１ｂとヒートシンク８
ｂでサンドイッチ上に構成するため、レーザダイオード
３ｂの厚さも数ミクロン程度の制御性が必要とされるこ
とである。通常、光半導体素子等を形成する基板はもろ
いため、素子の形成時には数百ミクロンの基板にエピ成
長を行うが、一方で厚い基板のままでは素子の分離（ダ
イシング）が不可能なため電極工程等の最終段階で要求
される１００ミクロン程度の厚さまで研磨加工されて形
成される。
【００１８】従って、研磨加工工程で制御しうるレーザ
ダイオード３ｂの厚さの精度はせいぜい２０ミクロン程
度となり、光ファイバ７ｂをＳｉサブ基板１ｂとヒート
シンク７ｂでサンドイッチ状に挟み込むために必要とさ
れる数ミクロンの精度を満足することがきわめて困難で
ある。
ダイオード３ｂの厚さの精度はせいぜい２０ミクロン程
度となり、光ファイバ７ｂをＳｉサブ基板１ｂとヒート
シンク７ｂでサンドイッチ状に挟み込むために必要とさ
れる数ミクロンの精度を満足することがきわめて困難で
ある。
【００１９】本発明は、このような問題点を解決するた
めになされたものであり、半田バンプの持つ高精度な位
置制御の特徴を生かした上で、部材点数・工程を増加さ
せずにサブ基板上への放熱面積を大幅に増大させること
を目的とする。
めになされたものであり、半田バンプの持つ高精度な位
置制御の特徴を生かした上で、部材点数・工程を増加さ
せずにサブ基板上への放熱面積を大幅に増大させること
を目的とする。
【００２０】
【課題を解決するための手段】本発明の光半導体モジュ
ールは、光半導体素子とサブ基板とを半田バンプを介し
て固定し、サブ基板をパッケージ内に収納した光半導体
モジュールにおいて、前記サブ基板上に溶融点の異なる
２種類の半田バンプを有し、前記半田バンプの内、低い
溶融点の半田バンプはその面積が高い溶融点の半田バン
プの面積よりも大きく、前記光半導体素子と前記サブ基
板との間の放熱用として機能するものであり、前記高い
溶融点の半田バンプは位置制御用として機能するもので
あり、これらの半田バンプを溶融させた後に、前記高い
溶融点の半田バンプを硬化させて前記光半導体素子と前
記サブ基板との位置制御を行い、前記低い溶融点の半田
バンプを硬化させて前記光半導体素子と前記サブ基板の
間の放熱面積を確保したことを特徴とする。または前記
放熱用の低い溶融点を有する半田バンプの面積に対して
電極パターンの面積を十分大きくしたことを特徴とす
る、あるいは前記放熱用の低い溶融点の半田バンプの面
積と電極パターンの面積とを同じ大きさに形成したこと
を特徴とする。
ールは、光半導体素子とサブ基板とを半田バンプを介し
て固定し、サブ基板をパッケージ内に収納した光半導体
モジュールにおいて、前記サブ基板上に溶融点の異なる
２種類の半田バンプを有し、前記半田バンプの内、低い
溶融点の半田バンプはその面積が高い溶融点の半田バン
プの面積よりも大きく、前記光半導体素子と前記サブ基
板との間の放熱用として機能するものであり、前記高い
溶融点の半田バンプは位置制御用として機能するもので
あり、これらの半田バンプを溶融させた後に、前記高い
溶融点の半田バンプを硬化させて前記光半導体素子と前
記サブ基板との位置制御を行い、前記低い溶融点の半田
バンプを硬化させて前記光半導体素子と前記サブ基板の
間の放熱面積を確保したことを特徴とする。または前記
放熱用の低い溶融点を有する半田バンプの面積に対して
電極パターンの面積を十分大きくしたことを特徴とす
る、あるいは前記放熱用の低い溶融点の半田バンプの面
積と電極パターンの面積とを同じ大きさに形成したこと
を特徴とする。
【００２１】本発明によれば、光半導体素子とサブ基板
の固定に溶融点の異なる２種類以上の半田バンプを用
い、それぞれの半田バンプに正確な位置制御と放熱面積
の確保という異なる機能をもたせることで、部材点数・
工程の増加を最小限に抑えながら光半導体素子と光ファ
イバの無調整かつ低コストな光学結合を確保し、光半導
体モジュールの広い動作温度範囲を同時に実現すること
ができる。
の固定に溶融点の異なる２種類以上の半田バンプを用
い、それぞれの半田バンプに正確な位置制御と放熱面積
の確保という異なる機能をもたせることで、部材点数・
工程の増加を最小限に抑えながら光半導体素子と光ファ
イバの無調整かつ低コストな光学結合を確保し、光半導
体モジュールの広い動作温度範囲を同時に実現すること
ができる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。 （実施の形態１）図１は実施の形態１に係る光半導体素
子のマウント面を示す底面図、図２は同実施の形態に係
るＳｉサブ基板のマウント面を示す上面図、図３は同実
施の形態に係る光半導体モジュールの断面図である。
について図面を参照して説明する。 （実施の形態１）図１は実施の形態１に係る光半導体素
子のマウント面を示す底面図、図２は同実施の形態に係
るＳｉサブ基板のマウント面を示す上面図、図３は同実
施の形態に係る光半導体モジュールの断面図である。
【００２３】Ｓｉサブ基板１には光軸方向にＶ溝６と光
軸の位置決め用の平坦な面８を予め形成しておく。Ｓｉ
サブ基板１の半田バンプを形成する領域のみのメタライ
ズ面を露出させ、溶融点の異なる半田バンプＡ４、半田
バンプＢ５を形成する。
軸の位置決め用の平坦な面８を予め形成しておく。Ｓｉ
サブ基板１の半田バンプを形成する領域のみのメタライ
ズ面を露出させ、溶融点の異なる半田バンプＡ４、半田
バンプＢ５を形成する。
【００２４】一方、光半導体素子２にもサブ基板の溶融
点の異なる半田バンプＡ４、半田バンプＢ５に対する電
極パッドＡ１４、電極パッドＢ１５をそれぞれ形成した
のち、Ｓｉサブ基板１の半田バンプＡ４、半田バンプＢ
５に相当する位置に仮搭載して加熱溶融させる。
点の異なる半田バンプＡ４、半田バンプＢ５に対する電
極パッドＡ１４、電極パッドＢ１５をそれぞれ形成した
のち、Ｓｉサブ基板１の半田バンプＡ４、半田バンプＢ
５に相当する位置に仮搭載して加熱溶融させる。
【００２５】加熱に伴う昇温過程においては、まず低い
溶融点を有する半田バンプＡ４が融点に達して電極パッ
ドＡ１４との融着を開始し、引き続いて高い溶融点を有
する半田バンプＢ５が融点に達して電極パッドＢ１５と
の融着工程に至る。このようにして、しかるべき位置精
度で光半導体素子２がＳｉサブ基板１に融着固定された
のち、光ファイバ７をＳｉサブ基板１に設けられたＶ溝
６に配置することで光軸方向に垂直な方向に正確に位置
決めされ、また光ファイバ７の先端が同じくＳｉサブ基
板１に設けられた平坦な面８に突き当てて固定されるこ
とにより、光軸方向にも精度良く位置決めすることが可
能となる。
溶融点を有する半田バンプＡ４が融点に達して電極パッ
ドＡ１４との融着を開始し、引き続いて高い溶融点を有
する半田バンプＢ５が融点に達して電極パッドＢ１５と
の融着工程に至る。このようにして、しかるべき位置精
度で光半導体素子２がＳｉサブ基板１に融着固定された
のち、光ファイバ７をＳｉサブ基板１に設けられたＶ溝
６に配置することで光軸方向に垂直な方向に正確に位置
決めされ、また光ファイバ７の先端が同じくＳｉサブ基
板１に設けられた平坦な面８に突き当てて固定されるこ
とにより、光軸方向にも精度良く位置決めすることが可
能となる。
【００２６】半田バンプＡ４、半田バンプＢ５を電極パ
ッドＡ１４、電極パッドＢ１５に溶融固定する工程で
は、Ｓｉサブ基板１と光半導体素子２の全体を加熱昇温
する工程を利用するばかりでなく、熱源を低い溶融点を
有する半田バンプＡ４から高い溶融点を有する半田バン
プＢ５の方向に相対的に移動させることで、半田バンプ
Ａ４が過度の昇温工程を経ないように制御することも可
能である。
ッドＡ１４、電極パッドＢ１５に溶融固定する工程で
は、Ｓｉサブ基板１と光半導体素子２の全体を加熱昇温
する工程を利用するばかりでなく、熱源を低い溶融点を
有する半田バンプＡ４から高い溶融点を有する半田バン
プＢ５の方向に相対的に移動させることで、半田バンプ
Ａ４が過度の昇温工程を経ないように制御することも可
能である。
【００２７】また、低い溶融点を有する半田バンプＡ４
については、電極パッド３、１４に対して相対的に小さ
く形成し、光半導体素子２がＳｉサブ基板１上を可動可
能なように設定しておくことで、高い溶融点を有する半
田バンプＢ５と形状・大きさを正確に揃えた電極パッド
Ｂ１５との融着に伴う表面張力により光半導体素子２は
高い位置精度で自動的に実装される。こうすることで、
比較的大きな融着面を有した低融点の半田バンプを光半
導体素子とＳｉサブ基板間の放熱性向上に利用すること
が可能となる。
については、電極パッド３、１４に対して相対的に小さ
く形成し、光半導体素子２がＳｉサブ基板１上を可動可
能なように設定しておくことで、高い溶融点を有する半
田バンプＢ５と形状・大きさを正確に揃えた電極パッド
Ｂ１５との融着に伴う表面張力により光半導体素子２は
高い位置精度で自動的に実装される。こうすることで、
比較的大きな融着面を有した低融点の半田バンプを光半
導体素子とＳｉサブ基板間の放熱性向上に利用すること
が可能となる。
【００２８】実施の形態１においては、異なる溶融点を
有する半田バンプを形成し、低い溶融点、高い溶融点を
有する半田バンプにそれぞれ光半導体素子とＳｉサブ基
板間の放熱面積の確保と高精度の位置制御という異なる
機能を持たせることが可能となる。このようにして、溶
融点の異なる半田バンプを形成するという工程は追加さ
れるものの、部材点数を増加させること無く光ファイバ
の無調整での光学結合が可能な光半導体モジュールが構
成でき、低コスト化と広い動作温度範囲を確保を実現す
ることができる。
有する半田バンプを形成し、低い溶融点、高い溶融点を
有する半田バンプにそれぞれ光半導体素子とＳｉサブ基
板間の放熱面積の確保と高精度の位置制御という異なる
機能を持たせることが可能となる。このようにして、溶
融点の異なる半田バンプを形成するという工程は追加さ
れるものの、部材点数を増加させること無く光ファイバ
の無調整での光学結合が可能な光半導体モジュールが構
成でき、低コスト化と広い動作温度範囲を確保を実現す
ることができる。
【００２９】次いで、同実施の形態１に係る光半導体モ
ジュールの製造方法について、図１〜図３を参照しなが
ら説明する。Ｓｉサブ基板１のＶ溝６の形成にはフォト
リソグラフィと異方性エッチングを用い、また平坦な面
８にはレーザ加工あるいはドライエッチング技術を利用
して形成する。Ｖ溝、平担な面のいずれの加工において
も、機械加工を用いて形成することも可能である。
ジュールの製造方法について、図１〜図３を参照しなが
ら説明する。Ｓｉサブ基板１のＶ溝６の形成にはフォト
リソグラフィと異方性エッチングを用い、また平坦な面
８にはレーザ加工あるいはドライエッチング技術を利用
して形成する。Ｖ溝、平担な面のいずれの加工において
も、機械加工を用いて形成することも可能である。
【００３０】Ｓｉサブ基板１にはＴｉ−Ｐｔ−Ａｕ等の
メタライズを施してレジストを塗布したのち、半田バン
プを形成する領域のみをフォトリソグラフィによって露
出させプレス打ち抜き法等によって形成する。このとき
融点の異なる半田バンプＡ４、半田バンプＢ５を形成す
るが、ここでは低い溶融点の半田バンプＡ４としてＰｂ
Ｓｎ、高い溶融点を有する半田バンプＢ５としてＡｕＳ
ｎを使用している。その他の半田バンプの素材としては
溶融点の高い順にＡｕＳｉ、ＡｇＰｂＳｎ、ＳｎＡｕな
どを使用することができるほか、ＡｕＳｎ等その共晶比
を変えることで異なる溶融点を有する半田バンプとして
使用することができる。
メタライズを施してレジストを塗布したのち、半田バン
プを形成する領域のみをフォトリソグラフィによって露
出させプレス打ち抜き法等によって形成する。このとき
融点の異なる半田バンプＡ４、半田バンプＢ５を形成す
るが、ここでは低い溶融点の半田バンプＡ４としてＰｂ
Ｓｎ、高い溶融点を有する半田バンプＢ５としてＡｕＳ
ｎを使用している。その他の半田バンプの素材としては
溶融点の高い順にＡｕＳｉ、ＡｇＰｂＳｎ、ＳｎＡｕな
どを使用することができるほか、ＡｕＳｎ等その共晶比
を変えることで異なる溶融点を有する半田バンプとして
使用することができる。
【００３１】一方、光半導体素子２にもフォトリソグラ
フィによって半田バンプに対する電極パッドＡ１４、Ｂ
１５を形成したのち、Ｓｉサブ基板１の半田バンプに仮
搭載して加熱溶融させる。低い溶融点（１９６℃）を有
するＰｂＳｎバンプは２００〜２１０℃で溶融が開始さ
れ、高い溶融点（２９０℃)を有するＡｕＳｎバンプは
３００〜３１０℃で表面張力によって自動的に位置補正
しながら溶融固着される。
フィによって半田バンプに対する電極パッドＡ１４、Ｂ
１５を形成したのち、Ｓｉサブ基板１の半田バンプに仮
搭載して加熱溶融させる。低い溶融点（１９６℃）を有
するＰｂＳｎバンプは２００〜２１０℃で溶融が開始さ
れ、高い溶融点（２９０℃)を有するＡｕＳｎバンプは
３００〜３１０℃で表面張力によって自動的に位置補正
しながら溶融固着される。
【００３２】このようにして、光半導体素子２が搭載さ
れたＳｉサブ基板１に光ファイバ７をＳｉサブ基板１に
設けられたＶ溝６に配置し、また光ファイバの先端が同
じくＳｉサブ基板１に設けられた平坦な面８に突き当て
た位置で固定されることにより、光軸調整することなく
精度良く光半導体モジュールを構成することが可能とな
る。
れたＳｉサブ基板１に光ファイバ７をＳｉサブ基板１に
設けられたＶ溝６に配置し、また光ファイバの先端が同
じくＳｉサブ基板１に設けられた平坦な面８に突き当て
た位置で固定されることにより、光軸調整することなく
精度良く光半導体モジュールを構成することが可能とな
る。
【００３３】低い溶融点を有するＰｂＳｎからなる半田
バンプＡ４は光半導体素子とＳｉサブ基板との放熱に必
要な面積を確保しつつ、電極パッド３に対して相対的に
小さく形成することでさらに容易に光半導体素子を可動
とでき、高い溶融点を有するＡｕＳｎバンプ５と形状・
大きさを正確に揃えた電極パッドＢ１５との融着に伴う
表面張力により高い位置精度で自動実装することが可能
となる。
バンプＡ４は光半導体素子とＳｉサブ基板との放熱に必
要な面積を確保しつつ、電極パッド３に対して相対的に
小さく形成することでさらに容易に光半導体素子を可動
とでき、高い溶融点を有するＡｕＳｎバンプ５と形状・
大きさを正確に揃えた電極パッドＢ１５との融着に伴う
表面張力により高い位置精度で自動実装することが可能
となる。
【００３４】（実施の形態２）次に、本発明の実施の形
態２について図４〜図６を参照して説明する。図４は実
施の形態２に係る光半導体素子のマウント面を示す底面
図、図５は同実施の形態に係るＳｉサブ基板のマウント
面を示す上面図、図６は同実施の形態に係る光半導体モ
ジュールの断面図である。
態２について図４〜図６を参照して説明する。図４は実
施の形態２に係る光半導体素子のマウント面を示す底面
図、図５は同実施の形態に係るＳｉサブ基板のマウント
面を示す上面図、図６は同実施の形態に係る光半導体モ
ジュールの断面図である。
【００３５】実施の形態２においては、実施の形態１同
様、Ｓｉサブ基板１に対し光軸方向にＶ溝６と光軸の位
置決め用の平坦な面８をあらかじめ形成しておく。Ｓｉ
サブ基板１の半田バンプを形成する領域のみメタライズ
面を露出させ、低い溶融点を有する半田バンプＡ４、高
い溶融点を有した半田バンプＢ５の、溶融点の異なる半
田バンプを形成する。
様、Ｓｉサブ基板１に対し光軸方向にＶ溝６と光軸の位
置決め用の平坦な面８をあらかじめ形成しておく。Ｓｉ
サブ基板１の半田バンプを形成する領域のみメタライズ
面を露出させ、低い溶融点を有する半田バンプＡ４、高
い溶融点を有した半田バンプＢ５の、溶融点の異なる半
田バンプを形成する。
【００３６】一方、光半導体素子には低い溶融点を有す
る半田バンプＡ４、高い溶融点を有した半田バンプＢ５
と形状・大きさともに正確に揃えた電極パッドＡ１４、
電極パッドＢ１５をそれぞれ形成し、半田バンプＡ４、
Ｂ５に相当する位置に仮搭載して加熱溶融させる。
る半田バンプＡ４、高い溶融点を有した半田バンプＢ５
と形状・大きさともに正確に揃えた電極パッドＡ１４、
電極パッドＢ１５をそれぞれ形成し、半田バンプＡ４、
Ｂ５に相当する位置に仮搭載して加熱溶融させる。
【００３７】Ｓｉサブ基板１の加熱に伴う昇温過程にお
いては、まず低い溶融点を有する半田バンプＡ４が融点
に達して電極パッドＡ１４との融着を開始し、引き続い
て高い溶融点を有する半田バンプＢ５が融点に達して電
極パッドＢ１５との融着工程に至る。
いては、まず低い溶融点を有する半田バンプＡ４が融点
に達して電極パッドＡ１４との融着を開始し、引き続い
て高い溶融点を有する半田バンプＢ５が融点に達して電
極パッドＢ１５との融着工程に至る。
【００３８】このようにして、しかるべき位置精度で光
半導体素子２がＳｉサブ基板１に融着固定されたのち、
光ファイバ７をＳｉサブ基板１に設けられたＶ溝６に配
置することで光軸方向に垂直な方向に正確に位置決めさ
れ、また光ファイバの先端が同じくＳｉサブ基板に設け
られた平坦な面８に突き当てて固定されることにより、
光軸に方向にも精度良く位置決めすることが可能とな
る。
半導体素子２がＳｉサブ基板１に融着固定されたのち、
光ファイバ７をＳｉサブ基板１に設けられたＶ溝６に配
置することで光軸方向に垂直な方向に正確に位置決めさ
れ、また光ファイバの先端が同じくＳｉサブ基板に設け
られた平坦な面８に突き当てて固定されることにより、
光軸に方向にも精度良く位置決めすることが可能とな
る。
【００３９】このとき、低い溶融点を有する半田バンプ
Ａ４は、放熱面積を確保するため、高い溶融点を有する
半田バンプＢ５に比較して大きく設計しておく。この結
果、光半導体素子２は、まず半田バンプＡ４の融着に伴
う大きな表面張力により、比較的粗い位置精度で実装さ
れ、次いで高い溶融点を有する半田バンプＢ５が高精度
で最終的な位置補正を行う。
Ａ４は、放熱面積を確保するため、高い溶融点を有する
半田バンプＢ５に比較して大きく設計しておく。この結
果、光半導体素子２は、まず半田バンプＡ４の融着に伴
う大きな表面張力により、比較的粗い位置精度で実装さ
れ、次いで高い溶融点を有する半田バンプＢ５が高精度
で最終的な位置補正を行う。
【００４０】このように溶融点の異なる２種類の半田バ
ンプに広い範囲の位置調整機能と高い精度の位置調整機
能という２段階の位置調整機能を持たせることにより、
放熱面積を確保した上で仮搭載の際の位置精度を大幅に
緩和することが可能となる。
ンプに広い範囲の位置調整機能と高い精度の位置調整機
能という２段階の位置調整機能を持たせることにより、
放熱面積を確保した上で仮搭載の際の位置精度を大幅に
緩和することが可能となる。
【００４１】本発明の実施の形態２においては、異なる
溶融点を有する半田バンプを形成し、低い溶融点、高い
溶融点を有する半田バンプにそれぞれ光半導体素子とＳ
ｉサブ基板間の放熱面積を確保した上で、広い範囲の位
置制御と高精度の位置制御という異なる機能を持たせる
ことが可能となる。
溶融点を有する半田バンプを形成し、低い溶融点、高い
溶融点を有する半田バンプにそれぞれ光半導体素子とＳ
ｉサブ基板間の放熱面積を確保した上で、広い範囲の位
置制御と高精度の位置制御という異なる機能を持たせる
ことが可能となる。
【００４２】そして、このように溶融点の異なる半田バ
ンプを形成するという工程は追加されるものの、部材点
数を増加させること無く光半導体素子の仮搭載の際の位
置精度を要せずかつ光ファイバとの無調整での光学結合
をが可能とする光半導体モジュールが構成でき、低コス
ト化と広い動作温度範囲の確保を実現することができ
る。
ンプを形成するという工程は追加されるものの、部材点
数を増加させること無く光半導体素子の仮搭載の際の位
置精度を要せずかつ光ファイバとの無調整での光学結合
をが可能とする光半導体モジュールが構成でき、低コス
ト化と広い動作温度範囲の確保を実現することができ
る。
【００４３】
【発明の効果】以上説明したように、本発明の光半導体
モジュールにおいては異なる溶融点を有する半田バンプ
を形成し、低い溶融点、高い溶融点を有する半田バンプ
にそれぞれ光半導体素子とサブ基板間の放熱面積の確保
と高精度の位置制御という異なる機能を持たせることが
可能となる。このようにして、溶融点の異なる半田バン
プを形成するという工程は追加されるものの、部材点数
を増加させること無く光ファイバのセルフアライメント
が可能な光半導体モジュールが構成でき、低コスト化と
広い動作温度範囲の確保を実現することができるという
効果がある。
モジュールにおいては異なる溶融点を有する半田バンプ
を形成し、低い溶融点、高い溶融点を有する半田バンプ
にそれぞれ光半導体素子とサブ基板間の放熱面積の確保
と高精度の位置制御という異なる機能を持たせることが
可能となる。このようにして、溶融点の異なる半田バン
プを形成するという工程は追加されるものの、部材点数
を増加させること無く光ファイバのセルフアライメント
が可能な光半導体モジュールが構成でき、低コスト化と
広い動作温度範囲の確保を実現することができるという
効果がある。
【００４４】また、本発明では、異なる溶融点を有する
半田バンプを形成し、低い溶融点、高い溶融点を有する
半田バンプにそれぞれ光半導体素子とサブ基板間の放熱
面積を確保した上で、広い範囲の位置制御と高精度の位
置制御という異なる機能を持たせることが可能となり、
光ファイバの仮搭載の際の位置精度を要しないセルフア
ライメントが可能な光半導体モジュールが構成でき、さ
らなる低コスト化と広い動作温度範囲の確保を実現する
ことができるという効果がある。
半田バンプを形成し、低い溶融点、高い溶融点を有する
半田バンプにそれぞれ光半導体素子とサブ基板間の放熱
面積を確保した上で、広い範囲の位置制御と高精度の位
置制御という異なる機能を持たせることが可能となり、
光ファイバの仮搭載の際の位置精度を要しないセルフア
ライメントが可能な光半導体モジュールが構成でき、さ
らなる低コスト化と広い動作温度範囲の確保を実現する
ことができるという効果がある。
【図１】本発明の実施の形態１に係る光半導体素子のマ
ウント面を示す底面図である。
ウント面を示す底面図である。
【図２】本発明の実施の形態１に係るサブ基板のマウン
ト面を示す上面図である。
ト面を示す上面図である。
【図３】本発明の実施の形態１に係る光半導体モジュー
ルの断面図である。
ルの断面図である。
【図４】本発明の実施の形態２に係る光半導体素子のマ
ウント面を示す底面図である。
ウント面を示す底面図である。
【図５】本発明の実施の形態２に係るサブ基板のマウン
ト面を示す上面図である。
ト面を示す上面図である。
【図６】本発明の実施の形態２に係る光半導体モジュー
ルの断面図である。
ルの断面図である。
【図７】従来の光半導体モジュールの上面図である。
【図８】従来の光半導体モジュールの断面図である。
【図９】従来の光半導体素子の外観を示す底面図であ
る。
る。
【図１０】従来の光半導体素子の正面図である。
【図１１】従来の光半導体モジュールの断面図である。
１ サブ基板
２ 光半導体素子
３ 電極パッド
４ 半田バンプＡ
５ 半田バンプＢ
６ Ｖ溝
７ 光ファイバ
８ 平坦な面
１４ 電極パッドＡ
１５ 電極パッドＢ
フロントページの続き
(56)参考文献 特開 平７−72352（ＪＰ，Ａ)
特開 平２−43748（ＪＰ，Ａ)
特開 平７−273401（ＪＰ，Ａ)
特開 平６−196816（ＪＰ，Ａ)
特開 平７−209559（ＪＰ，Ａ)
特開 平８−250625（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00,21/60
Claims (3)
- 【請求項１】 光半導体素子とサブ基板とを半田バンプ
を介して固定し、サブ基板をパッケージ内に収納した光
半導体モジュールにおいて、前記サブ基板上に溶融点の
異なる２種類の半田バンプを有し、前記半田バンプの
内、低い溶融点の半田バンプはその面積が高い溶融点の
半田バンプの面積よりも大きく、前記光半導体素子と前
記サブ基板との間の放熱用として機能するものであり、
前記高い溶融点の半田バンプは位置制御用として機能す
るものであり、これらの半田バンプを溶融させた後に、
前記高い溶融点の半田バンプを硬化させて前記光半導体
素子と前記サブ基板との位置制御を行い、前記低い溶融
点の半田バンプを硬化させて前記光半導体素子と前記サ
ブ基板の間の放熱面積を確保したことを特徴とする光半
導体モジュール。 - 【請求項２】 前記放熱用の低い溶融点の半田バンプの
面積に対して電極パターンの面積を十分大きくしたこと
を特徴とする請求項１に記載の光半導体モジュール。 - 【請求項３】 前記放熱用の低い溶融点の半田バンプの
面積と電極パターンの面積とを同じ大きさに形成したこ
とを特徴とする請求項１に記載の光半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15127397A JP3393483B2 (ja) | 1997-06-09 | 1997-06-09 | 光半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15127397A JP3393483B2 (ja) | 1997-06-09 | 1997-06-09 | 光半導体モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341040A JPH10341040A (ja) | 1998-12-22 |
| JP3393483B2 true JP3393483B2 (ja) | 2003-04-07 |
Family
ID=15515076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15127397A Expired - Fee Related JP3393483B2 (ja) | 1997-06-09 | 1997-06-09 | 光半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393483B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3692226B2 (ja) * | 1997-12-01 | 2005-09-07 | 京セラ株式会社 | 光パッケージ及び光モジュールの組立て方法 |
| JP4032752B2 (ja) * | 2002-01-18 | 2008-01-16 | 松下電器産業株式会社 | 複合発光素子の製造方法 |
| JP4685366B2 (ja) * | 2004-04-13 | 2011-05-18 | パナソニック株式会社 | 光学部品の接合方法 |
| EP3235347B1 (en) * | 2014-12-19 | 2020-05-13 | Glo Ab | Method of making a light emitting diode array on a backplane |
| JP6639316B2 (ja) * | 2016-04-15 | 2020-02-05 | 三菱電機株式会社 | 半導体発光装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243748A (ja) * | 1988-08-04 | 1990-02-14 | Ricoh Co Ltd | Ｉｃチップ実装方法 |
| JPH06196816A (ja) * | 1992-12-22 | 1994-07-15 | Mitsubishi Electric Corp | レンズ付きレーザダイオードおよびその製造方法 |
| JPH0772352A (ja) * | 1993-09-02 | 1995-03-17 | Nec Corp | 光半導体素子のフリップチップ実装構造 |
| JPH07209559A (ja) * | 1994-01-24 | 1995-08-11 | Oki Electric Ind Co Ltd | 光モジュールとその組立て方法 |
| JP3269251B2 (ja) * | 1994-03-31 | 2002-03-25 | 株式会社デンソー | 積層型半導体装置の製造方法 |
| JP3628058B2 (ja) * | 1995-03-09 | 2005-03-09 | シチズン時計株式会社 | 樹脂封止型半導体装置 |
-
1997
- 1997-06-09 JP JP15127397A patent/JP3393483B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10341040A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| JP3909257B2 (ja) | 光結合装置 | |
| JPH0961674A (ja) | 光モジュール及びその製造方法 | |
| JPH04152682A (ja) | アレイ状光素子用サブ基板の作製方法 | |
| JP4643891B2 (ja) | パラレル光学系接続装置用の位置決め方法 | |
| JP3139423B2 (ja) | 光素子の実装構造 | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
| JP3393483B2 (ja) | 光半導体モジュール及びその製造方法 | |
| WO2001020660A1 (fr) | Procede de montage de dispositifs optiques et electriques, et structure de montage | |
| JP3277646B2 (ja) | 光半導体装置の製造方法 | |
| JP4605850B2 (ja) | 光実装基板の製造方法 | |
| JPH11330617A (ja) | 光半導体素子の実装構造 | |
| JP2527054B2 (ja) | 光モジュ―ル用サブマウント及びその製造方法 | |
| JP2004251976A (ja) | 光モジュール | |
| JP2903095B2 (ja) | フォトカップラ装置 | |
| US5841178A (en) | Optical component package | |
| CN109683218B (zh) | 光学元件、光学组件、光模块及其制造方法 | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| JP2616550B2 (ja) | 光モジュール | |
| JP3348122B2 (ja) | 光伝送モジュール及びその製造方法 | |
| JPH04221912A (ja) | 並列伝送光モジュール | |
| JP3379726B2 (ja) | 光伝送モジュール及びその製造方法 | |
| WO2024033980A1 (ja) | 光変調装置 | |
| JPH05152605A (ja) | アレイ状光素子及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |