JPH05152605A - アレイ状光素子及びその実装基板 - Google Patents
アレイ状光素子及びその実装基板Info
- Publication number
- JPH05152605A JPH05152605A JP33968991A JP33968991A JPH05152605A JP H05152605 A JPH05152605 A JP H05152605A JP 33968991 A JP33968991 A JP 33968991A JP 33968991 A JP33968991 A JP 33968991A JP H05152605 A JPH05152605 A JP H05152605A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- array
- substrate
- bonding
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 簡易で高精度にアレイ状光素子を基板に実装
できるアレイ状光素子と実装基板を提供すること。 【構成】 アレイ状光素子の裏面に接合パッド１０が基
板の接合パッド１２とバンプ状接続金属１３を介して接
続されている。リフロー時には、バンプの表面張力によ
って双方のパッドの中心が一致するように光素子が移動
する。光素子裏面の接合パッド１０は、表面の発光、あ
るいは受光点との相対位置が予め正確に設定されている
ので、結果的に光素子は基板に対して正確な位置に実装
される。
できるアレイ状光素子と実装基板を提供すること。 【構成】 アレイ状光素子の裏面に接合パッド１０が基
板の接合パッド１２とバンプ状接続金属１３を介して接
続されている。リフロー時には、バンプの表面張力によ
って双方のパッドの中心が一致するように光素子が移動
する。光素子裏面の接合パッド１０は、表面の発光、あ
るいは受光点との相対位置が予め正確に設定されている
ので、結果的に光素子は基板に対して正確な位置に実装
される。
Description
【０００１】
【産業上の利用分野】本発明は、光通信等に用いられる
アレイ状光素子及びその実装基板に関する。
アレイ状光素子及びその実装基板に関する。
【０００２】
【従来の技術】光通信は、光ファイバ，半導体レーザ
（ＬＤ），発光ダイオード（ＬＥＤ），フォトダイオー
ド（ＰＤ）を始めとして、光スイッチ，光変調器，アイ
ソレータ，光導波路等の受動，能動素子の高性能，高機
能化により応用範囲が拡大されつつある。
（ＬＤ），発光ダイオード（ＬＥＤ），フォトダイオー
ド（ＰＤ）を始めとして、光スイッチ，光変調器，アイ
ソレータ，光導波路等の受動，能動素子の高性能，高機
能化により応用範囲が拡大されつつある。
【０００３】近年、より多くの情報を伝達する要求が高
まる中で、コンピュータ端末間，交換器や大型コンピュ
ータ間のデータ伝送を実時間で並列に行う並列伝送が注
目されつつある。この機能を満足するものとして、複数
の発光あるいは受光素子と複数の光ファイバを一体化し
た並列伝送モジュールがある。
まる中で、コンピュータ端末間，交換器や大型コンピュ
ータ間のデータ伝送を実時間で並列に行う並列伝送が注
目されつつある。この機能を満足するものとして、複数
の発光あるいは受光素子と複数の光ファイバを一体化し
た並列伝送モジュールがある。
【０００４】通常、発光（受光）素子には、同一半導体
基板上にモノリシックに複数個配列したＬＥＤあるいは
ＬＤ，ＰＤアレイが用いられている（以下、発受光素子
はＬＥＤアレイに代表させる）。ＬＥＤアレイのｐ，ｎ
電極の双方が表面に形成される場合、ＬＥＤアレイの裏
面は一様にメタライズされたベタ電極が一般的で、実装
基板上に半田等のろう材、あるいは接着剤でダイボンド
される。
基板上にモノリシックに複数個配列したＬＥＤあるいは
ＬＤ，ＰＤアレイが用いられている（以下、発受光素子
はＬＥＤアレイに代表させる）。ＬＥＤアレイのｐ，ｎ
電極の双方が表面に形成される場合、ＬＥＤアレイの裏
面は一様にメタライズされたベタ電極が一般的で、実装
基板上に半田等のろう材、あるいは接着剤でダイボンド
される。
【０００５】図４（ａ）は、ＬＥＤアレイの一例であ
る。４素子のＬＥＤアレイ２１は、表面に発光部２２，
ｐ電極２３，ｎ電極２４が形成されてあり、裏面は実装
基板への接合のためのベタ電極２５が設けられている。
る。４素子のＬＥＤアレイ２１は、表面に発光部２２，
ｐ電極２３，ｎ電極２４が形成されてあり、裏面は実装
基板への接合のためのベタ電極２５が設けられている。
【０００６】図４（ｂ）は、ＬＥＤアレイ２１が実装基
板２６へ実装された状態を示している。ＬＥＤ２１は、
基板２６表面に設けられた接合パッド２７上にベタ電極
を介してダイボンドされている。ＬＥＤアレイ２１の
ｐ，ｎ電極２３，２４は、基板２６の表面のリード電極
２８にワイヤボンドされている。
板２６へ実装された状態を示している。ＬＥＤ２１は、
基板２６表面に設けられた接合パッド２７上にベタ電極
を介してダイボンドされている。ＬＥＤアレイ２１の
ｐ，ｎ電極２３，２４は、基板２６の表面のリード電極
２８にワイヤボンドされている。
【０００７】
【発明が解決しようとする課題】通常、ＬＥＤアレイ
は、光ファイバアレイと光学的に結合され、それぞれが
金属のパッケージ内に半永久的に固定されたモジュール
の形態で用いられる。アレイデバイスの光学的結合をす
る場合、ｘｙｚθの４軸の光軸調整を必要とするので、
モジュールの製作コストの低減のためにＬＥＤアレイ，
光ファイバ各々を数μｍの精度でパッケージに固定し、
無調整で光軸合わせを行うことが望まれている。
は、光ファイバアレイと光学的に結合され、それぞれが
金属のパッケージ内に半永久的に固定されたモジュール
の形態で用いられる。アレイデバイスの光学的結合をす
る場合、ｘｙｚθの４軸の光軸調整を必要とするので、
モジュールの製作コストの低減のためにＬＥＤアレイ，
光ファイバ各々を数μｍの精度でパッケージに固定し、
無調整で光軸合わせを行うことが望まれている。
【０００８】ファイバアレイと基板２６とは機械精度の
嵌合等で位置合わせができるので、ＬＥＤアレイ２１
は、基板２６の正確な位置に固定することが必要とされ
る。
嵌合等で位置合わせができるので、ＬＥＤアレイ２１
は、基板２６の正確な位置に固定することが必要とされ
る。
【０００９】しかしながら、上記のようなベタ電極を介
したＬＥＤ２１の固定方法では、マウンタの精度に支配
され、精度は通常数１０μｍであり、高精度のステー
ジ，画像認識装置を使用すればある程度の精度は確保で
きるが、高額な装置となり、結果的にコストの上昇を招
く。
したＬＥＤ２１の固定方法では、マウンタの精度に支配
され、精度は通常数１０μｍであり、高精度のステー
ジ，画像認識装置を使用すればある程度の精度は確保で
きるが、高額な装置となり、結果的にコストの上昇を招
く。
【００１０】本発明の目的は、上記の問題点を解決し、
簡易で高精度にアレイ状光素子を基板に実装できるアレ
イ状光素子と実装基板を提供することにある。
簡易で高精度にアレイ状光素子を基板に実装できるアレ
イ状光素子と実装基板を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるアレイ状光素子においては、複数の接
合パッドを有し、同一半導体基板にアレイ状に複数個作
り付けられた発光あるいは受光素子によるアレイ状光素
子であって、複数の接合パッドは、表面の発光あるい
は、受光位置との相対位置を規定して半導体基板の裏面
に形成されたものである。
め、本発明によるアレイ状光素子においては、複数の接
合パッドを有し、同一半導体基板にアレイ状に複数個作
り付けられた発光あるいは受光素子によるアレイ状光素
子であって、複数の接合パッドは、表面の発光あるい
は、受光位置との相対位置を規定して半導体基板の裏面
に形成されたものである。
【００１２】また、接合パッドは、３つ以上で、しかも
同一直線上には位置しないものである。
同一直線上には位置しないものである。
【００１３】本発明によるアレイ状光素子の実装基板に
おいては、アレイ状光素子を実装するアレイ状光素子の
実装基板であって、アレイ状光素子は、複数の接合パッ
ドを有し、複数の接合パッドは、表面の発光あるいは受
光位置との相対位置を規定して半導体基板の裏面に形成
されたものであり、アレイ状光素子の実装基板は、アレ
イ状光素子の接合パッドと略一致した形状の接合パッド
を表面に有するものである。
おいては、アレイ状光素子を実装するアレイ状光素子の
実装基板であって、アレイ状光素子は、複数の接合パッ
ドを有し、複数の接合パッドは、表面の発光あるいは受
光位置との相対位置を規定して半導体基板の裏面に形成
されたものであり、アレイ状光素子の実装基板は、アレ
イ状光素子の接合パッドと略一致した形状の接合パッド
を表面に有するものである。
【００１４】また、アレイ状光素子とその実装基板との
少なくともいずれか一方の接合パッド上には、バンプ状
接合金属が設けられたものである。
少なくともいずれか一方の接合パッド上には、バンプ状
接合金属が設けられたものである。
【００１５】また、バンプ状接合金属は、ＡｕとＳｎと
の重量比が８：２のＡｕＳｎ合金である。
の重量比が８：２のＡｕＳｎ合金である。
【００１６】
【作用】本発明のアレイ状光素子では、裏面の接合パッ
ドが基板の接合パッドとバンプ状接続金属とを介して接
続されているので、リフロー時にバンプの表面張力によ
って双方のパッドの中心が一致するように光素子が移動
する。
ドが基板の接合パッドとバンプ状接続金属とを介して接
続されているので、リフロー時にバンプの表面張力によ
って双方のパッドの中心が一致するように光素子が移動
する。
【００１７】光素子裏面の接合パッドは、表面の発光、
あるいは受光点との相対位置が予め正確に設定されてい
るので、結果的に光素子は基板に対して正確な位置に実
装される。この際、平面上の位置合わせに関しては、最
低２つのバンプで可能となるが、リフロー前に光素子を
基板に仮置きをする場合の安定性から、１つの直線上に
ない少なくとも３つのバンプが必要である。
あるいは受光点との相対位置が予め正確に設定されてい
るので、結果的に光素子は基板に対して正確な位置に実
装される。この際、平面上の位置合わせに関しては、最
低２つのバンプで可能となるが、リフロー前に光素子を
基板に仮置きをする場合の安定性から、１つの直線上に
ない少なくとも３つのバンプが必要である。
【００１８】接合金属は、通常バンプの形成が容易なＰ
ｂＳｎの共晶半田が用いられるが、ＡｕＳｎの共晶半田
を用いれば、クリープや位置ずれ等の長期的な信頼性を
改善できる。
ｂＳｎの共晶半田が用いられるが、ＡｕＳｎの共晶半田
を用いれば、クリープや位置ずれ等の長期的な信頼性を
改善できる。
【００１９】以上のように、アレイ状光素子の高精度の
基板への実装を実現できる。また、アレイ状光素子の分
割電極が裏面にある構造では、分割電極がそのまま接合
パッドになるのでチップ両面の発光点と接合パッドの目
合わせは不要となる。
基板への実装を実現できる。また、アレイ状光素子の分
割電極が裏面にある構造では、分割電極がそのまま接合
パッドになるのでチップ両面の発光点と接合パッドの目
合わせは不要となる。
【００２０】
【実施例】以下、本発明について図面を参照して詳細に
説明する。図１（ａ）は、本発明のアレイ状光素子の一
例で外形１ｍｍ×０．５ｍｍ，ピッチ２５０μｍの４チ
ャンネルのＩｎＧａＰ／ＩｎＰのＬＥＤチップ２１の表
面，裏面双方の角度から描いている。表面は図４に示し
た従来例と同一で、Ａｕによる４個のｐ電極２３とｎ電
極２４が設けられている。裏面には、接合パッド１０が
３個設けられている。接合パッド１０は、表面がＡｕで
１００μｍφである。
説明する。図１（ａ）は、本発明のアレイ状光素子の一
例で外形１ｍｍ×０．５ｍｍ，ピッチ２５０μｍの４チ
ャンネルのＩｎＧａＰ／ＩｎＰのＬＥＤチップ２１の表
面，裏面双方の角度から描いている。表面は図４に示し
た従来例と同一で、Ａｕによる４個のｐ電極２３とｎ電
極２４が設けられている。裏面には、接合パッド１０が
３個設けられている。接合パッド１０は、表面がＡｕで
１００μｍφである。
【００２１】また、両面目合わせのフォトリソグラフィ
技術により発光部２２との相対位置が精度良く設定され
ている。図１（ｂ）は、例えばＡｌ2Ｏ3製の実装基板１
１であり、表面には、ＬＥＤアレイ２１裏面の接合パッ
ドに対応するＡｕの接合パッド１２が設けられ、接合パ
ッド１２には１００μｍφ，高さ約６０μｍの接合金属
ＡｕＳｎ１３がバンプ状に設けられている。ＡｕＳｎ
は、ＡｕとＳｎの重量比が８：２の共晶で、メッキ，蒸
着，薄片のリフロー等でバンプを形成する。接合金属
は、通常ＰｂＳｎが用いられるが、ＡｕＳｎの方が長期
的な信頼性に富む。
技術により発光部２２との相対位置が精度良く設定され
ている。図１（ｂ）は、例えばＡｌ2Ｏ3製の実装基板１
１であり、表面には、ＬＥＤアレイ２１裏面の接合パッ
ドに対応するＡｕの接合パッド１２が設けられ、接合パ
ッド１２には１００μｍφ，高さ約６０μｍの接合金属
ＡｕＳｎ１３がバンプ状に設けられている。ＡｕＳｎ
は、ＡｕとＳｎの重量比が８：２の共晶で、メッキ，蒸
着，薄片のリフロー等でバンプを形成する。接合金属
は、通常ＰｂＳｎが用いられるが、ＡｕＳｎの方が長期
的な信頼性に富む。
【００２２】ＬＥＤアレイ２１を基板１１に実装する場
合には、図２（ａ）のように裏面の接合パッドがＡｕＳ
ｎバンプ１３に接触するように載せる。次に、２８０℃
になるまで加熱すると、ＡｕＳｎバンプ１３が溶融し、
ＬＥＤアレイ２１は、そのときのＡｕＳｎバンプ１３の
表面張力によって接合しているパッドの中心が一致する
ように移動する。
合には、図２（ａ）のように裏面の接合パッドがＡｕＳ
ｎバンプ１３に接触するように載せる。次に、２８０℃
になるまで加熱すると、ＡｕＳｎバンプ１３が溶融し、
ＬＥＤアレイ２１は、そのときのＡｕＳｎバンプ１３の
表面張力によって接合しているパッドの中心が一致する
ように移動する。
【００２３】従って、ＡｕＳｎバンプへの仮搭載時に中
心がずれていても自動的に位置が修正され、結果的に基
板１１の正確なＬＥＤアレイ２１が実装されることにな
る。ＬＥＤアレイ２１の位置決めのためには、接合点が
最低２個あれば良いがチップの仮搭載時の安定性を考慮
すると３個以上が望ましい。
心がずれていても自動的に位置が修正され、結果的に基
板１１の正確なＬＥＤアレイ２１が実装されることにな
る。ＬＥＤアレイ２１の位置決めのためには、接合点が
最低２個あれば良いがチップの仮搭載時の安定性を考慮
すると３個以上が望ましい。
【００２４】接合金属１３であるＡｕＳｎを基板１１側
にのみ設けたが、ＬＥＤチップ２１側の接合パッド１０
に設けた場合、さらに双方に設けた場合でも高精度のチ
ップ実装と同等の効果が得られる。ここでＬＥＤアレイ
２１は、表面に分割電極２３，２４を有する構成とした
が、裏面に電極を有する場合には電極と接合パッドを共
有できるので裏面への新たな接合パッドの作製が不要と
なるので、本構成の接続が極めて有効となる。
にのみ設けたが、ＬＥＤチップ２１側の接合パッド１０
に設けた場合、さらに双方に設けた場合でも高精度のチ
ップ実装と同等の効果が得られる。ここでＬＥＤアレイ
２１は、表面に分割電極２３，２４を有する構成とした
が、裏面に電極を有する場合には電極と接合パッドを共
有できるので裏面への新たな接合パッドの作製が不要と
なるので、本構成の接続が極めて有効となる。
【００２５】図３は、ＬＥＤアレイ２１の分割電極が裏
面にある場合のＬＥＤチップと、基板１１と組合せの一
例である。基板１１の接合パッド１２は、接合金属がバ
ンプ状に設けられ、またパッド電極をも兼用するので基
板１１の電極リード１４に接続する。
面にある場合のＬＥＤチップと、基板１１と組合せの一
例である。基板１１の接合パッド１２は、接合金属がバ
ンプ状に設けられ、またパッド電極をも兼用するので基
板１１の電極リード１４に接続する。
【００２６】従って、上記のごとくアレイ状光素子の高
精度の基板への実装が可能となる。本実施例ではアレイ
数を４としたが、それ以外のアレイ数でも、単一の素子
で同様なことが言える。接合パッドの数も３のみを示し
たが、それ以上の数でもかまわない。また、ＬＥＤアレ
イのみについて述べたが、ＬＤやＰＤ等他の光素子でも
同一の効果が得られる。
精度の基板への実装が可能となる。本実施例ではアレイ
数を４としたが、それ以外のアレイ数でも、単一の素子
で同様なことが言える。接合パッドの数も３のみを示し
たが、それ以上の数でもかまわない。また、ＬＥＤアレ
イのみについて述べたが、ＬＤやＰＤ等他の光素子でも
同一の効果が得られる。
【００２７】
【発明の効果】以上説明したように本発明によれば、簡
易で高精度にアレイ状光素子を基板に実装できるアレイ
状光素子と実装基板法を実現できる。
易で高精度にアレイ状光素子を基板に実装できるアレイ
状光素子と実装基板法を実現できる。
【図１】本発明の実施例を示す構成図であり、（ａ）は
アレイ状光素子の接合パッド構成図、（ｂ）は実装基板
の接合パッドの構成図である。
アレイ状光素子の接合パッド構成図、（ｂ）は実装基板
の接合パッドの構成図である。
【図２】アレイ状光素子が基板に実装された状態を示す
図である。
図である。
【図３】分割電極が裏面にある光素子の場合の光素子、
実装基板の接合パッドの構成を示す図である。
実装基板の接合パッドの構成を示す図である。
【図４】（ａ）は、従来のアレイ状光素子用の接合パッ
ドを示す図、（ｂ）は、アレイ状光素子と実装基板との
従来の接合方法を示す図である。
ドを示す図、（ｂ）は、アレイ状光素子と実装基板との
従来の接合方法を示す図である。
１１ 実装基板 １０，１２ 接合パッド １３ バンプ １４ 電極リード ２１ ＬＥＤアレイ ２２ 発光部 ２３ ｐ電極 ２４ ｎ電極
Claims (5)
- 【請求項１】 複数の接合パッドを有し、同一半導体基
板にアレイ状に複数個作り付けられた発光あるいは受光
素子によるアレイ状光素子であって、 複数の接合パッドは、表面の発光あるいは、受光位置と
の相対位置を規定して半導体基板の裏面に形成されたも
のであることを特徴とするアレイ状光素子。 - 【請求項２】 接合パッドは、３つ以上で、しかも同一
直線上には位置しないものである請求項１に記載のアレ
イ状光素子。 - 【請求項３】 アレイ状光素子を実装するアレイ状光素
子の実装基板であって、 アレイ状光素子は、複数の接合パッドを有し、 複数の接合パッドは、表面の発光あるいは受光位置との
相対位置を規定して半導体基板の裏面に形成されたもの
であり、 アレイ状光素子の実装基板は、アレイ状光素子の接合パ
ッドと略一致した形状の接合パッドを表面に有するもの
であることを特徴とするアレイ状光素子の実装基板。 - 【請求項４】 アレイ状光素子とその実装基板との少な
くともいずれか一方の接合パッド上には、バンプ状接合
金属が設けられたものである請求項３に記載のアレイ状
光素子の実装基板。 - 【請求項５】 バンプ状接合金属は、ＡｕとＳｎとの重
量比が８：２のＡｕＳｎ合金である請求項４に記載のア
レイ状光素子の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33968991A JPH05152605A (ja) | 1991-11-28 | 1991-11-28 | アレイ状光素子及びその実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33968991A JPH05152605A (ja) | 1991-11-28 | 1991-11-28 | アレイ状光素子及びその実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152605A true JPH05152605A (ja) | 1993-06-18 |
Family
ID=18329869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33968991A Pending JPH05152605A (ja) | 1991-11-28 | 1991-11-28 | アレイ状光素子及びその実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152605A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
| WO2004001863A1 (ja) * | 2002-06-20 | 2003-12-31 | Rohm Co., Ltd. | Ｌｅｄチップ実装構造、およびこれを備えた画像読取り装置 |
| KR100455969B1 (ko) * | 1996-03-04 | 2004-12-17 | 모토로라 인코포레이티드 | 광전자집적패키지 |
| KR100477405B1 (ko) * | 1996-03-04 | 2005-07-12 | 프리스케일 세미컨덕터, 인크. | 집적전기광학패키지 |
| WO2023100988A1 (ja) * | 2021-12-03 | 2023-06-08 | 株式会社小糸製作所 | 車両用灯具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942036B2 (ja) * | 1981-11-24 | 1984-10-12 | 株式会社資生堂 | 皮膚洗浄料 |
| JPS647638A (en) * | 1987-06-30 | 1989-01-11 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH04321281A (ja) * | 1991-04-19 | 1992-11-11 | Furukawa Electric Co Ltd:The | Ｌｅｄアレイチップとヒートシンク基板との接合方法 |
-
1991
- 1991-11-28 JP JP33968991A patent/JPH05152605A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942036B2 (ja) * | 1981-11-24 | 1984-10-12 | 株式会社資生堂 | 皮膚洗浄料 |
| JPS647638A (en) * | 1987-06-30 | 1989-01-11 | Oki Electric Ind Co Ltd | Semiconductor device |
| JPH04321281A (ja) * | 1991-04-19 | 1992-11-11 | Furukawa Electric Co Ltd:The | Ｌｅｄアレイチップとヒートシンク基板との接合方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
| KR100455969B1 (ko) * | 1996-03-04 | 2004-12-17 | 모토로라 인코포레이티드 | 광전자집적패키지 |
| KR100477405B1 (ko) * | 1996-03-04 | 2005-07-12 | 프리스케일 세미컨덕터, 인크. | 집적전기광학패키지 |
| WO2004001863A1 (ja) * | 2002-06-20 | 2003-12-31 | Rohm Co., Ltd. | Ｌｅｄチップ実装構造、およびこれを備えた画像読取り装置 |
| US7551329B2 (en) | 2002-06-20 | 2009-06-23 | Rohm Co., Ltd. | Led chip mounting structure and image reader having same |
| WO2023100988A1 (ja) * | 2021-12-03 | 2023-06-08 | 株式会社小糸製作所 | 車両用灯具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635866B2 (en) | Multi-functional fiber optic coupler | |
| JP6610540B2 (ja) | 光電モジュール | |
| US7023705B2 (en) | Ceramic optical sub-assembly for optoelectronic modules | |
| US7427524B2 (en) | Optoelectronic device packaging assemblies and methods of making the same | |
| JPH1062660A (ja) | 光電変換器 | |
| US6959125B2 (en) | Printed board unit for optical transmission and mounting method | |
| JPH05152605A (ja) | アレイ状光素子及びその実装基板 | |
| JPH09186348A (ja) | 半導体モジュール | |
| JPH04241477A (ja) | 半導体デバイス用サブマウントおよび半導体光デバイスモジュール | |
| JPH0926530A (ja) | 光モジュール | |
| US7269027B2 (en) | Ceramic optical sub-assembly for optoelectronic modules | |
| JP2527054B2 (ja) | 光モジュ―ル用サブマウント及びその製造方法 | |
| US7029185B2 (en) | Optical chip module and optical chip module device | |
| JPH04221912A (ja) | 並列伝送光モジュール | |
| JP3348122B2 (ja) | 光伝送モジュール及びその製造方法 | |
| JP2001007352A (ja) | 光・電気混載モジュール | |
| JP2842388B2 (ja) | 表面実装型光モジュール | |
| US7223022B2 (en) | Alignment of an optic or electronic component | |
| JP2002221642A (ja) | 多チャネル光モジュール | |
| US7004642B2 (en) | Opto-electrical module packaging | |
| US6787812B2 (en) | Active optical device | |
| JP3379726B2 (ja) | 光伝送モジュール及びその製造方法 | |
| JP2004317629A (ja) | 光送信モジュール | |
| JPH07168058A (ja) | 光モジュール | |
| JP2002296464A (ja) | 光電気配線基板 |