JPH0772352A

JPH0772352A - 光半導体素子のフリップチップ実装構造

Info

Publication number: JPH0772352A
Application number: JP21854193A
Authority: JP
Inventors: Yoshinobu Kanayama; 義信金山; Masataka Ito; 正隆伊藤; Hiroshi Honmo; 宏本望; Junichi Sasaki; 純一佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-09-02
Filing date: 1993-09-02
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】高精度に位置決めされ、しかも放熱性のよい半
田バンプを用いた光半導体素子のフリップチップ実装構
造を提供する。【構成】光半導体素子が半田バンプを介して基板と接合
されたフリップチップ実装構造において、半田バンプが
光半導体素子の基板と接合する面の周辺部と中央部に設
けられている。また、中央部に設けられた半田バンプ
が、光半導体素子の活性層に沿って帯状に設けられてい
る。さらに、周辺部に設けられた半田バンプに接合する
パッドの外径が８０μｍ以下であり、光半導体素子の活
性層に沿って帯状に設けられた半田バンプに接合するパ
ッドの幅が５０μｍ以上９０μｍ以下となっている。【効果】光半導体素子の周辺部の他に中央部に半田バン
プを設けることにより放熱性を高めることができる。こ
の半田バンプを活性層に沿って帯状にすることにより、
放熱性がさらに向上に、しかも活性層に対して垂直な方
向は、中央部の半田バンプがないのと同等の実装精度が
得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光通信用半導体レーザ
ダイオードモジュールや電子機器等に組み込まれる半導
体レーザダイオードなどの光半導体素子のフリップチッ
プ実装構造に関し、特に半導体レーザダイオードなどの
発光素子の放熱性と位置精度を考慮したフリップチップ
実装構造に関する。

【０００２】

【従来の技術】光通信用光デバイスの低価格化に対する
有効な手段として、光部品を無調整で基板上に実装する
構造がある。特に、半導体レーザダイオードチップなど
の微小な光半導体素子を、基板上に形成された光導波路
や基板に配置された光ファイバ等に無調整で高精度に実
装する構造として、フリップチップ実装構造が提案され
ている。これは、半導体レーザダイオードを半田バンプ
により基板に固着する構造で、半導体レーザダイオード
を基板に対して高精度に位置決めするために、半田バン
プのセルフアライメント効果（自己調芯効果）を利用し
ている。セルフアライメント効果を利用した半導体レー
ザダイオードの実装構造に関しては、例えば、（１）
Ｋ．Ｋａｔｓｕｒａｅｔ．ａｌ．，Ｊｏｕｒｎａｌ
ｏｆＬｉｇｈｔｗａｖｅＴｅｃｈｎｏｌ．Ｖｏｌ．
８Ｎｏ．９ｐｐ１３２３−１３２６，Ｓｅｐ．１９
９０、（２）Ｊ．Ｓａｓａｋｉｅｔ．ａｌ．，Ｐｒｏ
ｃ．ＬＥＯＳ ’９２ｐｐ２６０ＢｏｓｔｏｎＭ
Ａ．Ｎｏｖ．１９９２等がある。これらはいずれも、半
田が溶融したときに表面張力によって生じるセルフアラ
イメント効果を利用している。

【０００３】図６は、基板上に形成された光導波路に、
半田バンプのセルフアライメント効果を利用した光半導
体素子の実装工程を示している。

【０００４】図６（ａ）に示されるように、まず、基板
５の表面の所望の位置に形成された金属薄膜からなる第
１の接合パッド７の上に位置決め用半田バンプ３が形成
され、この上に光半導体素子１が仮置きされる。ここ
で、位置決め用半田バンプ３は光半導体素子１のチップ
の４隅にくるように配置されている。次に、図６（ｂ）
に示されるように、基板５が加熱され半田バンプ３が溶
融される。このとき、半田バンプ３はその表面張力で、
光半導体素子１および基板５と接合した状態で表面積が
最小になるように形状が変化する。その結果、光半導体
素子１は半田の表面張力によって移動し、図６（ｃ）に
示されるように、光半導体素子１の裏面の各金属薄膜に
より形成されたパッド９は半田バンプ３の真上、すなわ
ち、基板５の第１のパッド７の真上になるように位置決
めされ、光半導体素子１は基板５に固着される。

【０００５】

【発明が解決しようとする課題】従来、上記半田バンプ
は、半田の表面張力による光半導体素子の移動を行いや
すくし、しかもバランスを保って高精度に位置決めされ
るように、通常、光半導体素子のチップ裏面で隅の４箇
所に設けられている。このような半田バンプのセルフア
ライメント効果を利用した光半導体素子の実装構造で、
十分にセルフアライメント効果を引き出すためには、固
着強度に支障のない範囲内で半田バンプは厚くすると同
時に、外径はなるべく小さい方がよい。しかしながら、
半田バンプの厚すぎると、光半導体素子の放熱性が低下
してしまう。その結果、光半導体素子自体の温度が上昇
し、特性劣化を招くという問題がある。また、温度上昇
により、半導体レーザダイオードの寿命が低下するとい
う問題もある。

【０００６】上述の放熱性が悪いという問題を解決する
ためには、半導体レーザダイオードのチップの４隅に設
けられている各半田バンプを大きくすればよい。しかし
ながら、半田バンプを大きくすると、半田バンプのセル
フアライメント効果が低下し、基板に平行な面内での位
置精度が悪くなるという問題がある。例えば、半導体レ
ーザダイオードを光導波路に結合させる場合、光導波路
に対して垂直な方向に対する位置精度が悪いと結合効率
は著しく低下してしまう。また、半田バンプの位置が活
性層から離れているため、大幅な放熱性の改善は望めな
い。このことから、単に半田バンプを大きくするだけで
は、放熱性は多少は改善されるものの、実装精度が低下
してしまうという欠点が生じる。

【０００７】本発明の目的は、上述の欠点を解決し、放
熱性に優れ、しかも半田バンプのセルフアライメント効
果による高精度な位置決めが可能な光半導体素子のフリ
ップチップ実装構造を提供することにある。

【０００８】

【課題を解決するための手段】上述の欠点を除去するた
めに、本発明の光半導体素子のフリップチップ実装構造
は、半田バンプが光半導体素子の基板と接合する面の外
周の近傍と中央に設けられていることを特徴としてい
る。

【０００９】

【作用】このような構成の採用により、セルフアライメ
ント効果による高精度位置決めは、外周の近傍に配置さ
れた半田バンプにより行い、光半導体素子の放熱は中央
に設けた半田バンプにより行うことができる。

【００１０】また、本発明の光半導体素子のフリップチ
ップ実装構造によれば、光半導体素子の基板と接合する
面の中央に設けられた半田バンプは、光半導体素子の活
性層に沿って設けられた帯状の半田バンプであることを
特徴としている。特に、中央の半田バンプを活性層に沿
って帯状にすることにより、光半導体素子の活性層に垂
直な方向、すなわち発振方向に垂直な方向に対して高い
実装精度を維持したまま、活性層での発熱を効率よく基
板に放熱することができる。一方で、中央に設けられた
半田バンプは、活性層に対して垂直な方向の幅が狭いの
で、外周の近傍の半田バンプの活性層に対して垂直な方
向へのセルフアライメント効果に影響を与えない。従っ
て、光半導体素子の放熱性を確保した状態で、活性層に
対して垂直な方向には半田バンプが中央の半田バンプが
ないのとほぼ同程度の実装精度を得ることができる。

【００１１】

【実施例】次に図面を参照して本発明の一実施例を詳細
に説明する。

【００１２】図１は、本発明の光半導体素子のフリップ
チップ実装構造の第１の実施例を示す斜視図である。基
板５の表面には、絶縁用ＳｉＯ₂膜６が被膜されてお
り、光半導体素子１を位置決め固定するための金属薄膜
からなる円形の第１のパッド７が４箇所形成されてい
る。おのおのの第１のパッド７の上には、あらかじめポ
ンチによって打ち抜かれた一定量の位置決め用半田バン
プ３が配置されている。また、４箇所に設けられた第１
のパッド７の中央には、金属薄膜からなる円形の第２の
パッド８が形成されており、ここにも第１のパッド７と
同様に放熱用半田バンプ４が配置されている。

【００１３】一方、光半導体素子１の裏面の４隅には、
基板５の設けられている第１のパッド７と同じ間隔で同
じ大きさのパッド９が金属薄膜により形成されている。
本発明の光半導体素子のフリップチップ実装構造は、光
半導体素子１の第１のパッド７がほぼ基板５の第２のパ
ッド８の位置にくるように配置された後に、基板５全体
をヒータ等により加熱され、位置決め用半田バンプ３お
よび放熱用半田バンプ４が溶融されて固着されている。

【００１４】放熱用半田バンプ４が位置決め用半田バン
プ３の概ね１．５倍以下の大きさにしておけば、位置決
め用半田バンプ３によるセルフアライメント効果が十分
働き、放熱用半田バンプ４がない場合とほぼ同等の実装
精度が得られる。また、光半導体素子１を連続的に発振
させても、活性層２の発熱を放熱用半田バンプ４を通じ
て直接的に基板５に放熱できるので、チップの温度上昇
を従来に比べ大幅に低減することができる。

【００１５】次に、位置決め用半田バンプに接合するパ
ッドの外径と位置決め精度の関係について説明する。

【００１６】図３は、実験により求めた図１における第
１のパッド７の外径と、半田バンプを溶融して光半導体
素子１を基板５に実装した後の光半導体素子１の水平方
向（基板５の面内方向）の実装精度の関係で、放熱用半
田バンプ４がない場合、第１のパッド７に対する第２の
パッド８の外径比率が１．５倍の場合、２．０倍の場合
の３条件について実験した結果が示されている。図３よ
り、外径比率が１．５倍程度であれば、放熱用半田バン
プがない場合とほぼ同等の実装精度が得られることがわ
かる。これに対して、外径比率が２倍になれば実装精度
は大幅に低下することがわかる。また、外径比率を１．
５倍としたときには、第１のパッド７の外径を概ね８０
μｍ以下にすれば、水平方向の実装精度を十分１μｍ以
下にすることが可能であることがわかる。

【００１７】次に、本発明の光半導体素子のフリップチ
ップ実装構造の第２の実施例について説明する。

【００１８】図２は、光半導体素子と光導波路が光学的
に結合された光半導体素子のフリップチップ実装構造の
斜視図を示している。図２に示される実装構造では、光
半導体素子として半導体レーザダイオードが適用され、
この半導体レーザダイオードが基板上に形成された光導
波路に直接結合するようにフリップチップ実装されてい
る。シリコンを材料とする基板１５の表面には厚さ約１
μｍの絶縁用ＳｉＯ₂膜１６が被膜され、さらにその上
面には、ＣＶＤ（ＣｈｅｍｉｃａｌｖａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ）法により成膜された石英からなる光
導波路２１が形成されている。光導波路２１は、ゲルマ
ニウムがドープされた幅９μｍ、厚さ９μｍのコア２２
を有している。また、光導波路２１はイオンビームエッ
チングにより、端面加工されている。

【００１９】一方、光導波路２１の端面近傍には、基板
１５の表面に半導体レーザダイオード１１を実装するた
めのＣｒＰｔＡｎ膜からなる第１のパッド１７と帯状パ
ッド１８が形成されている。ここで、帯状パッド１８は
光導波路２１のコア２２の延長線上に形成されている
（図中ハッチング部分）。第１のパッド１７は、帯状パ
ッド１８がちょうど中央にくるように、帯状パッド１８
の中心線から両側に１２０μｍの間隔をおいて２箇所、
さらにこれら１組のパッドから２４０μｍの間隔をおい
て２箇所、計４箇所が形成されている（図中ハッチング
部分）。また、第１のパッド１７は直径５０μｍの円
形、帯状パッド９は幅６０μｍ、長さ２５０μｍの矩形
形状をしている。

【００２０】半導体レーザダイオード１１は、チップサ
イズが３００μｍ平方で発振波長１．３μｍのＤＣ−Ｐ
ＢＨ−ＭＱＷ型半導体レーザが用いられている。半導体
レーザダイオード１１の裏面には、活性層の真下に帯状
パッド２０が、第１のパッド１７に相対する位置に帯状
パッド２０がそれぞれ形成されている。

【００２１】第１の実施例と同様に、第１のパッド１７
と帯状パッド１８の上のは、あらかじめポンチによって
打ち抜かれた一定量の位置決め用半田バンプ１３と放熱
用帯状半田バンプ１４がそれぞれ形成されている。半導
体レーザダイオード１１は、基板５の上に第１のパッド
１７とパッド１９がほぼ一致するように配置される。こ
の後、基板１５がヒータ等により加熱され、位置決め用
半田バンプ１３と放熱用帯状半田バンプ１４が溶融さ
れ、半導体レーザダイオード１１は基板１５に固着され
る。半田バンプが溶融した際、位置決め半田バンプ１３
のセルフアライメント効果により、半導体レーザダイオ
ードは第１のパッド１７の真上にパッド１９が、帯状パ
ッド１８の真上に帯状パッド２０がそれぞれくるように
位置決めされる。放熱用帯状パッドは、光導波路２１の
コア２２の延長線上に、また、第１のパッド１７はコア
２２の延長線に対して左右対象な位置に形成されている
ので、上述の半導体レーザダイオード１１の位置決めが
なされれば、活性層１２はコア２２の延長線上に位置す
ることになり、半導体レーザダイオード１１は光導波路
２１に高効率で結合する。また、放熱用半田バンプ１４
は、第１の実施例ではチップの中央に円形に形成されて
いるのに対して、第２の実施例では半導体レーザダイオ
ード１１の活性層１２に沿って形成されているため、活
性層１２で発熱した熱をさらに効率よく基板１５に放熱
することができる。また、第１の実施例では活性層１２
全体が一様に放熱されないが、第２の実施例では一様に
放熱されるので、活性層１２内で温度がより均一にな
り、安定した特性を得ることができる。

【００２２】第２の実施例においては、放熱用の半田バ
ンプ１４を活性層１２に沿って設けるため、半田バンプ
の一辺がチップサイズと同じ２５０μｍ程度になり、第
１の実施例にくらべ実装精度が低下することが懸念され
る。図４は、位置決め用パッド１７の外径を５０μｍ、
放熱用帯状パッド１８の長さを２５０μｍとして、放熱
用帯状パッドの幅を変化させたときの半導体レーザダイ
オード１１の水平方向の実装精度を実験により求めた結
果を示している。活性層１２に対して垂直な方向（Ｙ方
向）に対しては、放熱用帯状パッド１８の幅を９０μｍ
程度まで厚くしても実装精度は概ね１μｍであり、これ
よりも幅を厚くすると実装精度は急激に悪くなる。一
方、活性層１２の方向（Ｚ方向）に対しては、放熱用半
田バンプ１８は２５０μｍと長いので、位置決め用半田
バンプ１７のセルフアライメント効果が低下させられる
ため、放熱用帯状パッド１８の幅に関係なく１０μｍ程
度の精度しか得られないのがわかる。

【００２３】ところが、半導体レーザダイオードを光導
波路や光ファイバに光学的に結合させる場合、活性層に
対して垂直な方向に対しては１μｍ以下の高精度に位置
決めする必要があるが、活性層と同じ方向には必ずしも
高精度に位置決めする必要はない。これは、半導体レー
ザダイオードが光導波路に対して前後に位置が多少ずれ
ても、発振光は光導波路と結合ため、位置ずれトレラン
スが緩いことによる。従って、第２の実施例で示される
実装構造においては、半導体レーザダイオード１１は光
導波路２１に対して垂直な方向のみに高精度に位置決め
されればよく、放熱用帯状半田バンプ１８の幅を概ね９
０μｍ以下とすれば、活性層１２に沿った方向に長くて
も高い結合効率が得られる。

【００２４】次に、放熱用帯状半田バンプ１８の幅と半
導体レーザダイオード１１の放熱特性について説明す
る。図５は、放熱用帯状半田バンプ１８の幅を変化させ
たときの、雰囲気温度８５°Ｃにおける半導体レーザダ
イオード１１のチップ温度を示している。ＳｉＯ₂膜１
６の厚さにより基板１５への熱抵抗が異なるが、放熱用
帯状パッド１８の幅を概ね５０μｍ以上とすればチップ
温度の上昇を低く抑えることができる。以上より、放熱
用帯状半田バンプ１８の幅を概ね５０μｍ以上９０μｍ
以下とすれば、必要な実装精度を維持しつつ、十分な放
熱性を確保することができる。

【００２５】

【発明の効果】以上述べたように、本発明の光半導体素
子のフリップチップ実装構造は、半田バンプが光半導体
素子の基板と接合する面の外周の近傍と中央に設けられ
ているため、セルフアライメント効果による高精度位置
決めがなされると同時に、放熱性も向上させることがで
きるという効果を得る。

【００２６】また、光半導体素子の基板と接合する面の
中央部に設けられた半田バンプを、光半導体素子の活性
層に沿って帯状にすることにより、光半導体素子の活性
層に垂直な方向、すなわち発振方向に垂直な方向に対し
て高い実装精度を維持したまま、活性層での発熱を効率
よく基板に放熱することができる。特に、光半導体素子
を、基板上に形成された光導波路や、基板上に配置され
た光ファイバに結合する場合に、光導波路や光ファイバ
に対して垂直な方向に高精度に位置決めする必要がある
ので、本構成は光半導体素子と光導波路等との高効率結
合実装に対して、特に有効である。

【００２７】さらに、本発明は、光半導体素子の基板と
接合する面の外周の近傍に設けられる半田バンプを外径
が５０μｍ以下のほぼ円形の形状とし、光半導体素子の
活性層に沿って帯状に設けられた半田バンプの幅を５０
μｍ以上９０μｍ以下とすることにより、光半導体素子
の基板に平行な面内で活性層に垂直な方向の実装精度を
１μｍ以下にし、かつ十分な放熱性を確保することがで
きる。

【００２８】上述の実施例では、光半導体素子として、
半導体レーザダイオードを用いたフリップチップ実装構
造を示したが、本発明の光半導体素子のフリップチップ
実装構造は端面発光型発光ダイオードや面発光型半導体
レーザダイオードにも適用することができる。

【図面の簡単な説明】

【図１】本発明の光半導体素子のフリップチップ実装構
造の第１の実施例を示す斜視図。

【図２】本発明の光半導体素子のフリップチップ実装構
造の第２の実施例を示す斜視図。

【図３】接合パッド径と水平方向（基板面に平行な方
向）の位置決め精度。

【図４】放熱用帯状半田バンプ幅と基板面に平行な面内
での活性層に垂直な方向の位置決め精度との関係を示す
グラフ。

【図５】放熱用帯状半田バンプ幅と光半導体素子の温度
との関係を示すグラフ。

【図６】従来の光半導体素子のフリップチップ実装構造
における実装工程を示す図。

【符号の説明】

１光半導体素子２活性層３位置決め用半田バンプ４放熱用半田バンプ５基板６ＳｉＯ₂膜７第１のパッド８第２のパッド９パッド１０パッド１１半導体レーザダイオード１２活性層１３位置決め用半田バンプ１４放熱用帯状半田バンプ１５基板１６ＳｉＯ₂膜１７第１のパッド１８帯状パッド１９パッド２０帯状パッド２１光導波路２２コア

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐々木純一東京都港区芝五丁目７番１号日本電気株式会社内

Claims

【特許請求の範囲】

【請求項１】光半導体素子が基板に形成されたパッド
に接合された半田バンプを介して前記基板に実装された
フリップチップ実装構造において、前記半田バンプは、前記光半導体素子の前記基板と接合
する面の外周の近傍に設けられた第１のパッドに接合す
る第１の半田バンプと、前記光半導体素子の前記基板と接合する面の中央に設け
られた第２のパッドに接合する第２の半田バンプからな
ることを特徴とする光半導体のフリップチップ実装構
造。
【請求項２】前記第１の前記パッドは、外径が８０μ
ｍ以下のほぼ円形のパッドであり、前記第２のパッドは、前記第１のパッドの外径の１．５
倍以下のほぼ外径の円形のパッドであることを特徴とす
る「請求項１」記載の光半導体素子のフリップチップ実
装構造。
【請求項３】前記第２の半田バンプは、前記光半導体
素子の活性層に沿って設けられた帯状パッドに接合する
帯状の半田バンプであることを特徴とする「請求項１」
記載の光半導体素子のフリップチップ実装構造。
【請求項４】前記第１のパッドは、外径が８０μｍ以
下のほぼ円形のパッドであり、前記帯状パッドは、前記活性層に対して垂直な方向の幅
が５０μｍ以上９０μｍ以下であることを特徴とする
「請求項３」記載の光半導体素子のフリップチップ実装
構造。