JPH03141308A - 受光モジュールおよびその製造方法 - Google Patents

受光モジュールおよびその製造方法

Info

Publication number
JPH03141308A
JPH03141308A JP1182583A JP18258389A JPH03141308A JP H03141308 A JPH03141308 A JP H03141308A JP 1182583 A JP1182583 A JP 1182583A JP 18258389 A JP18258389 A JP 18258389A JP H03141308 A JPH03141308 A JP H03141308A
Authority
JP
Japan
Prior art keywords
light receiving
substrate
fiber
receiving element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1182583A
Other languages
English (en)
Inventor
Fumikazu Ohira
文和 大平
Kosuke Katsura
浩輔 桂
Takeshi Hayashi
剛 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1182583A priority Critical patent/JPH03141308A/ja
Publication of JPH03141308A publication Critical patent/JPH03141308A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Optical Communication System (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光を受けて電気信号に変換し、その電気信号
を伝送、増幅等の処理を行い外部へ信号を伝送する、受
光モジュールに関するものである。
（従来の技術） 光を受光して電気信号に変換する受光素子と、その電気
信号を伝送、増幅などする機能を持つ基板とを接続する
モジュール、およびそこに用いるファイバの位置合わせ
方法には、従来、第９図に示すものがあった。
第９図は、最も一般的な受光モジュールを示す図であっ
て、受光素子と基板とを接続するための技術さして、金
ワイヤによりパッド間を接続するワイヤボンディング技
術を用いている。第９図において、１はファイバ、２は
ファイバからの光線、３は受光素子、４は受光素子表面
上の受光部、５ａは受光素子上の端子接続用パッド、６
は信号伝送等を行う基板、７ａは基板６」二の端子接続
用パッド、８．８′は金ワイヤ、９はパッケージ、１０
はパッケージリード、１１はパッケージの蓋、１２は保
持用治具である。
ファイバ１からの光線２が、受光素子３の表面に形成し
た受光部４に入射され、光信号が受光素子３で電気信号
に変換される。この電気信号は、受光素子３のパッド５
ａから、基板６上のパッド７ａに金ワイヤ８で接続され
た経路を通って伝送され、基板６で信号伝送、増幅等の
処理が行われる。そして、その電気信号は別の金ワイヤ
８′を通ってパッケージリード１０に接続される。
第９図に示す受光モジュールにおけるファイバと受光素
子の位置合わせ法は、以下の通りである。
まず、基板６と受光素子３をパンケージ９内に固定し、
ワイヤ８．８′で接続する。パッケージ９」二に蓋１１
を置き、ファイバ１を保持用治具１２に固定した状態で
、蓋１１上を微動させながら、光線２を受光部４へ入射
させ、パッケージリード１０からの出力信号をモニター
しながらファイバの最適位置を見出す。このとき、受光
素子３はパッケージ９上に有機接着剤や金、錫等で固定
するので、精密に位置決めすることは困難であり、ファ
イバを自動的に受光部４に合わせることは不可能であっ
た。
すなわち従来は基板に受光素子を正確に位置合わせでき
なかった。
このため、受光部４に対してファイバを微調整しながら
合わせることが必要であり、このために多大な時間と労
力を費やしていた。さらに、光ファイバ１からの光線２
を受光素子３の表面側から入射させるが、位置合わせ調
整時に、ファイバ１の先端が受光部４に衝突して、受光
素子３の表面やファイバ１の先端を破損する等の問題が
あった。
また、このモジュールでは、細い金ワイヤ８゜８′のイ
ンダクタンスのために電気信号伝送の高速化に制限が生
じること、製作においては、１本ごとの金ワイヤの接続
のために組立工数が多くなることなどの問題があった。
第１０図は、従来の技術の別の例を示したものである。
第９図の例に代わり、受光素子３と基板６の接続法とし
て、受光素子３と基板６のパッド上に金バンプ１３をめ
っき等の方法で形成しておき、各パッド間を加圧・加熱
して接続する金バンプ接続技術を用いている。ファイバ
１からの光線２は、受光素子３の裏面から入射し、受光
素子の中を通過して受光部４に入る。５ｂは受光素子３
上の端子接続用パッド、７ｂは基板６上の端子接続用パ
ッドである。その他は第９図と同様である。
この構造においては、受光素子３と基板６の接続に、ワ
イヤに代わり金バンプを用いるので、この接続部での速
度制限の問題はなくなるという特徴はあるが、下記のよ
うな問題があった。
ファイバの位置合わせに関しては、ファイバ１を受光部
４に入射する場合に、受光素子３の裏面から光線２を入
射させる必要があるが、裏面からの入射のために目視で
きず、ファイバ１と受光部４との位置合わせは極めて困
難であった。このため、受光素子３からの電気信号出力
をモニターしながら保持用治具１２を蓋１１上で微動台
を用いて移動させて、試行錯誤でファイバ１と受光部４
との位置合わせを行っていた。このため、位置合わせに
多大の労力、時間を費やしていた。
また、第１０図に示すモジュールの製作においては、金
バンプ１３のボンディング時に、素子接続部を加圧・加
熱するので、受光素子３およびパッド部５ｂ、　７ｂに
、熱や応力が加わり、素子破壊の原因になることが問題
であった。また、各パッド５ｂ。
７［］の寸法は、数十μｍ程度と小さいので、パッドと
おしの位置合わせ精度が厳しく、その精度が不十分な場
合は接続が不良になること等の問題があった。
さらに、基板６から外部への信号伝送のための接続とし
ては、第９図と同様にワイヤ８′を用いており、この部
分においてインダクタンスのために信号伝送の高速化に
開眼があった。
（発明が解決しようとする課題） 本発明は、ファイバと受光素子との位置合わせに多大の
労力を費やすことがなく、ファイバ先端が受光表面に衝
突して素子表面やファイバを破損することがなく、容易
でかつ信頼性の高い位置合わせ法を実現すること、また
、受光素子と基板の接続を一括して行うことができ、し
かも接続部に加圧力が加わらず素子破壊のおそれのない
素子間接続技術を提供すること、および接続部のインダ
クタンスのために高速化が阻害されることなく高速信号
伝送を行うことができるようにすることを課題とする。
すなわち、受光素子と基板との接続を容易に行うことが
でき、また高速信号伝送が可能なモジュールを実現する
ことを目的とする。
（課題を解決するための手段） 本発明では、受光素子と基板どの接続法として、溶融す
ると表面張力で収縮する性質から、素子と基板のパッド
間の位置がずれていも、元に戻ろうとする力が働き、自
動的に位置がパッドに合うという特徴（セルフアライメ
ント作用）のある、はんだバンプを用いる。
さらに、基板から外部への信号伝送のための端子接続法
としては、はんだバンプ、または金バンプ、またはフィ
ルムキャリアを用いる。
（作　用） 本発明では、受光素子と基板との接続法として、はんだ
バンプを用いることにより、はんだのセルフアライメン
ト作用により受光素子とファイバの位置合わせが容易に
できるようになる。また、接続部に加圧力が加わらず素
子破壊のおそれがなく、ワイヤよりもはるかに短い接続
長で受光素子と基板とを接続できる。
さらに外部への接続法として、接続長が短い、またはイ
ンピーダンス整合のとれた接続子を用いるので、高速信
号伝送が可能になる。
（実施例） 以下、本発明の実施例を図面により詳細に説明する。
実施例１ 第１図は、本発明の実施例で、受光素子とファイバとを
位置合わせする方法の説明図である。
第１図において、５Ｃは受光素子３上のバンド、７Ｃは
基板６上のパッド、１４ははんだハンプである。
この構成では、第１０図の金パップ１３に代わり、受光
素子３と基板６の接続に、はんだバンプ１４を用いる。
また、ここでは第１０図のファイバ保持用治具１２は不
要であり、ファイバ１はパッケージの蓋１１に固定され
ている。また、蓋１１はガラス等の透明体であり、位置
決め用治具として用いる。その一部に合わせマーク１５
がファイバと精度良く位置決めされた所定の位置に形成
されている。合わせマーク１５に対応して基板６上に合
わせマーク１６を形成している。その他は第１０図と同
様である。
このモジコールの製作方法、およびファイバと受光素子
の位置合わせ方法は以下の通りである。
受光素子３へのはんだバンブ形成法は、従来から行われ
ている通常の方法でよい。例えば、下記のような方法が
ある。
受光素子３０表面のパッド５Ｃ上に、Ｔｉ／Ｃｕ／八ｕ
等の下へ金属を形成する。その後、表面にリストン等の
厚膜レジストを塗布し、マスクを介して紫外線を照射し
て露光する。これを現像してパッド５Ｃに対応する部分
を窓開けする。これに、Ｉｎ、　Ｐｂ−３ｎ等のはんだ
材料を蒸着法で付ける。その後、このレジストを有機溶
剤等で剥離し、いわゆるリフトオフ工程で、はんだバン
プ１４を受光素子３の上に形成することができる。
一方、上記受光素子３と接続する基板６よのバラド７Ｃ
にも、上記と同様に、はんだと濡れ性が良く、かつはん
だ食われに耐える下地金属を形成しておく。〔第１図（
Ｉ）〕 次に、これら受光素子３、基板６上のパッド５ｃ。
７Ｃどおしを位置合わせし、フラックスを塗布して加熱
する。これにより、はんだは溶融し、受光素子３と基板
６の間は、はんだバンプ１４を介して高い位置精度で接
続される。〔第１図（■）〕次に、基板６からの信号を
外部へ伝送するためのパッケージ９への接続を行う〔第
１図（■）〕次に、ファイバと受光素子との位置合わせ
を行う。
第２図（１）〜（ｒＶ）は、はんだバンプのセルフアラ
イメント作用による受光素子と基板の精密位置決めの説
明図であって、（１）は、はんだ形成、（ｎ）は概略位
置決め、（Ｉ）は、はんだ溶融、（ｒＶ）は精密位置合
わせ完了を示す。第２図に示すように、はんだバンプ１
４は、溶融すると表面張力で収縮する性質から、受光素
子３と基板６のパッド間の位置がずれていても、元に戻
ろうとする力が働き、自動的に受光素子側のパッド５ｃ
の位置が下地パッド７ｃに合うという特徴（セルフアラ
イメント作用）がある。このセルフアライメント作用に
関しては、位置合わせ精度は１μｍ以内にできる特徴が
あり、受光部４の面積が数十μｍ角であることから充分
な精度で位置合わせが可能である。
ファイバ１の位置合わせ・固定については、ファイバ１
を保持したパッケージの蓋１１には、ファイバ位置に対
して合わせマーク１５を高精度に形成しておき、これと
基板６上のマーク１６とを合わせるよう移動させる。こ
れにより、蓋１１に固定したファイバ１と基板６は高精
度に位置が合い、その結果として、基板６上に、はんだ
バンプ１４で搭載した受光素子３とも高精度に位置決め
ができる。
このときの移動については、はとんど蓋１１をパッケー
ジ９に置くだけで、合わせはできており、後は、マーク
１５とマーク１６を目安に若干量を動かせばよく、単に
目標のマークを合わせるだげで、ファイバ１と受光部４
は位置合わせが完了することになる。その後、蓋１１を
パッケージ９に対してレーザ溶接等の通常の方法で固定
すればよい。従来の例で必要であったような、目安なし
で微動台で微調整しながら最適値を探すといった作業が
不要となる。つまり、平面方向に対して厳しい位置合わ
せの必要がなく、光線２を受光素子３の裏面から受光部
４に、容易に入射させるることができる〔第１図（■）
〕。
なお、この実施例で、受光素子３の厚さは既知であり、
また、はんだバンプ１４の高さも蒸着厚さで数μｍ程度
の精度で制御できる。このとき、高さ方向のファイバの
位置は、士数十μｍ程度の誤差があっても、充分良好な
結合効率が得られることが計算から求まっている。つま
り、ファイバ１の先端と、受光素子３の表面との距離を
所定値に設定して、そこで固定するだけで、高さ方向に
も充分なトレランスで自動的に位置合わせがてきる。
つまり、この方法によるファイバの位置合わせは、受光
素子３の面に平行な方向だけでなく、垂直な方向につい
ても容易である。
実施例２ 第３図は、本発明の他の実施例で、受光素子とファイバ
とを位置合わせする方法の説明図である。
第３図において、２４はファイバ位置決釣用基板でここ
ではＳｉ、　２５は基板２４に形成したファイバ設置用
穴、１４′は基板２４と基板６を接続たるためのはんだ
バンプである。また、蓋１１には合わせマーク１５はな
い。他は第１図と同じである。
ここでは、ファイバ位置決め用治具として３１基板を用
いる。この基板２４には、はんだバンプ１４′用のパッ
ドが形成されている。また、異方性エツチング等により
ファイバ設置用穴２５がファイバを設置する位置に形成
されている。これらのパッド位置、穴位置等はすべてフ
ォ）　ＩＪソグラフィにより１μｍ程度の高い位置精度
で形成できる。
このモジュールの製作方法、およびファイバと受光素子
の位置合わせ方法は以下の通りである。
はんだバンプ１４により受光素子３を基板６ヘボンデイ
ングすることは第１図と同様である。〔第３図（Ｉ）、
　　（ＩＩ）］。
その後、ファイバ位置決め用基板２４を、基板６上に、
はんだバンプ１４′てボンディングする。このとき、実
施例１で述べたと同様にセルフアライメント作用で、基
板２４は基板６の上に高精度に位置決めされる〔第３図
（■）〕。
その結果、ファイバ１を基板２４の穴に入れるだけで、
自動的にファイバ１と受光部４を極めて高精度に容易に
位置決めできる。
このように、この方法によれば、はんだバンプのセルフ
アライメント作用により、ファイバと受光素子の位置合
わせを極めて容易に、かつ高精度に行うことができる。
実施例３ 第３図（■）は、本発明の別の実施例で、ファイバ位置
決め用治具を用いて、実施例１，２と同様な方法により
製作した受光モジュールを示した図である。
この構成によれば、はんだバンプのセルフアライメント
作用により、ファイバと受光素子の位置合わせが極めて
容易になり、また、はんだハングで接続する構成となっ
ているので、電気信号伝送時の高速化の制限がなく、ま
た、接続時の加圧力による素子破壊の問題もない。
実施例４ 第４図は本発明の別の実施例で、レンズを用いて光入射
を行う受光モジュールを示した図である。
第４図において、１７はファイバ１と接続したセルフォ
ックレンズである。その他は第１図（ｒＶ）と同様であ
る。
この構成においては、製作法は実施例１と同様であり、
ファイバに代わってレンズ付きファイバが設置されてい
る。
この構成においては、レンズを通して光を通過させるの
で、光線は集光され、ファイバ先端が先球化されていな
くても受光部４に効率的に入射させることができる。
実施例５ 第５図は本発明の別の実施例で、基板に増幅機能を持つ
アクティブ素子を用いた受光モジュールを示した図であ
る。
第５図において、１８は増幅機能を持つＧａＡｓ素子、
その他は第１図（１’Ｖ）と同様である。
この構成では、第１図（ＩＶ）で示した配線基板６に代
わり、増幅機能を持つＧａＡｓ素子１８を用いることに
より、単に電気信号の伝送の機能だけでなく、増幅の機
能を持ったモジュールを構成することができる。
実施例６ 第６図は本発明の別の実施例で、外部との接続に、はん
だバンプを用いた受光モジュールを示した図である。
第６図において、７ｄは基板６上のパッド、９ｄはパッ
ケージ、９ｄ’　はパンケージの一部を取り外し可能に
した開口部分、１０ｄは外部との接続用パッケージリー
ドで、そのリード上に形成されている配線の特性インピ
ーダンスは５０オームである。１９ｄはパッケージリー
ド上の接続用パッド、２０ははんだバンプ１４と融点の
異なるはんだバンプである。
その他は第１図（ｒＶ）と同様である。
まず、このモジュールの製作方法について述べる。第１
図に示したはんだバンプで一体化したモジュールの製作
に用いたのと同様の方法で、基板６上のパッケージリー
ド接続用パッド７ｄ’上に、下地金属とはんだを形成す
る。このとき用いるはんだバンプ２０の材料の融点とし
ては、受光素子３と基板６を接続するのに用いるはんだ
バンプ１４の材料と異なる融点のものとする。ここでは
、はんだバンプ２０は、はんだバンプ１４の材料（例え
ばＩｎはんだ）よりも、高融点の材料（例えばＰｂ−３
ｎはんだ）とする。
すなわち、基板６」二のパッケージリード接続用パッド
７ｄ’　と、パッケージリード１０ｄの接続用パッド１
９ｄとを、はんだバンプ２０で接続した後、受光素子３
を、はんだバンプ２０よりも低い融点のはんだバンプ１
４を用いて接続する構成である。
その接続順序としては、パッケージ９ｄの底面の一部を
取り外し可能にした開口部分９ｄ’を製作しておき、基
板６をパンケージリード１０ｄ上の接続用パッド１９ｄ
に位置合わせし、はんだバンプ２０で接続する。その後
パッケージの開口部分９ｄ’を取つつける。次に、受光
素子３上の端子接続用パッド５ｄを、基板６上の端子接
続用パッド７ｄに対して位置合わせし、比較的低温なは
んだ１４で接続固定する。
最後に、実施例１で述べた方法でファイバ１を基板６に
対して位置合わせし、固定する。これにより、ファイバ
１からの光線２を受光部４へ入射させることができる。
このようにして製作した一体化モジュールからの信号取
り出し方として、基板６からパッケージ９ｄ等の外部へ
の信号接続端子として、はんだバンプ２０を用いている
。第６図において、パッケージ９ｄのパンケージリード
ｌｏｄ上には、特性インピーダンスが５０Ωの配線が形
成されており、信号の反射等のない信号伝送を可能とし
ている。
以上より、この構成によれば、実施例１〜５で示した特
徴に加えて、パッケージ９ｄへの接続も含めて、モジュ
ール全体として高速信号伝送に適した構造が実現できる
。
実施例７ 第７図は、本発明の別の実施例で、外部との接続に、金
バンプを用いた受光モジュールを示した図である。
第７図において、１９ｅはパッケージリード１０ｅ上に
、また７ｅ’は基板６上、それぞれ形成した接続用（金
バンブ用）パッド、１３′　は金バンプである。その他
は、第６図と同様である。
第７図では、基板６とパッケージリードｆｏｅとの接続
に、パッド上に形成した金バンプ１３′をボンディング
することにより接続しており、パッケージモジュール全
体として高速信号伝送に適した構造が実現できる。
実施例８ 第８図は、本発明の別の実施例で、外部との接続に、フ
ィルムキャリアを用いた受光モジュールを示した図であ
る。
第８図において、７［′は基板６上のパッケージリード
接続用パッド、９ｒはパッケージ、１９Ｆハパツケージ
リード上の接続用パッド、２１はインピーダンス整合し
たフィルムキャリア、２２ハフイルムキヤリア上の接続
用パッド、２３はフィルムキャリア接続用全ハングであ
る。その他は第６図と同様である。
フィルムキャリア２１には、コプレーナ形導波路構造の
配線パターンが形成されており、その特性インピーダン
ス等の線路定数は、配線の幅、間隔等で所定の値（例え
ば特性インピーダンスは５０Ω）に設計・製作されてい
る。
まず、このモジュールの製作方法について述べる。
フィルムキャリア２１を、基板６上のバンド７ｆ’と、
パンケージリード上のパッド１９ｆに、超音波、熱圧着
等の方法で金バンプでボンディングする。
上記の方法で、パッケージ９ｆと基板６を接続した一体
化したモジュールを製作した後、はんだバンプ１４を用
いて受光素子３を基板６にボンディングする。
次に、実施例１で述べた方法で、ファイバ１と基板６と
を位置合わせする。これによりファイバ１からの光線２
を受光部４に入射させ得る。
この構成では、製作した一体化モジュールからの信号の
取り出し方として、電気信号の反射等のない接続形態で
行うために、基板６からパッケージ９ｆ等の外部への信
号接続端子としてフィルムキャリア２１を用いている。
これにより、実施例１〜５で示した特徴に加えて、信号
伝送上の反射等の問題はなく、モジュール全体として高
速信号伝送に適した構造が実現できる。
なお上記構成では、フィルムキャリアの端子部に金等の
バンプを形成してボンティングパッドとする例を示した
が、パッド部の材料については、通常の例えばＳｎはん
だ等を用いてもよいことは明らかである。
なお上記のすべての実施例では、ファイバ１が１本の入
射系で説明したが、２本以上の複数のファイバでも同様
な構成が可能であることは明らかである。
また、上記のすべての実施例では、１受光素子の実装形
態について説明したが、複数の受光素子の実装を行う場
合には、多数素子の組立精度、括糾立の容易性等の点で
、はんだバンプを用いた実装の効果は一層顕著になる。
（発明の効果） 以、４二説明したように、本発明では、受光素子と基板
の接続法として、はんだバンプを用いることにより、は
んだのセルフアライメント作用により受光素子とファイ
バの位置合わせが容５にできるようになる。また、受光
素子表面にファイバが衝突するおそれもないので１、素
子を破壊することもない。
また接続部に加圧力が加わらず素子破壊のおそれがなく
、ワイヤよりもはるかに短い接続長でインダクタンスに
起因する速度制限の問題がない接続法を提供できる。
さらに外部への接続法として、接続長が短いまたはイン
ピーダンス整合のとれた接続子を用いるので、高速信号
伝送が可能になる。
このように、本発明により、従来にない高速信号伝送が
可能で、かつ接続信頼性の高い受光モジュールを提供で
きる。
【図面の簡単な説明】
第１図（Ｉ）、　　（ＩＩ）、　　（ＩＩＩ）は本発明
の実施例で、受光素子とファイバとを位置合わせする方
法の説明図、 第１図（ｒＶ）は本発明の実施例で、上記方法により受
光素子とファイバの位置合わせを行い、ファイバからの
光を受光素子に入射し信号伝送を行う受光モジュールを
示した図、 第２図（Ｉ）、　　（ＩＩ）、　　（Ｉ）、　　（ｒＶ
）は、はんだバンプのセルフアライメント作用による受
光素子と基板の精密位置決めの説明図、 第３図（１）、　　（ｎ）、　　（ＩＩＩ）は本発明の
他の実施例で、受光素子とファイバとを位置合わせする
方法の説明図、 第３図（ＩＶ）はファイバ位置決め用治具を、配線基板
に、はんだハンプでボンディングし、ファイバからの光
を受光素子に入射し信号伝送を行う受光モジュールを示
した図、 第４図は本発明の別の実施例で、レンズを用いて光入射
を行う受光モジュールを示した図、第５図は本発明の別
の実施例で、基板に増幅機能を持つアクティブ素子を用
いた受光モジュールを示した図、 第６図は本発明の別の実施例で、外部との接続に、はん
だバンプを用いた受光モジュールを示した図、 第７図は本発明の別の実施例で、外部との接続に、金バ
ンプを用いた受光モジュールを示した図、第８図は本発
明の別の実施例で、外部との接続に、フィルムキャリア
を用いた受光モジュールを示した図、 第９図は従来の金ワイヤを用いて受光素子と基板とを接
続した受光モジュールを示した図、第１０図は従来の金
バンプを用いて受光素子と基板とを接続した受光モジュ
ールを示した図である。 １・・・光ファイバ ２・・・光線 ３・・・受光素子 ４・・受光部 ５ａ、　５ｂ、　５ｃ、　５ｄ、　５ｅ、　５ｆ−・・
受光素子上の端子接続用パッド ６・・・基板 ７ａ、　７ｂ、　７ｃ、　７ｄ、　７ｅ、　７ｆ・・・
基板上の端子接続用パッド ７ｄ’　、　７ｅ’　、　７ｆ’・・・基板上のパッケ
ージリード接続用パッド ８．８′・・・金ワイヤ ９、　９ｄ、　９ｅ、　９ｆ　・−パッケージ９ｄ’　
、　９ｅ’・・・パッケージの開口部分１０、１０ｄ、
　１０ｅ、　１０ｆ　−＝パッケージリード１１・・・
パッケージの蓋 １２・・・保持用治具 １３、１３’・・・金バンプ １４、１４’・・・はんだバンプ １５・・・蓋上の合わせマーク １６・・・基板上の合わせマーク １７・・・セルフォックレンズ １８−ＧａＡｓ素子 １９ｄ、　１９ｅ、　１９ｆ・・・パッケージリード上
の接続用バラド ２０・・・はんだバンプ ２１・・・フィルムキャリア ２２・・・フィルムキャリア上の接続用パラ２３・・・
フィルムキャリア接続用全バンブ２４・・・ファイバ位
置決め用基板 ２５・・・ファイバ設置用穴 ド

Claims (1)

  1. 【特許請求の範囲】 １、光を受けて電気信号に変換する少なくとも１個以上
    の受光素子を基板上に搭載して該電気信号の伝送を行う
    モジュールの製造方法において、まず、はんだバンプを
    用いて該基板上に該受光素子の端子接続を行い、次に、
    ファイバと高精度な位置関係を持つファイバ位置決め用
    治具と該基板とを位置合わせて配置し、その後に、該受
    光素子の受光部の背面から該ファイバにより光を該受光
    部に入射できるようにしてファイバ位置合わせを行うこ
    とにより、受光モジュールを製造することを特徴とする
    受光モジュールの製造方法。 ２、光を受けて電気信号に変換する少なくとも１個以上
    の受光素子を基板上に搭載して該電気信号の伝送を行う
    モジュールにおいて、はんだバンプを用いて該基板上に
    端子接続した該受光素子と、該基板と精密に位置合わせ
    して配置した、ファイバと高精度な位置関係を持つファ
    イバ位置決め用治具と、該受光素子の受光部の背面から
    光を該受光部に入射するように配置した該ファイバとを
    有することを特徴とする受光モジュール。 ３、特許請求の範囲第２項記載の受光モジュールにおい
    て、該基板から外部への信号伝送用に、該基板と外部端
    子との間を接続する前記はんだバンプの材料と融点の異
    なるはんだバンプまたは金バンプを有することを特徴と
    する受光モジュール。 ４、特許請求の範囲第２項記載の受光モジュールにおい
    て、該基板から外部への信号伝送用に、該基板と外部端
    子との間を接続するインピーダンス整合をさせたフィル
    ムキャリアを有することを特徴とする受光モジュール。
JP1182583A 1989-07-17 1989-07-17 受光モジュールおよびその製造方法 Pending JPH03141308A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1182583A JPH03141308A (ja) 1989-07-17 1989-07-17 受光モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1182583A JPH03141308A (ja) 1989-07-17 1989-07-17 受光モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH03141308A true JPH03141308A (ja) 1991-06-17

Family

ID=16120823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182583A Pending JPH03141308A (ja) 1989-07-17 1989-07-17 受光モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH03141308A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550750U (ja) * 1991-12-04 1993-07-02 ソニー株式会社 赤外線受光装置
JPH06208037A (ja) * 1992-11-30 1994-07-26 American Teleph & Telegr Co <Att> 光学パッケージ
JPH0772352A (ja) * 1993-09-02 1995-03-17 Nec Corp 光半導体素子のフリップチップ実装構造
JP2001015794A (ja) * 1999-06-18 2001-01-19 Agilent Technol Inc 光導電リレー、組立体および光導電リレーの組立方法
JP2002228886A (ja) * 2001-01-31 2002-08-14 Kansai Tlo Kk セルフアライメント構造
WO2009001461A1 (ja) * 2007-06-28 2008-12-31 Fujitsu Limited 光サブアセンブリの製造方法、光サブアセンブリ、光インタコネクト用デバイス、ｗｄｍ発振器および受信回路
JP2010283380A (ja) * 2003-10-01 2010-12-16 Optopac Inc 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
JP2011128290A (ja) * 2009-12-16 2011-06-30 Hitachi High-Technologies Corp 光源装置、及びそれを用いたバックライト、露光装置及び露光方法
JP2011258981A (ja) * 2011-08-29 2011-12-22 Panasonic Electric Works Co Ltd セルフアライメント構造及びセルフアライメント方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113978A (ja) * 1983-11-25 1985-06-20 Sumitomo Electric Ind Ltd 光素子
JPS61284709A (ja) * 1985-06-11 1986-12-15 Hitachi Cable Ltd 光結合部のパツケ−ジ方法
JPS6450005A (en) * 1987-08-21 1989-02-27 Fujitsu Ltd Optical coupling structure for optical fiber and photodetector
JPH01140104A (ja) * 1987-08-19 1989-06-01 Plessey Overseas Plc フアイバ・アレイの整合法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113978A (ja) * 1983-11-25 1985-06-20 Sumitomo Electric Ind Ltd 光素子
JPS61284709A (ja) * 1985-06-11 1986-12-15 Hitachi Cable Ltd 光結合部のパツケ−ジ方法
JPH01140104A (ja) * 1987-08-19 1989-06-01 Plessey Overseas Plc フアイバ・アレイの整合法
JPS6450005A (en) * 1987-08-21 1989-02-27 Fujitsu Ltd Optical coupling structure for optical fiber and photodetector

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550750U (ja) * 1991-12-04 1993-07-02 ソニー株式会社 赤外線受光装置
JPH06208037A (ja) * 1992-11-30 1994-07-26 American Teleph & Telegr Co <Att> 光学パッケージ
JPH0772352A (ja) * 1993-09-02 1995-03-17 Nec Corp 光半導体素子のフリップチップ実装構造
JP2001015794A (ja) * 1999-06-18 2001-01-19 Agilent Technol Inc 光導電リレー、組立体および光導電リレーの組立方法
JP2002228886A (ja) * 2001-01-31 2002-08-14 Kansai Tlo Kk セルフアライメント構造
JP2010283380A (ja) * 2003-10-01 2010-12-16 Optopac Inc 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
WO2009001461A1 (ja) * 2007-06-28 2008-12-31 Fujitsu Limited 光サブアセンブリの製造方法、光サブアセンブリ、光インタコネクト用デバイス、ｗｄｍ発振器および受信回路
US8162547B2 (en) 2007-06-28 2012-04-24 Fujitsu Limited Optical subassembly manufacturing method
JP4985772B2 (ja) * 2007-06-28 2012-07-25 富士通株式会社 光サブアセンブリの製造方法および光サブアセンブリ
JP2011128290A (ja) * 2009-12-16 2011-06-30 Hitachi High-Technologies Corp 光源装置、及びそれを用いたバックライト、露光装置及び露光方法
JP2011258981A (ja) * 2011-08-29 2011-12-22 Panasonic Electric Works Co Ltd セルフアライメント構造及びセルフアライメント方法

Similar Documents

Publication Publication Date Title
US5249245A (en) Optoelectroinc mount including flexible substrate and method for making same
US7703993B1 (en) Wafer level optoelectronic package with fiber side insertion
US5854867A (en) Optical module having lenses aligned on lens-positioning V-groove and fabrication method thereof
US6798955B2 (en) Alignment apertures in an optically transparent substrate
US5257336A (en) Optical subassembly with passive optical alignment
US5446814A (en) Molded reflective optical waveguide
US5793914A (en) Optical module &amp; method for manufacturing the same
US7684660B2 (en) Methods and apparatus to mount a waveguide to a substrate
US5627931A (en) Optoelectronic transducer
US5276754A (en) Optoelectronic mount and method for making
US5502785A (en) Integrated optical transceiver chip
JPH01255810A (ja) 光電子デバイスとこれに結合された光導波管より成る素子の製造方法
JPH09138325A (ja) 光ファイバ実装構造とその製造方法
US6151173A (en) Assembly of optical components optically aligned and method for making this assembly
US5275970A (en) Method of forming bonding bumps by punching a metal ribbon
US20050056851A1 (en) Optoelectronic component and optoelectronic arrangement with an optoelectronic component
US6062741A (en) Light-receptive module and a method for manufacturing the same
JP2003215371A (ja) 光モジュール及び光モジュールの実装方法
US7708475B2 (en) Electro-optical assembly and method for making an electro-optical assembly
US6715934B2 (en) Receptacle type optical module and production method therefor
JPH03141308A (ja) 受光モジュールおよびその製造方法
JP4643891B2 (ja) パラレル光学系接続装置用の位置決め方法
Ambrosy et al. Silicon motherboards for multichannel optical modules
US20040036135A1 (en) Optic semiconductor module and manufacturing method
JPH10170769A (ja) 光素子の実装方法