JP2001015794A - 光導電リレー、組立体および光導電リレーの組立方法 - Google Patents

光導電リレー、組立体および光導電リレーの組立方法

Info

Publication number
JP2001015794A
JP2001015794A JP11172748A JP17274899A JP2001015794A JP 2001015794 A JP2001015794 A JP 2001015794A JP 11172748 A JP11172748 A JP 11172748A JP 17274899 A JP17274899 A JP 17274899A JP 2001015794 A JP2001015794 A JP 2001015794A
Authority
JP
Japan
Prior art keywords
photoconductive
light emitting
light
light receiving
receiving surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11172748A
Other languages
English (en)
Other versions
JP4582834B2 (ja
Inventor
Takeshi Kondo
雄 近藤
Yasuhisa Kaneko
泰久 金子
Tsutomu Takenaka
勉 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP17274899A priority Critical patent/JP4582834B2/ja
Priority to EP00305059A priority patent/EP1061588B1/en
Priority to DE2000628131 priority patent/DE60028131T2/de
Priority claimed from US09/595,771 external-priority patent/US6407401B1/en
Publication of JP2001015794A publication Critical patent/JP2001015794A/ja
Priority to US10/122,065 priority patent/US6586269B2/en
Application granted granted Critical
Publication of JP4582834B2 publication Critical patent/JP4582834B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Switches Operated By Changes In Physical Conditions (AREA)

Abstract

(57)【要約】 【課題】小型、高周波、高性能光導電リレーの提供。 【解決手段】本発明の光導電リレー（１００）は、半導
体発光素子（１０１）と、該発光素子の発光面から発生
する駆動光を受光する受光面を備えた光導電スイッチ素
子（１０２）と、前記発光面と前記受光面とを対向させ
て固定接続するための導電柱（１０３）を３本以上備
え、前記発光面と受光面との距離を１００μｍ以下にし
ている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概して半導体発光素子と
半導体受光素子からなる光導電リレーの構造に関し、特
にマイクロ波への応用における小型化、高性能化、低製
造コスト化に関する。
【０００２】
【従来の技術】所定の間隙を有する電極を備えた光導電
素子に光を照射してスイッチ動作を行わせる光導電スイ
ッチがある。光導電素子はGaAsやInPに代表されるIII-V
族系半導体からなる半絶縁性半導体である。光導電素子
をレーザや発光ダイオード（以下ＬＥＤと称する）等の
発光素子と組み合わせた小型、超高速光導電リレー素子
に期待が持たれている。
【０００３】特開平６−１８５５４号公報には、図１に
示すように、このような光導電スイッチを用いた高周波
信号測定用のプローブ装置５０が開示されている。半導
体レーザのような光源２０により生成される輻射パルス
は、例えば、光ファイバー２１及びコリメータ・レンズ
２２から成る光学システムを経由して基板１４上の配線
１３を中継する光導電スイッチ１６に伝送されている。
光導電スイッチ１６により配線１３上を流れる信号電流
が導通・遮断される。また、同公報には、もし半導体レ
ーザが光源として使われ、光導電素子の近くに基板と直
接接触してそれを配置することができるならば、大袈裟
な伝送システムは省略されるであろうことが述べられて
いる。さらにまた、同公報には、光ファイバーのコアの
端面に被着された透明電極と測定用チップで光導電素子
を挟持する構成も開示されている。
【０００４】
【発明が解決しようとする課題】上記のように、光源を
基板に直接接続して小型化することが望まれる。高速ス
イッチの受光面積は小さく、また短絡時の端子間抵抗を
下げるため、その受光面積になるべく多くの光を集光さ
せることが望まれる。そのため光源とスイッチの受光領
域との距離を短くかつ正確に位置あわせしなければなら
ない。小型化するにつれ、位置あわせの精度への要求も
高くなるが、製造工程が簡単で、調整時間やコストがか
からず、不良率も低いことが望まれる。スイッチの開放
時の端子間容量（オフ容量）を少なくするためにはスイ
ッチ周囲の誘電率は低いことが望まれる。また、リレー
の駆動信号がスイッチの接続される回路に漏れないこと
が望ましい。さらに、発光素子の駆動電力による温度上
昇に対しても機械的、電気的安定性が確保されることが
望ましい。また、新しい発光素子や光導電素子に適応し
てそれらを採用できることが望ましい。
【０００５】
【課題を解決するための手段】上記の課題を解決或いは
問題の解消に役立つ本発明の光導電リレーは半導体発光
素子と光導電スイッチ素子とをフリップチップボンディ
ング方式により導電柱を設けて接続している。素子間の
位置あわせは、溶融バンプの表面張力による自己整合に
よっている。また、受光素子と発光素子との熱膨張係数
を合わせることにより、バンプ接続部の熱応力の発生を
軽減している。
【０００６】上記課題を達成するため、本発明の光導電
リレーは、半導体発光素子と、該発光素子の発光面から
発生する駆動光を受光する受光面を備えた光導電スイッ
チ素子と、前記発光面と前記受光面とを対向させて固定
接続するための導電柱を３本以上備え、前記発光面と受
光面との距離を１００μｍ以下にした構成である。上記
導電柱にはすず、鉛、銀、金、インジウム、アンチモ
ン、ビスマスのうちのいずれか１つを含む合金が用い得
る。すずやインジウムは単体で用いることもできる。
【０００７】さらに、導電柱が前記発光素子を駆動する
ための駆動電流を供給するように、例えば光導電スイッ
チ素子側から駆動電流を供給しても良い。また、逆に、
導電柱が前記光導電スイッチ素子へ信号電流を供給する
ように、例えば発光素子側から信号電流を導入・導出し
てもよい。半導体発光素子としてはLED素子もしくは面
発光型レーザー素子が好適である。LED素子は廉価であ
るが、入力できるパワーに限界があり、スイッチ素子の
導通時の抵抗であるON抵抗が比較的高くなります。一
方、レーザー素子は高価だが、高いパワーを入力できる
ので、ON抵抗を下げられるというメリットがあります。
また、LED素子からの放射光は比較的広帯域であり、一
方、レーザー素子からの放射光は狭帯域であるので、LE
D素子の光導電スイッチの光波長特性に対する適応度が
大きい。すなわち、光導電スイッチ素子の種類と光導電
リレーの用途によって使い分けることが可能です。
【０００８】光導電スイッチ素子として、第１、第２、
第３の層を順次積層してなる３層構造を有し、第２の層
は一のエネルギーバンド幅を有する材料から成りるとと
もに第１、第３の層は該一のエネルギー・バンド幅より
広いエネルギー・バンド幅を有する材料から成り、第２
の層は前記駆動光の照射により抵抗の低下を生じる高性
能素子が好適である。この高性能素子は本発明の発明者
等により発明されたものである。
【０００９】半導体発光素子の駆動電流の方向と前記光
導電スイッチ素子を流れる信号電流の方向とが前記受光
面の近傍で略直交しているように配置すれば、駆動電流
の影響が信号電流に及ぶことを緩和できる。発光面と受
光面とが対向する空間は透明な樹脂を充填することによ
り補強を図ることもできるが、真空、不活性気体、空気
等の絶縁性気体が実質的に充満しているようにすれば、
光導電スイッチの浮遊容量を少なくすることができる。
また、例えば図８に示すように、一つの基板に本発明の
光導電リレーを複数集積して、多チャンネルの信号収録
装置のサンプリングを行うサンプリング・ヘッドを構成
することができる。あるいは、多重化スイッチと本発明
の光伝導リレーを用いることもできる。
【００１０】本発明の光伝導リレーを組立てるばあい
は、受光面のそれぞれに導電パッドを設け、発光面と受
光面とを対向位置決めして、対向する前記導電パドの間
に導電塊を挟持させる。つぎに、導電塊を溶融させ、溶
融した該導電塊により前記発光面と前記受光面の一方を
他方に対して偏移させ、溶融した導電塊を凝固させて導
電柱とすることで発光面と受光面とを固定接続する。固
定接続された前記発光面と前記受光面との間隙が１００
μｍ以下であるのが好ましい。溶融した該導電塊により
前記発光面と前記受光面の一方を他方に対して偏移させ
るばあいに、発光面と受光面とが水平面に平行で、上方
に位置する面が固定支持されているようにもできるし、
下方に位置する面を固定支持するようににもできる。
【００１１】
【発明の実施の形態】発光素子と受光素子を組み合わせ
た光導電リレーでは、発光素子からの光をできるだけ損
失なく受光素子即ち受光スイッチ素子に入力させること
が重要である。そのため両素子の光学中心を一致させ、
両素子間の距離を短く保つことが必要である。発光素子
はレンズなどの光学部品を用いない限り、広がりを持っ
た照射パターンを有している。したがって、発光中心の
位置が一致しないと照射パターンが受光素子の受光すべ
き領域である受光領域から外れる光があり、そのような
光はスイッチの短絡抵抗を低下させる効果を有しない。
また、光の強度も発光点からの距離の２乗に反比例する
ため、発光素子と受光素子の距離が近い方がより高密度
に高エネルギーの光を照射することができる。本発明の
光導電リレーでは、小型化、組立や調整の容易さを考え
レンズや光ファイバの利用を極力避けるものである。
【００１２】図２に本発明の一実施例のリレー１００の
封じエポキシ樹脂１２０を一部剥離して示す正面図を示
し、図３はエポキシ樹脂１２０を全部剥離して示す図２
の一部の拡大図である。発光面から発光するLEDや面発
光型レーザーである光源１０６を有する半導体発光素子
１０１の駆動電極でもある導電パッド即ち接続パッド１
０８−１と１０８−２は、光導電スイッチ１０７を備え
た光導電スイッチ素子１０２上の接続パッド１０９−１
と１０９−２に導電柱またはバンプ１０３−１と１０３
−２を介して取り付けられている。光導電スイッチ素子
１０２上には接続パッド１０９−１と１０９−２に結合
された、或いは光導電スイッチ１０７の電極に光導電ス
イッチ素子１０２上のメタル１１４（複数のメタル１１
４−１、−２、−３、・・・の総称）により結合された
ボンディングパッド１１０−１と１１０−２が設けられ
ている。光導電スイッチ素子１０２は導電性ペースト
(図示せず)により金属製リードフレーム１０４に固定さ
れ、前記ボンディングパッド１１０−１及び１１０−２
とリードフレーム１０４上のリード１１２−１及び１１
２−２との電気的接続はボンディングワイヤ１０５−１
及び１０５−２とによりなされている。
【００１３】本明細書において接続パッド１０８−１と
１０８−２等を総称して接続パッド１０８と呼称し、接
続パッド１０９−１と１０９−２等を総称して接続パッ
ド１０９と呼称し、バンプ１０３−１と１０３−２等を
総称してバンプ１０３、或いは導電柱１０３と呼称し、
ボンディングパッド１１０−１と１１０−２等を総称し
てボンディングパッド１１０と呼称し、リード１１２−
１及び１１２−２等を総称してリード１１２と呼称する
こととする。
【００１４】この実施例では発光素子１０１と光導電ス
イッチ素子１０２全体をエポキシ樹脂１２０によりモー
ルドしている。発光素子１０１の光を放射する発光領域
１０６と光導電スイッチ１０７の間の空間の全部或いは
一部間を除いてエポキシ樹脂１２０を充填モールドすれ
ば、光導電スイッチ近傍に置かれる誘電率の大きい材料
が減少し、光導電スイッチ素子の開放容量を減らせるの
で好ましい。樹脂モールドせずに、セラミックパッケー
ジ内に収納してもよい。従来例に比較すると全体を小さ
く、電気配線を短くでき、高周波の信号を扱えることが
わかる。
【００１５】図３を参照してさらに説明すると、接続パ
ッド１０８や１０９は錫鉛合金に塗れ易い、例えばニッ
ケルと金の多層構造が選ばれる。バンプ１０３は錫鉛合
金からなり、接続パッド１０８や１０９を機械的、電気
的に接続する。発光素子からの光が効率よく光導電スイ
ッチを駆動するためには相対する発光面と受光面の距離
が１００μｍ以下であることが望ましく、本実施例のバ
ンプの高さは約３０μｍ、直径は約５０μｍである。ま
た、これら互いに略平行な両面間の距離はバンプの高さ
を調節することによって、駆動効率を上げるため必要に
応じて１０μｍか、あるいはそれ以下にすることも可能
であることが判明した。また、後述する自己整合効果に
よって、光源１０６の発光面と、光導電スイッチ１０７
の受光面の面内での相対位置を正確に合わせることがで
きる。
【００１６】図４は、本発明の一実施例の光導電スイッ
チ素子１０２の平面図である。ボンディングパッド１１
０−１と１１０−３のそれぞれから、メタル１１４−
１、１１４−３のそれぞれが光導電スイッチ１０７の電
極まで伸びている。光導電スイッチ１０７の開閉に応じ
てボンディングパッド１１０−１と１１０−３間の電気
接続が断続する。ボンディングパッド１１０−２と１１
０−４のそれぞれから、メタル１１４−２、１１４−４
のそれぞれが接続パッド１０９−２，１０９−４にそれ
ぞれ伸びている。ボンディングパッド１１０−２と１１
０−４間に電流を流すことにより、光導電リレー組立後
の半導体発光素子１０１をバンプ１０３を介して駆動し
て発光させる。光源６を流れる電流を点線１１５で示
す。
【００１７】この実施例ではボンディングパッド１１０
−１と１１０−３の間のメタル１１４−１と１１４−３
とは好ましくは略直線的に延伸し、メタル１１４−２と
１１４−４および半導体発光素子１０１の光源１０６を
流れる駆動電流も略直線的であり前記延伸方向と直交さ
せることが望ましい。接続パッド１０９−１は実質的な
電気的作用を持たず、両素子１０２，１０１の位置決め
をおこなうためのものである。位置決め精度の統計的効
果による精密化や光導電スイッチ周囲のシールド、素子
１０１上の他の電気素子との通信のため等の目的でさら
に多くの接続パッドを設けることもできる。
【００１８】図５には本発明の別の実施例におけるの光
導電スイッチ素子５０２の平面図である。光導電スイッ
チ素子５０２は光導電スイッチ素子１０２と実質的に同
様の構成であるが、メタル５１４の配置がメタル１１４
の配置と異なり、光導電スイッチを通る信号電流と光源
１０６の駆動電流の伝送路の向きが異なる。ボンディン
グパッド５１０−３と５１０−４のそれぞれから、メタ
ル５１４−３、５１４−４のそれぞれが光導電スイッチ
５０７の電極まで伸びている。光導電スイッチ５０７の
開閉に応じてボンディングパッド５１０−３と５１０−
４間の電気接続が断続する。ボンディングパッド５１０
−１と５１０−２のそれぞれから、メタル５１４−１、
５１４−２のそれぞれが接続パッド５０９−１，５０９
−２にそれぞれ伸びている。ボンディングパッド５１０
−１と５１０−２間に電流を流すことにより、光導電リ
レー組立後の光源１０６をバンプ１０３を介して駆動し
て発光させる。発光素子１０１の光源１０６を流れる電
流を点線５１５で示す。
【００１９】この実施例ではメタル５１４−４と５１４
−３とは好ましくは略直交して延伸する。ボンディング
パッド５１０−１からメタル５１４−１、接続パッド５
０９−１を介して光源１０６に至る駆動電流通路は略直
線的であり、ボンディングパッド５１０−２からメタル
５１４−２、接続パッド５０９−２を介して光源１０６
に至る駆動電流通路も略直線的であり、両通路は略直交
するのが望ましい。また、メタル５１４−１とメタル５
１４−４とはそれらの延伸方向が直交するようにするこ
とが望ましい。この素子構成では、リレーの駆動用ボン
ディングパッドと信号電流取り出し用ボンディングパッ
ドがそれぞれの辺にまとめられるので、実装上好都合な
場合がある。接続パッド５０９−３は実質的な電気的作
用を持たず、両素子５０２，１０１の位置決めをおこな
うためのものである。位置決め精度の統計的効果による
精密化や光導電スイッチ周囲のシールド、素子１０１上
の他の電気素子との通信のため等の目的でさらに多くの
接続パッドを設けることもできる。
【００２０】上述の実施例において光源１０６の駆動を
平衡駆動とすることにより、光源１０６の駆動電流が光
導電スイッチ１０７、５０７を通る信号電流に及ぼす影
響を小さくできる。
【００２１】本発明の光導電リレー１００を組立てる場
合、半導体発光素子１０１と光導電スイッチ素子１０
２、５０２とを正確に位置決めして結合することが必要
である。図６を参照して説明する結合方法は、光導電ス
イッチ素子１０２、５０２上に半導体発光素子１０１を
フリップチップ・ボンディングにより結合するものであ
る。もちろん、光導電スイッチ素子１０２、５０２を半
導体発光素子１０１上にフリップチップ・ボンディング
して結合する構成をとることもできる。この構成では、
発光素子１０１の発生する熱を放熱するのが容易になる
場合がある。
【００２２】図６の(a)に示すように面発光型レーザー
素子１０１上の接続パッド１０８には、予めバンプ１０
３a（１０３−１a、１０３−２a、・・・の総称）が形
成されており、これを光導電スイッチ素子１０２の上に
設置する。この設置は市販のフリップチップボンダを用
いて行っても良いが、後述するように正確な位置あわせ
を必ずしも要としないので、市販のチップ部品の自動マ
ウンターや、目視で位置合せを行う簡易手動マウンター
でも可能である。この際、一点鎖線で示された両者の光
学中心は必ずしも正確に一致させる必要はない。実用的
にはバンプ１０３aが、光導電スイッチ素子１０２上の
接続パッド１０９から外れない程度の精度があれば良
い。また、この際必要に応じてフラックスなどの界面活
性剤を接続パッド１０９上に印刷により塗布するか、あ
るいはあらかじめバンプ１０３a上に転写により塗布こ
とによって良好な接続が得られる。予め塗布や印刷など
で付着した界面活性剤は光導電スイッチ素子１０２上と
接続パッド１０９とを軽く接着する作用も持ちあわせて
いるので、次の加熱工程までに両素子間に位置ずれが生
じるのを防いでいる。
【００２３】両素子を１０１，１０２を上下方向で重ね
たものをステージ上に載置し加熱装置に搬送する。加熱
はステージを通じて下の素子チップを加熱するか、ある
いは装置内雰囲気全体を加熱する。ベルトコンベアーの
ついた雰囲気炉を用いるのが好適である。バンプ１０３
aの融点以上、錫鉛合金場合は例えば220度程度、に加熱
するとバンプ１０３aが溶融し図６の（ｂ）に示すよう
に溶融バンプ１０３bの状態に成る。溶融した錫鉛合金
のバンプ１０３bは接続パッド１０８，１０９のみに濡
れる。この時、その各バンプ１０３bの表面張力によっ
て各バンプ１０３bは最も安定する形状すなわち球に近
い形状になろうとするため、両素子１０１，１０２は接
続パッド１０８と１０９とが相対する位置になるように
自然に移動する。即ち自己整列効果を生ずる。したがっ
て、接続パッドをフォトリソグラフィ等の方法により正
確に位置決め設計しておけば、例えば、最も単純には面
発光型レーザー素子１０１上の接続パッド１０８を光導
電スイッチ素子１０２上の接続パッド１０９を鏡面対称
の位置に設計しておけば、両素子の温度を降下させて温
図６の(c)に示したように光学中心が一致するように接
続パッドを凝固させて接続パッド１０３とすることがで
きる。なお、加熱時間は加熱方法やチップの熱容量によ
って異なるが、30秒から長くとも数分である。例えば、
ベルトコンベアー付きの雰囲気炉を用いた場合には入り
口から徐々に昇温し、ある場所で最高温度となり、また
出口に向かって降温するので、最高温度に保持される時
間はほんの数秒ということもある。
【００２４】図７には自己整合（セルフアライメント）
効果を測定した実験結果を示す。3mm角のシリコンチッ
プを４つの同一形状バンプを用いてガラス基板上に結合
する実験を行った。周知の金とニッケルの多層接続パッ
ドの大きさとすず鉛共晶半田バンプの大きさを変えて結
合を行い、結合後に合致すべき中心位置の相互ずれを顕
微鏡を用いて測定した。これによると、バンプ１０３a
の直径が小さいほど中心位置の相互ずれ即ち誤差も小さ
くなることがわかる。この例では直径３０μmのバンプ
を用いると接合位置の設計値に対する誤差が０．５μm
以下になる。この実験結果は、本発明の実施において有
効に利用できよう。バンプの配置方法や個数の増加によ
ってさらに接合位置の設計値に対する誤差を小さくする
ことも可能である。
【００２５】上記した本発明の実施例の説明では、バン
プの数は３であるが、バンプにより平面を画定するため
に必要な個数である。バンプの個数を増加すれば、両素
子の位置あわせ精度が向上するが、小さな径のバンプは
製造ならびに取り扱いが困難となるので、最終的に光導
電リレーのコストが上昇する。したがって、バンプの径
は両素子間の距離にたいする要求を満足する程度で良
い。また、金属バンプは熱伝導率が高く、その素子面に
おける配置も比較的自由であるから、発熱部からの放熱
経路をえらんで、温度敏感な回路をさけたり、放熱量を
ますようにすることもできる。これは、熱伝導率の小さ
い樹脂等で結合する場合には得られない本発明の利点の
一つである。
【００２６】光導電スイッチ素子を多数集積した基板に
各光導電スイッチを駆動する半導体発光素子をフリップ
チップ・ボンディングしてリレーの配列を得ることもで
きる。また、半導体発光素子を多数集積した基板に各光
源が駆動するは光導電スイッチ素子をフリップチップ・
ボンディングしてリレーの配列を得ることもできる。上
記のいずれの場合でも、基板上に他の回路を混載するこ
とにより色々な機能を有する集積回路を実現することが
できる。図８は多数の実装素子８１０（実装素子８１０
−１、８１０−２、・・・の総称）を実装集積基板８０
５に実装した光導電リレー組立体８００を模式的に示す
ものである。各実装素子８１０は、例えば、それが発光
素子ならば、実装集積基板８０５に集積された各光導電
スイッチ８０７に対応し、したがってそれらは各光導電
リレーを構成している。実装素子８１０が光導電スイッ
チならば、対応して実装集積基板８０５に集積さるのは
光源である。各光導電リレー間の距離や各光導電リレー
と回路との距離が小さくでき、また、マイクロストリッ
プ・ライン等を使用し、ボンディング・ワイアを不要に
できるので、回路全体としての周波数特性が良くなると
いうメリットが生まれる。一例では２GHz以上の信号電
流を開閉できる。上記のように本発明は光導電リレーを
単体で使うこともできるし、多数を集積して使うことも
できる。単体として樹脂封じしたものは性能は劣るが従
来部品との置き換えが容易である。
【００２７】また、両素子間の距離が小さく、また両素
子の温度係数に差があると、両素子間の温度差により素
子に熱応力を生じ素子性能に悪影響を及ぼすおそれがあ
る。両素子の温度係数、少なくとも基板（あるいは最も
熱応力を発揮する層）の熱膨張係数を近似させるのが良
い。光導電スイッチとしては光導電層を電子閉じ込め層
で挟持したヘテロ接合を有する構造が高性能で好まし
い。
【００２８】
【発明の効果】本発明を実施することによって、従来の
ものに比較して、レンズなどの部品を用いること無く、
単純な構造で、半導体発光素子と光導電スイッチ素子と
を結合した小型、高速光導電リレーが提供できる。ま
た、結合効率を高めることが可能になり、スイッチの挿
入損失を小さくできる。スイッチの開放時にの浮遊容量
の増加も少ない。さらに、一括集積が困難な高性能の発
光素子と光導電スイッチ素子とを組み合わせて高性能光
導電リレーが構成できる。光導電スイッチをフォトトラ
ンジスタやフォトダイオードで置き換えた構成において
も、本発明を実施することが可能である。光導電スイッ
チと光源とをモノリシックに組立てることも可能である
が、現在は製造の歩留りがわるく、開放時容量が大き
い、放熱経路の自由度がない等の点で本願発明の光導電
リレーがより実用的である。
【図面の簡単な説明】
【図１】従来技術による高周波信号測定用のプローブ装
置の構成を示すブロック図である。
【図２】本発明の一実施例のリレーにおいて、その封じ
エポキシ樹脂を一部剥離して示す正面図である。
【図３】エポキシ樹脂１２０を全部剥離して示す図２の
リレーの一部拡大図である。
【図４】本発明の一実施例の光導電スイッチ素子の平面
図である。
【図５】本発明の別の実施例における光導電スイッチ素
子の平面図である。
【図６】本発明の一実施例において、光導電スイッチ素
子に半導体発光素子をフリップチップ・ボンディングす
る方法を説明するための図である。
【図７】光導電スイッチ素子に半導体発光素子をフリッ
プチップ・ボンディングする場合の自己整合（セルフア
ライメント）効果を測定した実験結果を示すグラフであ
る。
【図８】多数の実装素子を実装集積基板に実装した光導
電リレー組立体を模式的に示す図である。
【符号の説明】
１００ 光導電リレー １０１ 発光素子 １０２、５０２ 光導電スイッチ素子 １０３ バンプ １０４、１０６ 光源 １０７、５０７ 光導電スイッチ １０８、１０９ 接続パッド ８００ 光導電リレー組立体 ８０５ 実装集積回路基板 ８１０ 実装素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/0248 Ｈ０１Ｌ 31/08 Ｈ 33/00 Ｈ０１Ｓ 5/02 (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 金子 泰久 神奈川県川崎市高津区坂戸３丁目２番２号 ヒューレット・パッカードラボラトリー ズジャパンインク内 (72)発明者 竹中 勉 神奈川県川崎市高津区坂戸３丁目２番２号 ヒューレット・パッカードラボラトリー ズジャパンインク内 Ｆターム(参考） 5F041 AA38 AA42 DA09 DA12 DA20 DA41 DA83 DB09 FF16 5F073 AB16 AB21 BA09 FA22 FA23 FA29 FA30 5F088 AA11 AB07 BA02 BB10 DA05 EA09 JA06 JA20 5F089 AA10 AB03 AC09 CA03 CA12 CA20 5G055 AA08 AA11 AB01 AC01 AD08 AE07 AE16 AG01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】半導体発光素子と、該発光素子の発光面か
    ら発生する駆動光を受光する受光面を備えた光導電スイ
    ッチ素子と、前記発光面と前記受光面とを対向させて固
    定接続するための導電柱を３本以上備え、前記発光面と
    受光面との距離を１００μｍ以下にしたことを特徴とす
    る光導電リレー。
  2. 【請求項２】前記導電柱がすず、鉛、銀、金、インジウ
    ム、アンチモン、ビスマスのいずれかの金属であるか、
    それら金属の１つを含む合金からなることを特徴とする
    請求項１に記載の光導電リレー。
  3. 【請求項３】前記導電柱が前記発光素子を駆動するため
    の駆動電流を供給することを特徴とする請求項１に記載
    の光導電リレー。
  4. 【請求項４】前記導電柱が前記光導電スイッチ素子へ信
    号電流を供給することを特徴とする請求項１に記載の光
    導電リレー。
  5. 【請求項５】前記半導体発光素子がLED素子もしくは面
    発光型レーザー素子であることを特徴とする請求項１〜
    ４のいずれかに記載の光導電リレー。
  6. 【請求項６】前記光導電スイッチ素子が、第１、第２、
    第３の層を順次積層してなる３層構造を有し、第２の層
    は一のエネルギーバンド幅を有する材料から成りるとと
    もに第１、第３の層は該一のエネルギー・バンド幅より
    広いエネルギー・バンド幅を有する材料から成り、第２
    の層は前記駆動光の照射により抵抗の低下を生じること
    を特徴とする請求項１〜５のいずれかに記載の光導電リ
    レー。
  7. 【請求項７】前記半導体発光素子の駆動電流の方向と前
    記光導電スイッチ素子を流れる信号電流の方向とが前記
    受光面の近傍で略直交していることを特徴とする請求項
    １〜５のいずれかに記載の光導電リレー。
  8. 【請求項８】前記発光面と前記受光面とが対向する空間
    は真空、不活性気体、空気等の絶縁性気体、実質的に充
    満していることを特徴とする請求項１〜７のいずれかに
    記載の光導電リレー。
  9. 【請求項９】一の基板に請求項１〜５のいずれかに記載
    の光導電リレーが複数集積されてなる光導電リレー組立
    体。
  10. 【請求項１０】駆動光を発生する発光面を備えた半導体
    発光素子と、該駆動光を受光する受光面を備えた光導電
    スイッチとを、前記発光面と前記受光面とを対向させて
    固定接続して成る光導電リレーの組立方法であって、 前記発光面と前記受光面のそれぞれに導電パッドを設け
    るステップ；前記発光面と前記受光面とを対向位置決め
    して、対向する前記導電パドの間に導電塊を挟持させる
    ステップ；前記導電塊を溶融させ、溶融した該導電塊に
    より前記発光面と前記受光面の一方を他方に対して偏移
    させるステップ；および前記溶融した導電塊を凝固させ
    て前記発光面と前記受光面とを固定接続するステップ；
    とを備え、 前記固定接続された前記発光面と前記受光面との間隙が
    １００μｍ以下であることを特徴とする、 光導電リレーの組立方法。
  11. 【請求項１１】前記偏移させるステップにおいて、前記
    発光面と前記受光面とが水平面に平行であり、前記発光
    面と前記受光面のうち上方に位置する面が固定支持され
    ていることを特徴とする請求項９に記載の光導電リレー
    の組立方法。
  12. 【請求項１２】前記偏移させるステップにおいて、前記
    発光面と前記受光面とが水平面に平行であり、前記発光
    面と前記受光面のうち下方に位置する面が固定支持され
    ていることを特徴とする請求項９に記載の光導電リレー
    の組立方法。
JP17274899A 1999-06-18 1999-06-18 光導電リレー、組立体および光導電リレーの組立方法 Expired - Fee Related JP4582834B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17274899A JP4582834B2 (ja) 1999-06-18 1999-06-18 光導電リレー、組立体および光導電リレーの組立方法
EP00305059A EP1061588B1 (en) 1999-06-18 2000-06-15 Photo-conductive relay and method of making same
DE2000628131 DE60028131T2 (de) 1999-06-18 2000-06-15 Photoleitendes Relais und Herstellungsverfahren
US10/122,065 US6586269B2 (en) 1999-06-18 2002-04-11 Photo-conductive relay and method of making same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17274899A JP4582834B2 (ja) 1999-06-18 1999-06-18 光導電リレー、組立体および光導電リレーの組立方法
US09/595,771 US6407401B1 (en) 2000-06-16 2000-06-16 Photoconductive relay and method of making same

Publications (2)

Publication Number Publication Date
JP2001015794A true JP2001015794A (ja) 2001-01-19
JP4582834B2 JP4582834B2 (ja) 2010-11-17

Family

ID=26494994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17274899A Expired - Fee Related JP4582834B2 (ja) 1999-06-18 1999-06-18 光導電リレー、組立体および光導電リレーの組立方法

Country Status (3)

Country Link
US (1) US6586269B2 (ja)
EP (1) EP1061588B1 (ja)
JP (1) JP4582834B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019526A (ja) * 2004-07-01 2006-01-19 Ibiden Co Ltd 光学素子、パッケージ基板および光通信用デバイス
JP2006524440A (ja) * 2003-04-24 2006-10-26 サン・マイクロシステムズ・インコーポレイテッド 集積回路装置の光学的位置合わせのための方法および装置
US7176623B2 (en) 2001-04-09 2007-02-13 Kabushiki Kaisha Toshiba Light emitting device
US7907801B2 (en) 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
TWI587537B (zh) * 2013-08-30 2017-06-11 Toshiba Kk Optocoupler

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7261242B2 (en) * 2004-02-02 2007-08-28 Honeywell International Inc. Sound insulation for electric relay
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
GB0911134D0 (en) 2009-06-26 2009-08-12 Univ Surrey Optoelectronic devices

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229883A (ja) * 1983-05-16 1984-12-24 Rohm Co Ltd ホトアイソレ−タ
JPS61283177A (ja) * 1985-06-10 1986-12-13 Nec Corp 光導電型半導体受光素子
JPS6354779A (ja) * 1986-08-25 1988-03-09 Matsushita Electric Works Ltd 光結合素子
JPH01297866A (ja) * 1988-05-26 1989-11-30 Matsushita Electric Works Ltd 光半導体装置
JPH0395978A (ja) * 1989-09-07 1991-04-22 Nec Corp 並列伝送光モジュールのサブマウント及びその製造方法
JPH03141308A (ja) * 1989-07-17 1991-06-17 Nippon Telegr & Teleph Corp <Ntt> 受光モジュールおよびその製造方法
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH05251733A (ja) * 1992-03-09 1993-09-28 Sharp Corp 光結合装置
JPH0618554A (ja) * 1992-03-03 1994-01-25 Philips Gloeilampenfab:Nv 高周波信号測定用のプローブ装置及び測定方法
JPH0629569A (ja) * 1992-07-09 1994-02-04 Sharp Corp フォトカプラ
JPH06308435A (ja) * 1993-04-27 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> 光変調素子
JPH06350120A (ja) * 1993-06-10 1994-12-22 Nec Corp 光伝導素子
JPH09321575A (ja) * 1996-05-31 1997-12-12 Advantest Corp アッテネータおよび信号レベル減衰方法
JPH11238907A (ja) * 1998-02-20 1999-08-31 Advantest Corp 広帯域サンプラモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101099A (en) * 1990-06-15 1992-03-31 Fuji Xerox Co., Ltd. Image reading device with different reflectivity coefficients in a transparent layer and a substrate
US5198684A (en) * 1990-08-15 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with optical transmit-receive means
US5600130A (en) * 1994-06-17 1997-02-04 The Regents Of The University Of Colorado Two-dimensional optoelectronic array module
KR0174871B1 (ko) 1995-12-13 1999-02-01 양승택 랫칭형 열구동 마이크로 릴레이 소자
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
JP3505986B2 (ja) * 1997-11-25 2004-03-15 松下電工株式会社 半導体リレー

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229883A (ja) * 1983-05-16 1984-12-24 Rohm Co Ltd ホトアイソレ−タ
JPS61283177A (ja) * 1985-06-10 1986-12-13 Nec Corp 光導電型半導体受光素子
JPS6354779A (ja) * 1986-08-25 1988-03-09 Matsushita Electric Works Ltd 光結合素子
JPH01297866A (ja) * 1988-05-26 1989-11-30 Matsushita Electric Works Ltd 光半導体装置
JPH03141308A (ja) * 1989-07-17 1991-06-17 Nippon Telegr & Teleph Corp <Ntt> 受光モジュールおよびその製造方法
JPH0395978A (ja) * 1989-09-07 1991-04-22 Nec Corp 並列伝送光モジュールのサブマウント及びその製造方法
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH0618554A (ja) * 1992-03-03 1994-01-25 Philips Gloeilampenfab:Nv 高周波信号測定用のプローブ装置及び測定方法
JPH05251733A (ja) * 1992-03-09 1993-09-28 Sharp Corp 光結合装置
JPH0629569A (ja) * 1992-07-09 1994-02-04 Sharp Corp フォトカプラ
JPH06308435A (ja) * 1993-04-27 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> 光変調素子
JPH06350120A (ja) * 1993-06-10 1994-12-22 Nec Corp 光伝導素子
JPH09321575A (ja) * 1996-05-31 1997-12-12 Advantest Corp アッテネータおよび信号レベル減衰方法
JPH11238907A (ja) * 1998-02-20 1999-08-31 Advantest Corp 広帯域サンプラモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176623B2 (en) 2001-04-09 2007-02-13 Kabushiki Kaisha Toshiba Light emitting device
US7569989B2 (en) 2001-04-09 2009-08-04 Kabushiki Kaisha Toshiba Light emitting device
JP2006524440A (ja) * 2003-04-24 2006-10-26 サン・マイクロシステムズ・インコーポレイテッド 集積回路装置の光学的位置合わせのための方法および装置
JP4722838B2 (ja) * 2003-04-24 2011-07-13 オラクル・アメリカ・インコーポレイテッド 集積回路装置の光学的位置合わせのための方法および装置
JP2006019526A (ja) * 2004-07-01 2006-01-19 Ibiden Co Ltd 光学素子、パッケージ基板および光通信用デバイス
US7907801B2 (en) 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
TWI587537B (zh) * 2013-08-30 2017-06-11 Toshiba Kk Optocoupler

Also Published As

Publication number Publication date
US6586269B2 (en) 2003-07-01
EP1061588B1 (en) 2006-05-24
US20020109109A1 (en) 2002-08-15
EP1061588A2 (en) 2000-12-20
EP1061588A3 (en) 2002-05-15
JP4582834B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
US5032897A (en) Integrated thermoelectric cooling
US20010017964A1 (en) Optical interconnection module
JPH08213519A (ja) 電子素子パッケージ
JP4015440B2 (ja) 光通信モジュール
JP7545349B2 (ja) 光モジュール
JP2000012948A (ja) 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法
JP4582834B2 (ja) 光導電リレー、組立体および光導電リレーの組立方法
US20020172244A1 (en) Self-separating laser diode assembly and method
EP0696882B1 (en) Printed circuit board with bi-metallic heat spreader
US5028111A (en) Method of fixing cylindrical optical part and electric part
US6407401B1 (en) Photoconductive relay and method of making same
JP4505849B2 (ja) 光通信モジュールの製造方法
JP2001332773A (ja) 熱電モジュール用多層基板およびその製造方法ならびにこの多層基板を用いた熱電モジュール
CN100371774C (zh) 倒装焊光电电路
JP2003101085A (ja) 熱電装置
JP2003121707A (ja) 光通信モジュール
JP2003298167A (ja) 光半導体装置
CN114530757A (zh) 光半导体模块
JP4798863B2 (ja) 光電気配線基板
JP3783571B2 (ja) 半導体レーザモジュールおよびその製造方法
JP2002270906A (ja) 熱電モジュール
JP2001007352A (ja) 光・電気混載モジュール
US7190706B2 (en) Soft metal heat transfer for transceivers
JP7466773B1 (ja) 光モジュール
TWI692072B (zh) 半導體模組及其製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060619

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees