JP4722838B2 - 集積回路装置の光学的位置合わせのための方法および装置 - Google Patents

集積回路装置の光学的位置合わせのための方法および装置 Download PDF

Info

Publication number
JP4722838B2
JP4722838B2 JP2006513223A JP2006513223A JP4722838B2 JP 4722838 B2 JP4722838 B2 JP 4722838B2 JP 2006513223 A JP2006513223 A JP 2006513223A JP 2006513223 A JP2006513223 A JP 2006513223A JP 4722838 B2 JP4722838 B2 JP 4722838B2
Authority
JP
Japan
Prior art keywords
light
semiconductor die
active
semiconductor
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006513223A
Other languages
English (en)
Other versions
JP2006524440A (ja
Inventor
ロバート ジェイ. ボスニャック,
ロバート ジェイ. ドロスト,
Original Assignee
オラクル・アメリカ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US46531603P priority Critical
Priority to US60/465,316 priority
Application filed by オラクル・アメリカ・インコーポレイテッド filed Critical オラクル・アメリカ・インコーポレイテッド
Priority to PCT/US2004/012443 priority patent/WO2004097933A2/en
Publication of JP2006524440A publication Critical patent/JP2006524440A/ja
Application granted granted Critical
Publication of JP4722838B2 publication Critical patent/JP4722838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

本発明は集積回路装置に関する。より詳細には本発明は、集積回路装置を光学的に位置合わせするための方法および装置に関する。
半導体技術の進歩は今日、1個の半導体チップの中に数千万個のトランジスタを含む、大規模なシステムを集積することを可能にした。1個の半導体チップの上にこのような大規模なシステムを集積することは、システム要素間の信号がチップの境界を超える必要がなく、またチップとチップとの距離による伝播遅れの影響を受けないために、このようなシステムが作動する速度を増加させる。そのうえに、一個の半導体チップの上に大規模なシステムを集積することは、与えられた計算処理課題を遂行するために必要な半導体チップがより少なくなるので、製造原価は大幅に減少する。
残念ながら、半導体技術のこのような進歩には、これに対するチップ相互間の通信技術の進歩が対応していない。半導体チップは一般的に、プリント回路基板の上に集積され、それはチップ相互の通信のための信号線の複数の層を含む。しかしながら、半導体チップの上の信号線は、プリント回路基板上の信号線と比較して、約100倍も密に詰め込まれている。従って、半導体チップ上の信号線のごく小さな部分のみが、プリント回路基板を渡って他のチップと接続されることが出来る。この問題が発端となってボトルネックが形成され、半導体集積密度が増加を続けるにつれてそのボトルネックは大きくなり続ける。
研究者たちが半導体チップ間の通信のための代替の技術の研究を始めている。1つの有望な技術は、チップ間の通信を助長する、半導体チップの上に置かれた容量型トランスミッタプレートおよびレシーバプレートの集合アレイを含む。第1のチップが第2のチップと対面して置かれており、第1のチップ上のトランスミッタプレートが第2のチップ上のレシーバプレートと容量的に結合されている場合には、プリント回路基板内の介在する信号線を経由して信号を送る必要なしに、第1のチップから第2のチップに直接に信号を送信することが可能となる。この他の可能性のあるチップ相互間の通信技術には、光ファイバを使用してチップ間の光エネルギを結合すること、あるいはワイヤループを使用してチップ間の磁界を結合すること、が含まれる。
しかしながら、チップ相互間の通信を助長するために、満足な精度で半導体チップを位置合わせすることは、簡単なことではない。容量型プレートは電界を結合するために位置合わせしなければならない。光ファイバは光エネルギを結合するために位置合わせしなければならない。ワイヤループは磁界を結合するために位置合わせしなければならない。この位置合わせの操作は極めて精密でなければならない。なぜならば、これらの容量型プレート、光ファイバ、およびワイヤループは一般的に半導体ダイの寸法の小部分の大きさであり、一部の例においては半導体基板上に製造することが出来る最小の可能な特徴(feature)寸法に近づくことが出来るからである。
それ故に、チップ相互間の通信を助長するための満足な精度において、半導体チップを位置合わせするための方法および装置が必要とされている。
本発明の一実施形態は、第1の半導体ダイおよび第2の半導体ダイが、アクティブ面とアクティブ面とを向かい合わせて配置されるときに、第1の半導体ダイを第2の半導体ダイに位置合わせすることを助長するシステムを提供する。アクティブ面は半導体ダイ同志間の通信のための回路を含むことに留意する。本システムは、第1の半導体ダイのアクティブ面の上に光を発生させることによって始まる。システムは次いで第1の半導体ダイのアクティブ面の中の光をコリメート(collimate)して、第1の光ビームを形成し、その光ビームは第2の半導体ダイの上に投射される。次に、システムは、第2の半導体ダイのアクティブ面上で第1の光ビームを受光し、第2の半導体ダイのアクティブ面上の第1の光ビームの位置を決定する。最後に、システムは第1の光ビームの決定された位置に基づいて、第1の半導体ダイに対する第2の半導体ダイの位置合わせを決定する。
この実施形態の一変更例においては、システムは第1の半導体ダイのアクティブ面の上に光を発生させ、その光を第2の光ビームにコリメートし、第2の光ビームは第1の光ビームに対してある角度をなす。次にシステムは第2の半導体ダイのアクティブ面上で第2の光ビームを受光し、第2の半導体ダイのアクティブ面上の第2の光ビームの位置を決定する。最後に、システムは第2の半導体ダイのアクティブ面上の第2の光ビームの位置を、第2の半導体ダイのアクティブ面上の第1の光ビームの位置と対比して解析することによって、第1の半導体ダイと第2の半導体ダイとの間の距離を決定する。
この実施形態の一変更例においては、光波はゼナーダイオード、発光ダイオード(LED)、面発光半導体レーザー(VCSEL)、またはなだれ降伏PNダイオードによって発生される。
この実施形態の一変更例においては、第1の光ビームは、第1の半導体ダイの上の金属層の上に作られた環状物(annuli)を通して第1の光ビームを照射する(shining)ことにより、コリメートされる。
さらなる変更例においては、環状物の形状は、四角形、円形、または八角形を含むことが出来る。
さらなる変更例においては、第1の光ビームの角度は、金属層の中の環状物を、環状物の中心を貫く線が第1の半導体ダイのアクティブ面の垂直軸から所望の角度をなすように構成されるように、生成することによって決定されることが出来る。
この実施形態の一変更例においては、第1の光ビームは第2の半導体ダイのアクティブ面上で、p−n接合型光検出器によって受光される。
この実施形態の一変更例においては、システムはさらに、第2の半導体ダイ上に第1の光ビームを受光するための複数の光検出器を備える。
さらなる変更例においては、複数の光検出器は1列に(in a vector)配置される。
さらなる変更例においては、複数の光検出器はアレイとして配置される。
この実施形態の一変更例においては、システムは第1の半導体ダイのアクティブ面上に光を発生させ、その光を第3の光ビームにコリメートすることをさらに包含し、その第3の光ビームは第1および第2の光ビームと共面上(coplanar)にない。次にシステムは第2の半導体ダイのアクティブ面上で第3の光ビームを受光し、第2の半導体ダイのアクティブ面上の第3の光ビームの位置を決定する。最後にシステムは、第1の半導体ダイおよび第2の半導体ダイの6個の段階(degree)の位置合わせ全てにおける位置付け(orientation)を、第2の半導体ダイのアクティブ面上の第1、第2、および第3の光ビームの位置を解析することによって決定する。
以下の記述は同業者が発明を行い、使用することが出来るために提示され、特定の用途およびその要求事項のコンテクストの中で提供される。開示された実施形態に対する様々な変更は、同業者にとって容易に明白であり、ここに明示された一般的原理は他の実施形態および用途にも、本発明の精神および範囲から逸脱することなく、適用され得るものである。従って本発明は、示された実施形態に限定されるものではなく、ここに公開された原理および特徴と一致する最大の範囲が与えられるべきである。
(半導体ダイ)
図1は本発明の実施形態に従った、2個の半導体ダイを示す。本発明の一実施形態は、半導体ダイ102と半導体ダイ104との間のチップ間通信を助長するために、半導体ダイ102を半導体ダイ104に位置合わせするメカニズムを提供する。図1に示されるように、半導体ダイ102および104はアクティブ面とアクティブ面とを向かい合わせに配置させており、その結果、半導体ダイ102および104上の通信のための特徴(features)は相互に位置合わせされている。本発明の一実施形態においては、位置合わせのメカニズムは光学的である。それ故に、位置合わせの操作の間、光が半導体ダイ102から放出され、半導体ダイ104によって受光される。
本発明の一実施形態において、2つの形の放出および受光のアレイが使用される。第1の形式はX−Y座標位置を検出するために、ダイ表面に垂直なコリメートされた光を使用する。第2の形式はダイの間の間隔(Z)を検出するために、ある角度(異なる屈折率に対して補償されている)に方向をそろえられた(aligned)光を使用する。この手法は目視による位置合わせおよび既存の電気的位置合わせの手法よりも改良されており、それは期待される解像度が、放出される光の波長およびその光をコリメートする能力によってのみ制限されるからである。そのうえ、この手法は大きなチップ間隔を許容し、既存の位置合わせ手法よりも小さいダイ面積を使用する。
(金属層の配置)
図2は本発明の実施形態に従った、光をコリメートするための2つの可能な金属層の配置を示す。図1においては、半導体ダイ102は光放出器のまばらなアレイを含み、半導体ダイ104は受光器のより大きなアレイを含むことに留意する。そのうえ、半導体ダイ102は光をコリメートするために金属層の中のパターンを使用する。例えば環状スタック200は半導体ダイ102上の金属層の中の垂直に積み重ねられた環状物を含む。環状スタック200はダイオード204によって発生された光を、半導体ダイ102の表面に対して直角の向きにコリメートすることに留意する。半導体ダイ104上の受光アレイは放出器アレイのX−Y座標位置を、より大きなアレイの上で光の強度の状態を走査することによって検出する。
放出および受光のアレイの別の組み合わせは、光をある角度をつけてコリメートし、その結果、放出器および受光器は半導体ダイの間の隙間距離Zを与える。金属層の中の環状物の中心をずらすことによって、光に角度をつけることが出来る。例えば、図2においてダイオード206から放出される光は、半導体ダイ102の垂直軸からある角度をもって配置された環状物スタック202の中を通過することによって、コリメートされる。さらに、コリメートするときの垂直軸からの角度は、ダイの誘電体とダイの間の隙間の媒質との間の屈折率の変化を補償するように選定される。ダイの間の角度は、受光ダイ上の異なる点において位置決めされた2つのX−Y座標位置から導出されることに留意する。
放出器は多くの可能な光源の1つとすることが出来る。ツェナーダイオード、発光ダイオード(LED)、面発光半導体レーザー(VCSEL)、なだれ降伏PNダイオード、などがある。さらに、これらの光源はコヒーレントまたは非コヒーレントであることが出来る。VCSELはレーザー発生電流よりも少ない電流では、非コヒーレントな光を生ずることに留意する。標準型CMOS技術に対する1つの可能な放出器はなだれダイオード光放出であり、それはこの放出器を製作するにあたり何らの追加の処理ステップを必要としないからである。p−n接合型光検出器のような簡単な光検出の受光器が、検出位置に対して適切である。
(金属層の構造)
図3Aは本発明の実施形態に従った、90度の光ビームを作るように配置された、金属層環状物を示す。金属層の中の積層による開口は、発生された光をコリメートする。より詳細には、開口はその中心をダイ表面の垂直軸から所望の角度に設定されて積層された環状物によって形成することができる。別の例においては、各金属層は0.4マイクロメートル技術に対しては、0.6マイクロメートルの最小金属間隔だけ離れた2つの細長い金属片を有し得る。積層された開口は0.6マイクロメートルすなわち橙色光の波長となる。64(8×8)個の受光器アレイは、0.4マイクロメートル技術に対しては約100平方マイクロメートルの面積を要する。局部的なX−Y座標位置を決定するためには、1個の放出器のアレイが十分であることに留意する。しかしながら、X−Y座標位置を補間するための副尺方式を実行するために、数個の放出器のアレイを使用することが出来る。より進歩した技術によってより小さいスペースの中でのさらに詳細な分解能が可能となる。
図3Bは本発明の実施形態に従った、45度の光ビームを作るように配置された、金属層環状物を示す。図3Cは本発明の実施形態に従った、そのほかの環状物形状を示す。
CMOS技術による最も簡単な受光器は、逆方向バイアスのダイオードである。これらのダイオードによって吸収された光は、半導体の空間電荷領域内に電子−ホール対を生成し、それは検出可能な電流を発生する。この過程はCMOS回路の通常のスイッチング速度と比較して遅いが、それでもなお、位置を検出し、動きと検出のフェーズの間での再位置合わせを行うことが出来る時間の枠の中で、検出可能である。回路は、それに加えて電荷貯蔵によって状態を保持することを得、すなわち各々の受光器側に関連付けられた記憶素子を有し得る。受光器の状態を走査することが、ダイの相対的位置を与える。
(屈折率に対する補償方法)
図4は本発明の実施形態に従った、屈折率に対する補償方法を示す。間隔の測定のためには、屈折率を考慮する必要がある。ある媒質から別の媒質に通過する光の屈折は、次の式によって記述される:

・sin(A)=N・sin(A

ここにNおよびNは各媒質の屈折率であり、AおよびAは光線の角度である。光が密な媒質から異なる光学的密度の媒質へと通過するときには、光は屈折する。それ故に、SiOの層から空気へと通過する光は屈折する。空気の隙間によって離された2つのダイの組に対しては、SiO/空気と空気/SiOとの間の屈折の差異のために、垂直線から29度のコリメート角度が必要であり、なぜならばN/Nの比が約0.66であるためである。油によって離されたダイの組に対しては、最近の実験において一般に用いられるように、SiO/油のコリメート角度は45度に設定することが出来、なぜならばSiOの屈折率は1.47であり、油は約1.46であるという、幸運な状況にあるためである。
(オフセットを検出する回路)
図5は本発明の実施形態に従った、オフセットを検出するシステムを示す回路図である。半導体ダイ102上の発光ダイオード502によって発生された光は、半導体ダイ104上の光検出器504によって受光される。受光するダイオードの出力は図5に示すように、行および列通過(row and column pass)トランジスタを使用して行および列ごとに走査され、半導体ダイ104上の受光した光の位置を決定する。行および列を走査する手法は、現状技術の中で広く知られており、ここではこれ以上の説明はしない。
(光検出器アレイ)
図6は本発明の実施形態に従った、光検出器アレイ602〜606を示す。図6に示されるように、半導体ダイ104上の光検出器アレイ602〜606は、一次元配列のアレイであり、それぞれのアレイは半導体ダイ102上の対応する光源によって発生された光ビームを受光する。より小さいアレイは、半導体102上に発生された光のビームが半導体104上で検出される以前に、半導体ダイ102および104が最適の位置合わせ状態にまで接近していることを必要とすることに留意する。しかるに、より大きいアレイはより粗い位置合わせの下での検出を可能とする。しかしながら、より大きいアレイはまた受光するダイ上のより大きな面積を必要とする。
(位置合わせのための6個の段階)
図7は半導体ダイ102と104との間の位置合わせの、可能な6個の段階(degree)を示す。本発明の一実施形態においては、光ビームの検出およびその後の解析によって、X,Y,Z,θ、Ψ、およびΦ座標に関する位置合わせが決定される。
(半導体ダイの位置合わせの処理手順)
図8は本発明の実施形態に従った、2個の半導体ダイの位置合わせの処理手順を示すフローチャートである。システムは半導体102の上に光が発生させられたときに始まる(ステップ802)。この光は半導体102上の金属層の中の構造を経由してコリメートされ、第1の光ビームとなり、半導体ダイ104の上に投射される(ステップ804)。次に、半導体104の上の特定の位置において、投射された光が検出される。同時に、システムは半導体102上の別の光源から光を発生させ(ステップ810)、半導体102上の金属層の中の構造を経由して光をコリメートし、第1の光ビームとは異なる角度の第2の光ビームとする(ステップ812)。次に、第2の光ビームは半導体104の上の特定の位置において検出される(ステップ814)。最後に、システムは第1および第2のビームの検出された位置に基づいて、半導体104の半導体102に対する位置付けを決定する。
3個以上の光ビームによって、X,Y,θ、Z,Ψ、およびΦに関する6個全ての位置合わせを決定することが可能であることに留意する。
本発明の実施形態に関するこれまでの記述は、例示および説明の目的のためのみに提示されてきた。その記述は余す所なくなされることを意図したものではなく、また本発明を開示された形式に限定することを意図したものでもない。従って多数の変更および修正は同業者にとって明白である。さらに、上記の開示は、本発明を制限しようとするものではない。本発明の範囲は、添付の請求項によって定められる。
図1は、本発明の実施形態に従った、2個の半導体ダイを示す。 図2は、本発明の実施形態に従った、光をコリメートするための2個の可能な金属層の配置を示す。 図3Aは、本発明の実施形態に従った、90度の光ビームを作るように配置された、金属層環状物を示す。 図3Bは、本発明の実施形態に従った、45度の光ビームを作るように配置された、金属層環状物を示す。 図3Cは、本発明の実施形態に従った、その他の環状物形状を示す。 図4は、本発明の実施形態に従った、屈折率に対する補償方法を示す。 図5は、本発明の実施形態に従った、ずれを検出するシステムを示す回路図である。 図6は、本発明の実施形態に従った、光検出器アレイを示す。 図7は、本発明の実施形態に従った、位置合わせの6個の段階を示す。 図8は、本発明の実施形態に従った、2個の半導体ダイの位置合わせの処理手順を示すフローチャートである。

Claims (22)

  1. 第1の半導体ダイを第2の半導体ダイに位置合わせするための方法であって、該第1の半導体ダイおよび該第2の半導体ダイはアクティブ面とアクティブ面とを向き合うように配置されており、アクティブ面は半導体ダイの間の通信のための回路を含み、
    該第1の半導体ダイのアクティブ面上に光を発生させることと、
    該第1の半導体ダイの該アクティブ面の中の該光を第1の光ビームにコリメートすることと、
    該第2の半導体ダイのアクティブ面上で該第1の光ビームを受光することと、
    該第2の半導体ダイの該アクティブ面上で該第1の光ビームの位置を決定することと、
    該決定された位置に基づいて該第2の半導体ダイの該第1の半導体ダイに対する位置合わせを決定すること
    を包含する方法。
  2. 前記第1の半導体ダイのアクティブ面上に光を発生させることと、
    該光を第2の光ビームにコリメートすることであって、該第2の光ビームは前記第1の光ビームに対して角度を有する、ことと、
    前記第2の半導体ダイの前記アクティブ面上で該第2の光ビームを受光することと、
    前記第2の半導体ダイの前記アクティブ面上で該第2の光ビームの位置を決定することと、
    前記第2の半導体ダイの前記アクティブ面上の該第2の光ビームの該位置を、前記第2の半導体ダイの前記アクティブ面上の前記第1の光ビームの前記位置と対比して解析することによって、前記第1の半導体ダイと前記第2の半導体ダイとの間の距離を決定すること
    をさらに包含する、請求項1に記載の方法。
  3. 前記光波は、
    ツェナーダイオード、
    発光ダイオード
    面発光半導体レーザー、および
    なだれ降伏PNダイオード
    のうちの1つによって発生させられる、請求項1に記載の方法。
  4. 前記第1の光ビームは、前記第1の半導体ダイ上の複数の金属層のに作られた複数の環状物を通して前記第1の光ビームを照射することによってコリメートされる、請求項1に記載の方法。
  5. 前記環状物の形状は、
    四角形、
    円形、および
    八角形
    を含むことが出来る、請求項4に記載の方法。
  6. 前記第1の光ビームの角度は、複数の積層された開口を作ることによって決定されることが可能であり、該複数の積層された開口は、前記複数の金属層の中の前記複数の環状物によって形成され、該複数の環状物は、前記第1の半導体ダイの前記アクティブ面の垂直軸から所定の角度の位置にそれぞれの中心を有している、請求項4に記載の方法。
  7. 前記第1の光ビームは、前記第2の半導体ダイの前記アクティブ面上で、p−n接合型光検出器によって受光される、請求項1に記載の方法。
  8. 前記第2の半導体ダイの前記アクティブ面上に、前記第1の光ビームを受光するための複数の光検出器をさらに備える、請求項1に記載の方法。
  9. 前記複数の光検出器は、1列に配置される、請求項8に記載の方法。
  10. 前記複数の光検出器は、アレイとして配置される、請求項8に記載の方法。
  11. 前記第1の半導体ダイのアクティブ面上に光を発生させることと、
    該光を第3の光ビームにコリメートすることであって、該第3の光ビームは前記第1および第2の光ビームと共面上にない、ことと、
    前記第2の半導体ダイの前記アクティブ面上で該第3の光ビームを受光することと、
    前記第2の半導体ダイの前記アクティブ面上で該第3の光ビームの位置を決定することと、
    前記第2の半導体ダイの前記アクティブ面上の、前記第1および第2の光ビームの前記位置および該第3の光ビームの該位置を解析することによって、前記第1の半導体ダイおよび前記第2の半導体ダイの6個の段階の位置合わせ全てにおける位置付けを決定すること
    をさらに包含する、請求項2に記載の方法。
  12. 第1の半導体ダイを第2の半導体ダイに位置合わせするための装置であって、該第1の半導体ダイおよび該第2の半導体ダイはアクティブ面とアクティブ面とを向き合うように配置されており、アクティブ面は半導体ダイの間の通信のための回路を含み、
    該第1の半導体ダイのアクティブ面上に光を発生させるように構成された光発生メカニズムと、
    該第1の半導体ダイの該アクティブ面の中該光を第1の光ビームにコリメートするように構成されたコリメーティングメカニズムと、
    該第2の半導体ダイのアクティブ面上で該第1の光ビームを受光するように構成された受光メカニズムと、
    該第2の半導体ダイの該アクティブ面上で該第1の光ビームの位置を決定するように構成された決定メカニズムと、
    該決定された位置に基づいて該第2の半導体ダイの該第1の半導体ダイに対する位置合わせを決定するように構成された位置合わせメカニズムと
    を備える装置。
  13. 前記第1の半導体ダイのアクティブ面上に光を発生させるように構成された第2の光発生メカニズムと、
    該光を第2の光ビームにコリメートするように構成された第2のコリメーティングメカニズムであって、該第2の光ビームは前記第1の光ビームに対して角度を有する、メカニズムと、
    前記第2の半導体ダイの前記アクティブ面上で該第2の光ビームを受光するように構成された第2の受光メカニズムと、
    前記第2の半導体ダイの前記アクティブ面上で該第2の光ビームの位置を決定するように構成された第2の決定メカニズムと
    をさらに備え、
    前記位置合わせメカニズムはさらに、前記第2の半導体ダイの前記アクティブ面上の該第2の光ビームの該位置を、前記第2の半導体ダイの前記アクティブ面上の前記第1の光ビームの前記位置と対比して解析することによって、前記第1の半導体ダイと前記第2の半導体ダイとの間の距離を決定するように構成された、請求項12に記載の装置。
  14. 前記光発生メカニズムは、
    ツェナーダイオード、
    発光ダイオード
    面発光半導体レーザー、および
    なだれ降伏PNダイオード
    のうちの1つを備える、請求項12に記載の装置。
  15. 前記コリメーティングメカニズムはさらに、前記第1の半導体ダイ上の複数の金属層のに作られた複数の環状物を通して前記第1の光ビームを照射することによって、前記第1の光ビームをコリメートするように構成された、請求項12に記載の装置。
  16. 前記環状物の形状は、
    四角形、
    円形、および
    八角形
    を含むことが出来る、請求項15に記載の装置。
  17. 前記第1の光ビームの角度は、複数の積層された開口を作ることによって決定されることが可能であり、該複数の積層された開口は、前記複数の金属層の中の前記複数の環状物によって形成され、該複数の環状物は、前記第1の半導体ダイの前記アクティブ面の垂直軸から所定の角度の位置にそれぞれの中心を有している、請求項15に記載の装置。
  18. 前記第1の光ビームは、前記第2の半導体ダイの前記アクティブ面上で、p−n接合型光検出器によって受光される、請求項12に記載の装置。
  19. 前記受光メカニズムは、さらに、前記第1の光ビームを前記第2の半導体ダイの前記アクティブ面上の複数の光検出器上で受光するように構成された、請求項12に記載の装置。
  20. 前記複数の光検出器は、1列に配置される、請求項19に記載の装置。
  21. 前記複数の光検出器は、アレイとして配置される、請求項19に記載の装置。
  22. 前記第1の半導体ダイのアクティブ面上に光を発生させるように設計された第3の光発生メカニズムと、
    該光を第3の光ビームにコリメートするように構成された第3のコリメーティングメカニズムであって、該第3の光ビームは前記第1および第2の光ビームと共面上にない、メカニズムと、
    前記第2の半導体ダイの前記アクティブ面上で該第3の光ビームを受光するように構成された第3の受光メカニズムと、
    前記第2の半導体ダイの前記アクティブ面上で該第3の光ビームの位置を決定するように構成された第3の決定メカニズムと
    をさらに備え、
    前記位置合わせメカニズムはさらに、前記第2の半導体ダイの前記アクティブ面上の、前記第1および第2の光ビームの前記位置および該第3の光ビームの該位置を解析することによって、前記第1の半導体ダイおよび前記第2の半導体ダイの6個の段階の位置合わせ全てにおける位置付けを決定するように構成された、請求項13に記載の装置。
JP2006513223A 2003-04-24 2004-04-22 集積回路装置の光学的位置合わせのための方法および装置 Active JP4722838B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US46531603P true 2003-04-24 2003-04-24
US60/465,316 2003-04-24
PCT/US2004/012443 WO2004097933A2 (en) 2003-04-24 2004-04-22 Method and apparatus for optically aligning integrated circuit devices

Publications (2)

Publication Number Publication Date
JP2006524440A JP2006524440A (ja) 2006-10-26
JP4722838B2 true JP4722838B2 (ja) 2011-07-13

Family

ID=33418224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006513223A Active JP4722838B2 (ja) 2003-04-24 2004-04-22 集積回路装置の光学的位置合わせのための方法および装置

Country Status (4)

Country Link
US (1) US6949406B2 (ja)
EP (1) EP1616349B1 (ja)
JP (1) JP4722838B2 (ja)
WO (1) WO2004097933A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200024B2 (en) * 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7590797B2 (en) * 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US20070079867A1 (en) * 2005-10-12 2007-04-12 Kethinni Chittibabu Photovoltaic fibers
JP2010512029A (ja) * 2006-12-05 2010-04-15 ナノ テラ インコーポレイテッド 端面放射型発光ダイオードアレイならびに端面放射型発光ダイオードアレイの作製および使用方法
US9142592B2 (en) * 2009-04-09 2015-09-22 Infineon Technologies Ag Integrated circuit including ESD device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015794A (ja) * 1999-06-18 2001-01-19 Agilent Technol Inc 光導電リレー、組立体および光導電リレーの組立方法
JP2001232235A (ja) * 2000-02-25 2001-08-28 Mitsubishi Heavy Ind Ltd 電気集塵装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
US6093938A (en) * 1999-05-25 2000-07-25 Intel Corporation Stacked die integrated circuit device
KR100393057B1 (ko) * 2000-10-20 2003-07-31 삼성전자주식회사 마이크로 렌즈 일체형 표면광 레이저
US6636653B2 (en) 2001-02-02 2003-10-21 Teravicta Technologies, Inc. Integrated optical micro-electromechanical systems and methods of fabricating and operating the same
US6531767B2 (en) * 2001-04-09 2003-03-11 Analog Devices Inc. Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
JP2002311305A (ja) * 2001-04-13 2002-10-23 Seiko Epson Corp 光ファイバ支持部材およびこれを用いた光送信装置
US6754407B2 (en) * 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030030869A1 (en) 2001-08-08 2003-02-13 International Business Machines Corporation Active real-time alignment system for optoelectronic (OE) devices
JP4589921B2 (ja) * 2003-04-02 2010-12-01 サン・マイクロシステムズ・インコーポレーテッド 対面した半導体チップ間の光通信

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015794A (ja) * 1999-06-18 2001-01-19 Agilent Technol Inc 光導電リレー、組立体および光導電リレーの組立方法
JP2001232235A (ja) * 2000-02-25 2001-08-28 Mitsubishi Heavy Ind Ltd 電気集塵装置

Also Published As

Publication number Publication date
JP2006524440A (ja) 2006-10-26
EP1616349B1 (en) 2019-05-22
US20040214357A1 (en) 2004-10-28
WO2004097933A2 (en) 2004-11-11
WO2004097933A3 (en) 2005-03-03
US6949406B2 (en) 2005-09-27
EP1616349A2 (en) 2006-01-18

Similar Documents

Publication Publication Date Title
JP4722838B2 (ja) 集積回路装置の光学的位置合わせのための方法および装置
US7369726B2 (en) Optical communication between face-to-face semiconductor chips
CN108511538B (zh) 光电模块
KR102125532B1 (ko) 리플로우 가능한 광전 모듈
JP5619421B2 (ja) 光電子読取りヘッド
US5886971A (en) Optical head structures including support substrates adjacent transparent substrates and related methods
US6586776B1 (en) Top-emitting and top-illuminated optoelectronic integrated circuit device
US7474815B2 (en) Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array
JP5753686B2 (ja) 光センサ・モジュール及びその製造方法
JP2000193417A (ja) 走査ヘッドおよびその製造方法
US6922248B2 (en) Optoelectronic component for contactless measurement of movements between a measurement object and the optoelectronic component
US20060091293A1 (en) Opto-electronic device having a light-emitting diode and a light sensor
US7245648B2 (en) Optoelectronic arrangement
US20050163509A1 (en) Acoustoelectric transducer using optical device
JPH05308327A (ja) 並列光接続装置
US6542455B1 (en) Optical probe array head device
Carson et al. Low-power approaches for parallel free-space photonic interconnects
US20210258480A1 (en) Imaging device and imaging method
KR100413037B1 (ko) 평면 집적 자유공간 광연결 장치
CN110261861A (zh) 基于超晶格器件的激光混沌测距装置及测距方法
CN111579066A (zh) 光电探测单元、光电探测组件以及激光测距器件
WO1999012216A1 (fr) Photodetecteur de semi-conducteur et dispositif de transmission optique
KR20020049732A (ko) 기판과 광학 소자의 정렬에 사용되는 정렬키 패턴
JPH11150279A (ja) 半導体受光素子及びそれを用いた光モジュール及び光伝送装置
JP2001074984A (ja) 光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4722838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250