JP3458944B2 - ハイブリッド集積素子およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光素子と電子素子
を同一の基板上にハイブリッド実装したハイブリッド集
積素子およびその製造方法に関する。特に、光導波路を
備えた基板上に、光素子と電子素子を混載することによ
り高速高機能な信号処理を可能とするハイブリッド集積
モジュールの作製に関する。

【０００２】

【従来の技術】近年の光通信分野では、光信号と電気信
号の両方を取り扱う必要性があることから、光導波路を
有する基板上に、レーザーダイオード（ＬＤ）やフォト
ダイオード（ＰＤ）といった光素子と共に、ＩＣやＬＳ
Ｉといった電子素子をハイブリッド集積して作製したモ
ジュールの開発が活発におこなわれている。これは、同
一の基板上に光素子と電子素子をハイブリッド集積する
ことによって、高速で高機能な信号処理を可能とするば
かりでなく、モジュールの小型化、低価格化を図ること
ができるためである。

【０００３】このような従来の光電子ハイブリッドモジ
ュールの構成を、図９に基づいて説明する。なお、図９
では埋め込んだりされていて点線で表すべきところも分
かり易くするため実線で示してある。

【０００４】図９の斜視図に示すように、従来の光電子
ハイブリッドモジュールにおいては、シリコンからなる
基板１上に、石英系ガラスによるクラッド２とその中に
埋め込まれたコア３より構成される光導波路部４が形成
され、この光導波路部４の一部を取り除いて形成した領
域５上には、光素子６や電子素子７を駆動したり電気信
号を入出力したりするための電気配線８が形成されてい
る。光導波路部４においては、様々な光信号処理を実現
する平面光波回路（Ｐｌａｎａｒ Ｌｉｇｈｔｗａｖｅ
Ｃｉｒｃｕｉｔ：ＰＬＣ）が形成されており、この平
面光波回路と共に光素子６や電子素子７を搭載できる機
能を付加した基板をＰＬＣプラットフォームと称して、
光と電気の信号処理を融合させる基板として近年光モジ
ュールに導入されている。光素子搭載領域５ａには、光
素子６の活性層（あるいは光吸収層）９と、光導波路部
４のコア３との光軸の高さ方向の基準面として機能する
シリコンテラス１０がある。光素子６と電子素子７は、
電気配線８上において、半田バンプ１１を介してハイブ
リッド実装されている。さらに前記光素子６の活性層
（あるいは光吸収層）９は、領域５ａにおいて、コア３
と光学的にも結合するように搭載されている。また、５
ｂは電子素子搭載領域を示す。

【０００５】図９で示した光電子ハイブリッドモジュー
ルを作製する従来の光素子６と電子素子７の実装方法に
ついて述べる。ＰＬＣプラットフォーム上に半田バンプ
１１を用いて光素子６を搭載する方法についての詳細
は、例えば「特開平１０−１３３０４６号公報「光素子
実装基板およびハイブリッド光集積回路」」、あるいは
「Ｓ．Ｍｉｎｏ，Ｔ．Ｏｈｙａｍａ，Ｙ．Ａｋａｈｏｒ
ｉ，Ｙ．Ｙａｍａｄａ，Ｍ，Ｙａｎａｇｉｓａｗａ，
Ｔ．Ｈａｓｈｉｍｏｔｏ、ａｎｄＹ．Ｉｔａｙａ”１０
Ｇｂｉｔ／ｓ ｈｙｂｒｉｄ−ｉｎｔｅｇｒａｔｅｄ
ｌａｓｅｒ ｄｉｏｄｅ ａｒｒａｙ ｍｏｄｕｌｅ
ｕｓｉｎｇ ａ ｐｌａｎａｒ ｌｉｇｈｔｗａｖｅ
ｃｉｒｃｕｉｔ（ＰＬＣ）−ｐｌａｔｆｏｍ”，Ｅｌｅ
ｃｔｒｏｎ．Ｌｅｔｔ．，１９９６，ｖｏｌ．３２，ｎ
ｏ．２４，ｐｐ．２２３２−２２３３」を参照すると良
いが、ここで図１０（ａ）〜（ｄ），図１１（ｅ）〜
（ｉ）を参照して簡単に説明する。なお、図９と同じ符
号は同じ部分を示す。

【０００６】図１０（ａ）は、シリコンからなる基板１
上に、石英系ガラスによるクラッド２とその中に埋め込
まれたコア３より構成される光導波路部４を有し、この
光導波路部４の一部を取り除いて形成した領域５上に電
気配線８が形成されたＰＬＣプラットフォームを示して
いる。

【０００７】光素子搭載領域５ａには、光素子６の活性
層（あるいは光吸収層）９と光導波路部４のコア３との
光軸の高さ方向の基準面として機能するシリコンテラス
１０が形成してある。光素子搭載領域５ａの電気配線８
上に形成された光素子用電極１２ａ上には、積層半田パ
タン１３が形成してある。一方、電子素子搭載領域５ｂ
の電気配線８上には電極１２ｂだけを形成した構成とな
っている。

【０００８】図１０（ｂ）以下を説明する前に、半田バ
ンプ１１の形成方法について図１２を参照して説明す
る。図１２（ａ）に示すように、電気配線８の表面は、
スパッタによる薄いガラス層１４で覆われており、ガラ
ス層１４の一部は、ＲＩＥによりコンタクトホールが開
けられいる。このコンタクトホールを覆うようにバリア
メタル１５を堆積して、ＰＬＣプラットフォーム側の電
極１２が構成されている。このバリアメタル１５は、半
田リフロー中に、溶融半田が電気配線８側に拡散するの
を防止する働きがある。図１０（ａ）の電子素子用電極
１２ｂと光素子用電極１２ａは、同じ構造を有してお
り、その形成方法は、半導体プロセス同様に、電子素子
搭載領域５ｂと光素子搭載領域５ａにおいて一括して形
成されている。

【０００９】さらに光素子用電極１２ａでは、バリアメ
タル１５を含んだ広い範囲で半田物質を蒸着により積層
して、積層半田パタン１３を形成する。この積層半田パ
タン１３の組成は、半田リフロー後に共晶半田となるよ
うに蒸着で制御している。この積層半田パタン１３をフ
ラックス中もしくは不活性ガス雰囲気中でリフローする
と、ガラス層１４上の溶融半田が弾かれてバリアメタル
１５上に集まり半田バンプ１１を形成する。この状態を
図１２（ｂ）に示す。

【００１０】前述したように、光素子６はシリコンテラ
ス１０上に置かれるため、図１２（ａ）に示されるよう
に光素子側電極１８ａとＰＬＣプラットフォーム側の積
層半田パタン１３との間には、ギャップｇが存在する。
半田バンプ１１は、このギャップｇを接続できる十分な
高さｈを有して形成する必要がある。半田バンプ１１の
高さｈは、図１２（ｂ）に示されるようにバリアメタル
１５の表面積と積層半田パターン１３の体積で決まるた
め、あらかじめ設計によって高さｈを制御することが可
能である。これらの形成プロセスには通常の半導体プロ
セスで行われるフォトリソグラフィーと蒸着により実施
できるため、半田バンプ１１のサイズ制御は極めて容易
である。

【００１１】以上のようにして、ＰＬＣプラットフォー
ム上の光素子搭載領域５ａの半田バンプ１１ａを形成す
る（図１０（ｂ））。

【００１２】次に光素子６の搭載は、アライメントマー
クを用いたパッシブアライメント法により行われる（図
１０（ｃ））。

【００１３】ＰＬＣプラットフォームと光素子６の位置
決めを行った後、再びＰＬＣプラットフォームを加熱し
て半田バンプ１１ａを再リフローする。この状態で、光
素子６をシリコンテラス１０上に置くだけで光軸合わせ
が完了すると共に、ＰＬＣプラットフォーム上の半田バ
ンプ１１ａは、光素子側電極１８ａと溶融した状態で接
触する。この再リフロー工程も、半田バンプ表面の酸化
進行を抑制するために、不活性ガス雰囲気中で行われ
る。その後、室温に戻すことで、溶融した半田バンプ１
１ａは固化して光素子６を電気的に接続しかつ固定する
（図１０（ｄ））。

【００１４】次に電子素子７の搭載は、転写型微小半田
バンプ形成技術を用いて行う。この方法の詳細は、例え
ば「特開平５−１６６８８０号公報「チップの配線基板
等実装方法」」、あるいは「特開平１０−１０６６４０
号公報「はんだバンプの形成方法およびそれを用いた接
続方法」」を参照すると良い。この方法を図１１を用い
て簡単に説明すると、キャリア基板１６上に、電子素子
側電極１８ｂの配置で蒸着等により形成した半田パタン
１７（図１１（ｅ））を、電子素子側電極１８ｂに転写
して（図１１（ｆ））、半田バンプ１１ｂを形成する
（図１１（ｇ））。そのあと、ＰＬＣプラットフォーム
と電子素子７の位置決めを行い（図１１（ｈ））、電子
素子７の半田バンプ１１ｂをＰＬＣプラットフォーム上
の電子素子用電極１２ｂに接触させて、半田バンプ１１
ｂをリフローすることによって電子素子７を光素子６と
共に同一のＰＬＣプラットフォーム上にハイブリッド実
装できる（図１１（ｉ））。

【００１５】このハイブリッド実装方法で重要なこと
は、光素子６と電子素子７をそれぞれ固定する半田材料
の選定である。すなわち電子素子側の半田バンプ１１ｂ
のリフロー温度が、すでに搭載した光素子側の半田バン
プ１１ａのリフロー温度を越えないという条件を満たす
ことが絶対条件である。なぜならば、光素子側の半田バ
ンプ１１ａが再リフローされると、光素子６が動いてし
まい、光軸ずれを生じる恐れがあるためである。

【００１６】

【発明が解決しようとする課題】このような従来のハイ
ブリッド実装方法であると、光素子６と電子素子７のハ
ンダバンプ１１ａ，１１ｂのそれぞれに異なる半田材料
を選定しなければならないといった問題があった。

【００１７】また光素子６と電子素子７に使用した半田
バンプ１１ａと１１ｂが異なるため、互いの半田バンプ
に劣化をきたさない搭載条件を見出すことが難しいとい
った問題があった。

【００１８】さらに、電子素子７を複数個実装する場合
には、その搭載する素子の数だけ、図１１（ｅ）から図
１１（ｉ）の実装工程を繰り返さなければならないた
め、製造時間がかかるといった問題があった。

【００１９】さらに、図１１（ｈ）から図１１（ｉ）の
電子素子７の実装を繰り返す度に、はじめに実装した電
子素子７の半田バンプ１１ｂにはリフローが複数回にわ
たって繰り返されるため、半田バンプ１１ｂの接続信頼
性が劣化するといった問題があった。

【００２０】また、複数個の電子素子７を実装する方法
として、クリーム半田をスクリーン印刷法により基板１
側の電極上に一括して塗布する方法も取られている。し
かし、このスクリーン印刷法では、印刷マスクを介して
スキージによりクリーム半田を塗布するため、既に光素
子６が実装された基板１では、スキージが光素子７に当
たってしまい塗布できないといった問題があった。

【００２１】また、光素子７の厚さや、ＰＬＣプラット
フォームそのものにも光導波路４の一部を取り除いて形
成した領域５を有するなど表面の凹凸が激しいために、
印刷マスクを基板１に精度よく密着することができなか
った。このためクリーム半田を均―に塗布できないとい
った問題があった。このことは、リフロー後の半田バン
プの高さにばらつきが生じ、電子素子７を実装した際
に、半田バンプと接続できない電極がででくるといった
問題を生じていた。

【００２２】本発明は、以上述べた問題点を解決するた
めになされたものであり、従来の方法よりも、さらに容
易に光素子と電子素子を同一の基板上にハイブリッド集
積できるように、形状の揃った半田バンプを有したハイ
ブリッド集積素子を提供し、またその製造方法を提供す
ることを目的とする。また、複数個の光素子と複数個の
電子素子を同一のハイブリッド集積用基板上にハイブリ
ッド集積でき、かつ各素子との接続信頼性を劣化させる
ことのない素子搭載方法を提供することを目的とする。

【００２３】

【課題を解決するための手段】このような目的を達成す
るために、請求項１に係わる本発明のハイブリッド集積
素子は、光導波路を有する基板上に、光素子と電子素子
をハイブリット集積した素子において、該光素子を固定
する第１の半田バンプと該電子素子を支持する第２の半
田バンプとは前記基板上に一括同時形成されたものであ
り、前記光素子は前記基板と前記光素子との間の前記第
１の半田バンプにより固定し、前記電子素子は前記基板
と前記電子素子との間の前記第２の半田バンプ上で導電
性固定材料により固定したものである。

【００２４】また、請求項２に係わる本発明のハイブリ
ット集積素子の製造方法は、光導波路を有する基板上
に、該光素子を固定するための第１の半田バンプと、該
電子素子を支持するための第２の半田バンプとを、該基
板上で一括同時形成する第１の工程と、該光素子を第１
の半田バンプで固定する第２の工程と、該電子素子を第
２の半田バンプ上で支持し、かつ第２の半田バンプ上で
導電性固定材料により固定する第３の工程と、からなる
ものである。

【００２５】また、請求項３に係わる本発明のハイブリ
ット集積素子の製造方法は、請求項２記載の第３の工程
において、該導電性固定材料を第２の半田バンプ上に塗
布してから、該電子素子を第２の半田バンプ上で該導電
性固定材料により固定するものである。

【００２６】また、請求項４に係わる本発明のハイブリ
ット集積素子の製造方法は、請求項２記載の第３の工程
において、該導電性固定材料を該電子素子の電極上に塗
布してから、該電子素子を第２の半田バンプ上で該導電
性固定材料により固定するものである。

【００２７】また、請求項５に係わる本発明のハイブリ
ット集積素子の製造方法は、請求項２から請求項４のい
ずれかに記載の導電性固定材料が、該基板上に一括形成
した半田バンプの融点よりも低い温度で固化する導電性
固定材料を使用するものである。

【００２８】

【発明の実施の形態】以下に、図面を参照して本発明の
ハイブリット集積素子とその製造方法の実施形態を、詳
細に説明するが、本発明はこれらの実施形態に限定され
るものではない。

【００２９】〔第１実施形態〕図１，図２は、本発明に
よるハイブリット集積素子とその製造方法の第１実施形
態を示すものである。なお、図９〜図１２と同じ符号は
同じ部分を示す。

【００３０】図１（ａ）は、シリコンからなる基板１上
に、石英系ガラスによるクラッド２とその中に埋め込ま
れたコア３より構成される光導波路部４を有し、この光
導波路部４の一部を取り除いて形成した領域５上に電気
配線８が形成された、ＰＬＣプラットフォームを示して
いる。光素子搭載領域５ａには、光素子６の活性層（あ
るいは光吸収層）９とコア３との光軸の高さ方向の基準
面として機能するシリコンテラス１０が形成してある。
電気配線８上には、積層半田パタン１３が形成される
（図１（ａ））。

【００３１】次に、積層半田パタン１３を一括してリフ
ローし、半田バンプ１１を光素子搭載領域５ａと電子素
子搭載領域５ｂに同時に形成する。これら半田バンプ１
１（１１ａ，１１ｂを総称するときは単に１１を用い
る。他の符号についても同じ）の形成方法の詳細は、図
１２で説明した方法と同じである（図１（ｂ））。

【００３２】光素子搭載領域５ａにある半田バンプ１１
ａは、光素子側電極１８ａとＰＬＣプラットフォームの
電極１２ａを直接電気的に接続固定するために用いら
れ、電子素子搭載領域５ｂにある半田バンプ１１ｂは、
電子素子側電極１８ｂを支持するスタッドバンプとして
機能する。本実施形態では、このように機能の異なる半
田バンプ１１ａと半田バンプ１１ｂを、同一プロセスで
一括形成したことを特徴とする。

【００３３】光素子６はシリコンテラス１０上に置かれ
るため、光素子側電極１８ａとＰＬＣプラットフォーム
側の電極１２ａとの間には、図１２（ａ）に示したよう
にギャップｇが存在するが、半田バンプの高さｈは、こ
のギャップｇを接続できるように十分な高さｈを有して
形成している。半田バンプの高さｈは、バリアメタルの
表面積と積層半田の体積で決まるため、あらかじめ設計
して形成が可能である。設計の詳細は、「特開平１０−
１３３０４６号公報「光素子実装基板およびハイブリッ
ド光集積回路」」を参照すればよい。これらの形成プロ
セスには通常の半導体プロセスで行われるフォトリソグ
ラフィーと蒸着により実施可能であるため、半田バンプ
のサイズ制御は極めて容易である。

【００３４】一方、電子素子搭載領域５ｂに形成される
スタッド用の半田バンプ１１ｂも、図１２で説明した方
法と同じプロセスで形成した。ここで電子素子７ごとに
使用する半田バンプ１１ｂの直径や高さ等のサイズは、
各々同じである必要はない。すなわち、電子素子側電極
１８ｂのサイズに合わせて形成してよい。これは、先に
も述べたように、各々のバリアメタルの面積サイズを制
御することで、一回の半田積層で所望のサイズの半田バ
ンプを任意に形成できるためである。

【００３５】これら半田バンプ１１は、ＰＬＣプラット
フォーム全体を加熱して積層半田パタン１３をリフロー
することにより、一括して形成できる。半田リフロー工
程は、半田表面の酸化進行を抑制するために、フラック
ス中で行ったり、不活性ガス雰囲気中で行ったりする
（図１（ｂ））。

【００３６】次に、光素子と電子素子の実装方法につい
て詳細に説明する。

【００３７】半田バンプ１１が形成されたＰＬＣプラッ
トフォームには、まず光素子６から搭載する。光素子６
は、アライメントマークを用いたパッシブアライメント
により位置決めをおこなった（図１（ｃ））。次に、再
びＰＬＣプラットフォームを加熱して半田バンプ１１
（１１ａと１１ｂ）を再リフローする。この状態で、光
素子６をシリコンテラス１０上に置くだけで光軸合わせ
が完了すると共に、ＰＬＣプラットフォーム上の半田バ
ンプ１１ａは、光素子側電極１８ａと溶融した状態で接
触する。再リフロー工程も、半田バンプ表面の酸化進行
を抑制するために、不活性ガス雰囲気中で行った。その
後、室温に戻せば、溶融半田バンプは固化して光素子６
を電気的に接続しかつ固定する（図１（ｄ））。光素子
搭載中においては、電子素子搭載領域５ｂの半田バンプ
１１ｂも再リフローされるが、そのバンプ形状は変化し
ない。

【００３８】次に、電子素子７を搭載する。まず電子素
子搭載領域５ｂにある半田バンプ１１ｂ上に、クリーム
半田１９を塗布する。本実施形態では、クリーム半田１
９をニードル２０より、一定量を供給しながら塗布した
（図２（ｅ））。クリーム半田１９の塗布量は、クリー
ム半田リフロー後に電子素子７と電気的導通がとれかつ
固定できる程度でよいので、半田バンプ１１ｂ上にクリ
ーム半田１９そのものの粘性と表面張力で留まる程度の
微量でよい（図２（ｆ））。クリーム半田塗布後、電子
素子側電極１８ｂとＰＬＣプラットフォーム側の電極１
２ｂとの位置合わせを行い、位置合わせが終了したら、
電子素子側電極１８ｂが半田バンプ１１ｂに接触するま
で押しつける。この時、半田バンプ１１ｂは、高さが均
一でかつ固いので、電子素子を押さえる際のストッパー
の役目をする。すなわち、電子素子７を押さえすぎでク
リーム半田１９を押しつぶしたことにより隣接した電極
間をショートさせることを防いでくれる。このように、
半田バンプ１１ｂは、適当な高さを有した素子支持台と
して機能するため、クリーム半田１９は、半田バンプ１
１ｂを包み込むような形となり、均一な形状の半田バン
プ１１ｂを土台とした安定な状態で電子素子７を固定す
ることになる。最後に、クリーム半田１９をリフローし
て、電子素子７を固定する（図２（ｇ））。

【００３９】ここで重要なことは、クリーム半田１９の
選定である。クリーム半田１９のリフロー温度が、半田
バンプ１１の融点温度を越えないものを使用することが
絶対条件である。なぜならば、半田バンプ１１が再リフ
ローされると、光素子６が動いてしまい光軸ずれが生じ
る恐れがあるためである。

【００４０】以上述べてきた方法を用いて半田バンプ１
１を形成したハイブリッド集積用の基板１を用いて、か
つこの基板１に光素子６と電子素子７をハイブリッド集
積した光電子ハイブリッドモジュールを作製した。ここ
では、光素子６にはＰＤ、電子素子７には、ＰＤから出
力された電気信号を増幅するプリアンプを使用して、こ
れらをＰＬＣプラットフォームにハイブリッド集積して
光受信モジュールを作製した具体例を述べる。半田バン
プ１１には、光素子固定において信頼性があるとされて
いる、ＡｕＳｎ半田を用いた。光素子側電極１８ａとＰ
ＬＣプラットフォーム側の光素子用電極１２ａのバリア
メタル１５（図１２参照）の形状は、共に同じ直径４０
μｍの円形パタンとした。

【００４１】光素子搭載領域５ａのギヤップｇは１０μ
ｍに設計した。このため光素子６を固定するための半田
バンプの高さｈは１０μｍ以上必要となる。「特開平１
０−１３３０４６号公報「光素子実装基板およびハイブ
リッド光集積回路」」より、直径４０μｍの円形バリア
メタルに対して、厚さ４μｍ直径８０μｍの円形ＡｕＳ
ｎ積層半田パタン１３ａを形成することにより、半田リ
フロー後、約１８μｍの高さの半田バンプ１１を形成す
ることができ、これは１０μｍのギャップの接続には十
分な高さである。

【００４２】一方、電子素子側電極１８ｂは、直径８０
μｍの円形パタンであり、ＰＬＣプラットフォーム側の
電子素子用電極１２ｂのバリアメタル１５の形状も同じ
直径８０μｍの円形パタンとした。バリアメタル上に積
層した円形の積層半田パタン１３ｂは直径１５０μｍと
した。ＡｕＳｎ半田の積層厚さは、４μｍであるから、
リフロー後の電子素子用の半田バンプの高さｈは、約２
０μｍとなる。

【００４３】以上のようにＰＬＣプラットフォーム上に
形成したＡｕＳｎの積層半田パタン１３（図１（ａ））
を、フラックス中でリフローして、光素子用と電子素子
用の半田バンプ１１をそれぞれ一括形成した（図１
（ｂ））。ＡｕＳｎ半田の融点温度が約２８０度である
ため、リフロー温度は３００度とした。リフロー終了
後、フラックスは有機溶剤で洗い流した。次に光素子６
とＰＬＣプラットフォームのアライメントを行い（図１
（ｃ））、半田バンプ１１を再びリフローし、この状態
で光素子６をシリコンテラス１０上に接触させて、光素
子６を実装した（図１（ｄ））。

【００４４】次に、電子素子搭載領域５ｂの半田バンプ
１１ｂ上に、クリーム半田１９を塗布した（図２
（ｅ））。クリーム半田１９の塗布量は、半田バンプ１
１ｂの体積と同程度である。クリーム半田１９は、Ｓｎ
Ｐｂ共晶組成のものを使用し、その融点温度は約１８０
度であり、ＡｕＳｎ半田バンプの融点温度よりも十分低
い。プリアンプとＰＬＣプラットフォームのアライメン
トを行った後（図２（ｆ））、プリアンプの電極１８ｂ
が半田バンプ１１ｂに接触するまで押しつけて、その状
態でクリーム半田１９をリフローした（図２（ｇ））。
以上のようにして、光素子６と電子素子７を同一のＰＬ
Ｃプラットフォーム上にハイブリッド集積した光受信モ
ジュールを作製できた。

【００４５】電子素子搭載領域５ｂの半田バンプ１１ｂ
上に塗布する導電性固定材料は、上述したクリーム半田
１９に限定されるものではない。たとえば、導電性接着
剤であってもよい。しかし、導電性接着剤を使用する際
にも、その硬化温度が、前述した理由から、半田バンプ
１１の融点温度よりも低いものでなければならない。

【００４６】さらに、クリーム半田１９や導電性接着剤
による固定強度を高めるために、（図２（ｈ））に示す
ように、電子素子とＰＬＣプラットフォーム間に、フィ
ラー剤２３を流し込むとより接続信頼性を増すことがで
きる。

【００４７】本実施形態によれば、半導体プロセスによ
り半田のサイズを制御できるため、形状の揃った半田バ
ンプを形成できるようになる。このため、半田バンプの
高さｈを均一にできるので、確実に搭載素子との電気的
接続が取れるようになった。このことは、さらに電子素
子搭載時において、ストッパーの役目を有するため隣接
電極間のショートを防止できるようになった。

【００４８】また、従来の電子素子の実装方法で必要で
あった、複雑な工程を有する転写型半田バンプ作製工程
を無くすことができるようになり、光電子ハイブリッド
モジュールの作製時間を大幅に短縮できるようになっ
た。

【００４９】〔第２実施形態〕本発明による第２実施形
態を図３の斜視図に示す。本実施形態では、複数個の光
素子６と複数個の電子素子７を、同一の基板１上にハイ
ブリッド集積した光電子モジュールの作製方法について
図４〜図７を参照して述べる。図３の斜視図では、２つ
の光素子６と２つの電子素子７を実装した場合を示して
いる。なお、図３では埋め込んだりされていて点線で表
すべきところも分り易くするため実線で示してある。

【００５０】第１実施形態と共通するところについて
は、説明を省略もしくは簡略化する。ここで、第１実施
形態と異なるＰＬＣプラットフォームの構造は、シリコ
ンテラス１０上に薄膜積層半田パタン１３ｃが形成され
ている点である。この薄膜積層半田パタン１３ｃは、光
素子６を複数個実装する際に、仮止め半田として機能
し、さらに半田リフロー後は光素子６の固定強度を高め
る働きをする。

【００５１】ＰＬＣプラットフォーム上の半田積層工程
（図４（ａ））は、第１実施形態の図１（ａ）と同様で
ある。この時、薄膜積層半田パタン１３ｃと半田バンプ
に用いる積層半田パタン１３ａ、１３ｂは、フォトリソ
グラフィーと蒸着により同時に形成される。

【００５２】積層半田パタン１３形成後、まず複数個の
光素子６をＰＬＣプラットフォーム上に実装する。本実
施形態においては、第１実施形態とは異なり、光素子６
の実装前に半田バンプ１１を形成しない。複数個の光素
子６の実装は、詳しくは「特開平９−５４２２９号公報
「光素子固定方法」」あるいは「特開平１０−１３３０
４６号公報「光素子実装基板およびハイブリッド光集積
回路」」の方法で行った。この方法を簡単に説明する
と、光素子６とＰＬＣプラットフォームのアライメント
を行い（図４（ｂ））、その後、光素子６を薄膜積層半
田パタン１３ｃ上に押しつけて圧着する（図４
（ｃ））。この一連の工程（図４（ｂ）から（図４
（ｃ））を搭載する光素子６の数だけ繰り返して、全て
の光素子６をＰＬＣプラットフォーム上に仮止めする。
図４では、複数個の光素子６の描写を省略している。す
べての光素子６の仮止めが終了したら、不活性ガス雰囲
気中において積層半田パタン１３をリフローする。する
とシリコンテラス１０上の薄膜積層半田パタン１３ｃ
は、その厚みを変えることなく光素子６をシリコンテラ
ス１０上で固定し、一方光素子用電極１２ａ上の積層半
田パタン１３ａは、半田バンプ１１ａとなって光素子側
の電極１８ａと接続する。この時同時に電子素子用の積
層半田パタン１３ｂもリフローされて半田バンプ１１ｂ
を形成する（図４（ｄ））。このように、半田のリフロ
ーが１回であるため、半田バンプの接続信頼性を劣化さ
せることのない複数個の光素子搭載を実現している。

【００５３】次に、複数個の電子素子７の実装を行う。
第１実施形態の図２（ｅ）と同様に、半田バンプ１１ｂ
一つ一つに、クリーム半田１９を直接塗布していっても
よいが、本実施形態では図５（ｅ）から図６（ｉ）に示
す方法により、一括してクリーム半田１９を半田バンプ
１１ｂ上に塗布する。まず、図５（ｅ）に示すように電
子素子搭載領域５ｂの電極配置で突起部を有するダミー
基板２１を作製する。次にその突起部をクリーム半田槽
２２に浸し（図５（ｆ））、その後引き上げるとクリー
ム半田１９がその粘性と表面張力によって突起部先端に
吸い付く（図５（ｇ））。この時のクリーム半田１９の
吸い付き量は、突起部先端の状態できまるため、その量
は常に一定量となる。そして、ＰＬＣプラットフォーム
上の電子素子用電極１２ｂと位置合わせをおこない、そ
のままダミー基板２１を半田バンプ１１ｂに押しつける
（図６（ｈ））。するとクリーム半田１９は半田バンプ
１１ｂ上に写し取られる（図６（ｉ））。本実施形態で
は、ダミー基板２１をシリコンで加工し、その突起部先
端を熱酸化処理を施すと、クリーム半田１９は発水性の
違いから容易に半田バンプ１１ｂ側に写し取られ易くな
る。

【００５４】このように、クリーム半田１９を電子素子
７ごとに一括して半田バンプ１１ｂ上に塗布することが
可能であるため、第１実施形態の場合と比較して、格段
に塗布工程の時間を短縮することができるようになっ
た。さらに、複数個全ての半田バンプの配置で突起部を
有するダミー基板２１を作製すれば、一回の塗布で済ま
すことも可能である。

【００５５】本実施形態で使用したクリーム半田１９の
リフロー温度も、先に述べた理由より、半田バンプ１１
の融点温度よりも低いものを使用した。

【００５６】その後、電子素子７は、ＰＬＣプラットフ
ォーム上でアライメントを行い（図６（ｊ））、電子素
子７の電極１８ｂが半田バンプ１１ｂに接触するまで押
しつけて仮搭載した。この工程（図５（ｅ）から（図６
（ｊ））を、搭載する電子素子７の数だけ繰り返した。
図４〜６では、複数個の電子素子７の描写を省略してい
る。すべての電子素子７の仮搭載が終了してから、一括
してクリーム半田１９をリフローし、電子素子７をハイ
ブリッド集積した（図６（ｋ））。ここでも、クリーム
半田１９のリフローが１回であるため、接続信頼性を劣
化させることのない複数個の電子素子搭載を実現してい
る。

【００５７】以上のようにして、複数個の光素子６と複
数個の電子素子７をハイブリッド実装した光電子ハイブ
リッドモジュールを作製することができる。

【００５８】本実施形態は、搭載素子数が多くなるほ
ど、また電極の数が多くなるほど有効である。さらに電
極のピッチ間隔が狭くなり電極サイズが小さくなるほど
有効な方法である。

【００５９】また、図６（ｈ）から図６（ｉ）の工程の
かわりに、図７（ａ）から図７（ｃ）に示すように、図
５（ｇ）に示したようにダミー基板２１に写し取ったク
リーム半田１９を、電子素子側の電極１８ｂ上に塗布し
て、その後図７（ｄ）から図７（ｅ）に示すように電子
素子７をＰＬＣプラットフォームに実装してもよい。こ
の場合も、すべての電子素子７の仮搭載が終了してか
ら、一括してクリーム半田１９をリフローできるので、
接続信頼性を劣化させることのない複数個の電子素子搭
載を実現している。

【００６０】本実施形態においても、電子素子７を電子
素子搭載領域５ｂの半田バンプ１１ｂ上で接続する導電
性固定材料は、クリーム半田１９に限定されるものでは
ない。たとえば、導電性接着剤であってもよいが、この
場合でもその硬化温度が、半田バンプ１１の融点よりも
低いものでなければならない。

【００６１】さらに、クリーム半田１９や導電性接着剤
による固定強度を高めるために、第１実施形態の図２
（ｈ）と同様に、電子素子７とＰＬＣプラットフォーム
間にフィラー剤２３を流し込んでもよいし、電子素子全
体を封止剤によりモールドすることによって接続信頼性
を増すことができる。

【００６２】また薄膜積層半田パタン１３ｃの位置に、
ＰＬＣプラットフォーム側と光素子６側に電極があって
も良い。この場合、薄膜積層半田パタン１３ｃを介し
て、光素子６を固定しかつ電気的導通がとれる。

【００６３】〔第３実施形態〕図８は、本発明による電
子素子搭載工程の第３の実施形態を示したものである。
ここでは、前述した第１実施形態や第２実施形態とは異
なり、電子素子７との接続に異方性導電ペースト２４を
使用したハイブリッド集積光電子モジュールの作製方法
について述べる。

【００６４】異方性導電ペーストとは、導電性微粒子を
含有した接着剤であり、このペーストを塗布しただけで
は導電性を有しない。異方性導電ペーストを用いた電子
素子７の一般的な搭載方法は、まず基板側電極上に異方
性導電ペーストを塗布する。次に搭載する素子側電極と
基板側電極を互いに圧着する。このときはじめて、電極
間に挟まれた導電性微粒子を介して電気的接続がなさ
れ、最後に接着剤を硬化することにより電子素子７が固
定される。

【００６５】この方法を用いる場合、確実に電気的導通
を得るために、電極間において局所的に十分な圧力がか
かるように、通常基板側かもしくは素子側の電極上にス
タッドメタルを形成するのが一般的である。

【００６６】本実施形態においては、このスタッドメタ
ルの代わりとして半田バンプ１１を利用したところに特
徴がある。

【００６７】本実施形態において、光素子６を搭載する
方法は、例えば図１（ａ）から図１（ｄ）までの方法
や、図４（ａ）から図４（ｄ）までの方法と同じであ
る。第１あるいは第２実施形態と共通するところについ
ては、説明を省略もしくは簡略化する。光素子６の搭載
終了後、図８（ａ）に示すように、電子素子搭載領域５
ｂ上の半田バンプ１１ｂ上に、異方性導電接着剤２４を
塗布する。異方性導電接着剤２４塗布後、電子素子７側
の電極１８ｂとＰＬＣプラットフォーム側の電極１２ｂ
との位置合わせを行い（図８（ｂ））、位置合わせが終
了したら、電子素子側電極１８ｂを半田バンプ１１ｂ上
に圧着する。この時、電極１８ｂと半田バンプ１１ｂに
挟まれた導電性微粒子２５により電気的導通が得られ、
最後に異方性導電接着剤２４を硬化させて、電子素子７
を固定する（図８（ｃ））。

【００６８】このような方法を搭載する電子素子７の数
だけ繰り返して、複数個の電子素子を、光素子６と共に
同一のＰＬＣプラットフォーム上にハイブリッド集積す
る。本実施形態においても、異方性導電接着剤２４の硬
化温度は、前述した理由から、半田バンプ１１の融点温
度よりも低いものでなければならない。

【００６９】本発明の実施形態によれば、第１実施形態
あるいは第２実施形態で述べてきた電子素子搭載方法と
異なり、電子素子搭載領域５ｂ上の半田バンプ１１ｂ一
つ一つに対して導電性固定材料を塗布する必要が無く、
また導電性固定材料の塗布精度が問われないので塗布工
程の簡易化をさらに進めることができ、大幅な電子素子
実装工程の簡略化が図れる。このことは、搭載する電子
素子７の数が多いほど、または電極数が増大しかつ電極
配置密度が高くなるほど、本実施形態の有効性が増す。

【００７０】この本実施形態の場合に係わらず、光素子
６の数も複数個であっても構わない。この場合のＰＬＣ
プラットフォームの構成と、光素子実装方法および半田
バンプの形成方法は、第２実施形態で述べた方法と同じ
である。

【００７１】

【発明の効果】以上述べたように、本発明にかかるハイ
ブリッド集積素子は、光導波路を有する基板上に、光素
子と電子素子をハイブリッド集積した素子において、該
光素子を固定する第１の半田バンプと該電子素子を支持
する第２の半田バンプとは前記基板上に一括同時形成さ
れたものであり、前記光素子は前記基板と前記光素子と
の間の前記第１の半田バンプにより固定し、前記電子素
子は前記基板と前記電子素子との間の前記第２の半田バ
ンプ上で導電性固定材料により固定したので従来のよう
に複数回のリフローを受けておらず良質の接続が保証さ
れる。

【００７２】また、本発明にかかるハイブリッド集積素
子の製造方法は、光素子を固定するための第１の半田バ
ンプと、該電子素子を支持するための第２の半田バンプ
とを、該基板上で一括同時形成する第１の工程と、該光
素子を第１の半田バンプで固定する第２の工程と、該電
子素子を第２の半田バンプ上で支持し、かつ第２の半田
バンプ上で導電性固定材料により固定する第３の工程と
からなるので、光素子と電子素子搭載のための半田バン
プを一括して形成することが出来る。

【００７３】また、形成できる半田バンプの形状を、半
導体プロセスと同じ方法を用いることにより、形状の揃
った半田バンプを形成できる。このため、半田バンプの
高さが均―にできるため、確実に搭載素子との電気的接
続が取れる。このことは、さらに電子素子搭載時におい
て、ストッパーの役目を有するため隣接電極間のショー
トを防止できる。

【００７４】また従来の電子素子の実装方法であった、
複雑な工程を有する転写型半田バンプ作製工程を無くす
ことができるようになり、光電子ハイブリッドモジュー
ルの作製時間を大幅に短縮できる。

【００７５】また、導電性固定材料を固化する工程が１
回でよいので、接続信頼性を劣化させることのない複数
個の電子素子搭載を実現することができる。

【００７６】さらに、複数個の光素子と複数個の電子素
子を容易に同一の基板上にハイブリッド実装出来るよう
になり、搭載素子数が多くなるほど、また電極の数が多
くなるほど有効となり、また、電極のピッチ間隔が狭く
なり電極サイズが小さくなるほど有効である。

【００７７】さらに、導電性固定材料の塗布精度が問わ
れないので、塗布工程の筒易化をさらに進めることがで
き、大幅な電子素子実装工程の簡略化が図れるようにな
った。このことは、搭載する電子素子の数が多いほど、
または電極数が増大しかつ電極配置密度が高くなるほど
有用性が増す。

【図面の簡単な説明】

【図１】本発明に係わるハイブリット集積素子およびそ
の製造方法の第１実施形態を示す工程図である。

【図２】本発明に係わるハイブリット集積素子およびそ
の製造方法の第１実施形態を示す工程図である。

【図３】本発明に係わるハイブリット集積素子の第２実
施形態を示す斜視図である。

【図４】本発明に係わるハイブリット集積素子およびそ
の製造方法の第２実施形態を示す工程図である。

【図５】本発明に係わるハイブリット集積素子およびそ
の製造方法の第２実施形態を示す工程図である。

【図６】本発明に係わるハイブリット集積素子およびそ
の製造方法の第２実施形態を示す工程図である。

【図７】本発明に係わるハイブリット集積素子およびそ
の製造方法の第２実施形態を示す工程図である。

【図８】本発明に係わるハイブリット集積素子およびそ
の製造方法の第３実施形態を示す工程図である。

【図９】従来技術によるハイブリット集積素子を示す斜
視図である。

【図１０】従来技術によるハイブリット集積素子の製造
方法を示す工程図である。

【図１１】従来技術によるハイブリット集積素子の製造
方法を示す工程図である。

【図１２】従来技術によるハイブリット集積素子の要部
の断面図である。

【符号の説明】

１ 基板 ２ クラッド ３ コア ４ 光導波路部 ５ 領域 ５ａ 光素子搭載領域 ５ｂ 電子素子搭載領域 ６ 光素子 ７ 電子素子 ８ 電気配線 ９ 活性層（あるいは光吸収層） １０ シリコンテラス １１ａ 光素子用半田バンプ（第１の半田バンプ） １１ｂ 電子素子用半田バンプ（第２の半田バンプ） １２ａ 基板側光素子用電極 １２ｂ 基板側電子素子用電極 １３ 積層半田パタン １３ａ 光素子用の積層半田パタン １３ｂ 電子素子用の積層半田パタン １３ｃ 薄膜積層半田パタン １４ ガラス層 １５ バリアメタル １６ キャリア基板 １９ クリーム半田（あるいは導電性接着剤） ２０ ニードル ２１ ダミー基板 ２２ クリーム半田槽 ２３ フィラー剤 ２４ 異方性導電接着剤

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−263724（ＪＰ，Ａ) 特開 昭64−25580（ＪＰ，Ａ) 特開 平５−48073（ＪＰ，Ａ) 特開 平10−133046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 25/00 - 25/18 G02B 6/122 H05K 1/02

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 光導波路を有する基板上に、光素子と電
   子素子をハイブリット集積した素子において、該光素子
   を固定する第１の半田バンプと該電子素子を支持する第
   ２の半田バンプとは前記基板上に一括同時形成されたも
   のであり、前記光素子は前記基板と前記光素子との間の
   前記第１の半田バンプにより固定し、前記電子素子は前
   記基板と前記電子素子との間の前記第２の半田バンプ上
   で導電性固定材料により固定したことを特徴とするハイ
   ブリット集積素子。
2. 【請求項２】 光導波路を有する基板上に、光素子と電
   子素子をハイブリッド集積するハイブリット集積素子の
   製造方法において、 該光素子を固定するための第１の半田バンプと、該電子
   素子を支持するための第２の半田バンプとを、該基板上
   で一括同時形成する第１の工程と、 該光素子を第１の半田バンプで固定する第２の工程と、 該電子素子を第２の半田バンプ上で支持し、かつ第２の
   半田バンプ上で導電性固定材料により固定する第３の工
   程と、 からなることを特徴とするハイブリット集積素子の製造
   方法。
3. 【請求項３】 第３の工程において、該導電性固定材料
   を第２の半田バンプ上に塗布してから、該電子素子を第
   ２の半田バンプ上で該導電性固定材料により固定するこ
   とを特徴とする請求項２に記載のハイブリット集積素子
   の製造方法。
4. 【請求項４】 第３の工程において、該導電性固定材料
   を該電子素子の電極上に塗布してから、該電子素子を第
   ２の半田バンプ上で該導電性固定材料により固定するこ
   とを特徴とする請求項２に記載のハイブリット集積素子
   の製造方法。
5. 【請求項５】 導電性固定材料が、該基板上に一括形成
   した半田バンプの融点よりも低い温度で固化する導電性
   固定材料を使用することを特徴とする請求項２〜４のい
   ずれかに記載のハイブリット集積素子の製造方法。