JP2001007463A - 光電気混載基板およびその製造方法 - Google Patents

光電気混載基板およびその製造方法

Info

Publication number
JP2001007463A
JP2001007463A JP11178766A JP17876699A JP2001007463A JP 2001007463 A JP2001007463 A JP 2001007463A JP 11178766 A JP11178766 A JP 11178766A JP 17876699 A JP17876699 A JP 17876699A JP 2001007463 A JP2001007463 A JP 2001007463A
Authority
JP
Japan
Prior art keywords
optical waveguide
electric
section
wiring
opto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11178766A
Other languages
English (en)
Other versions
JP3491677B2 (ja
Inventor
Sakae Hojo
栄 北城
Mikio Oda
三紀雄 小田
Yuzo Shimada
勇三 嶋田
Masataka Ito
正隆 伊藤
Yoshinobu Kanayama
義信 金山
Masahiko Fujiwara
雅彦 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17876699A priority Critical patent/JP3491677B2/ja
Priority to US09/593,128 priority patent/US6477284B1/en
Publication of JP2001007463A publication Critical patent/JP2001007463A/ja
Priority to US10/254,652 priority patent/US20030053765A1/en
Application granted granted Critical
Publication of JP3491677B2 publication Critical patent/JP3491677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 光導波路部および電気配線部の3次元的な混
載化および低コスト化を図る。 【解決手段】 光電気混載基板は、電気絶縁層4および
微細銅配線5からなる微細電気配線部と、光導波路クラ
ッド層6および光導波路コア層7からなる光導波路部と
を有している。微細電気配線部の電気絶縁層4および光
導波路部6,7は、照射される露光光量によって屈折率
が変化する感光性樹脂で構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光導波路部と電気
配線部とが混載され、光通信等において用いられる光電
気変換機能を有する光電気混載基板およびその製造方法
に関する。
【0002】
【従来の技術】近年では、通信の大容量化および高速化
を実現するために、光交換機や光インターコネクション
装置等の研究開発が活発に行われている。それらの装置
は、電気信号処理部、光信号処理部、および光信号と電
気信号とを相互に変換する光電気変換部を有している。
光電気変換部分は、LD(レーザダイオード)やPD
(フォトダイオード)等の光電変換素子と、それを駆動
または増幅する電気素子とから構成されている。
【0003】従来の光インターコネクションでは、光導
波路が形成され光素子が実装されている基板にはその特
性上シリコン基板が用いられ、また、電気配線が形成さ
れ電気素子が実装されている基板にはセラミック基板ま
たはプリント基板が多く用いられている。互いの基板
は、光素子用基板が電気基板上に搭載された状態で、ボ
ンディングワイヤーによって接続されている。
【0004】また、特開平9−236731号公報に
は、光素子と電気素子との両方が実装された基板が開示
されている。本公報では、光素子と電気素子とがいずれ
もセラミック配線基板上に実装され、光導波路の材料と
してシロキサン系ポリマーが用いている基板が示されて
いる。
【0005】
【発明が解決しようとする課題】しかしながら、光導波
路が形成され光素子が実装されている基板と、電気配線
が形成され電気素子が実装されている基板とをボンディ
ングワイヤーによって接続する構成の従来技術では、そ
のワイヤーが比較的に長いために、伝送容量を上げるた
めに駆動周波数を高くすると信号にノイズが重畳してし
まい、高周波化を実現することができなかった。
【0006】また、特開平9−236731号公報に開
示されている混在基板は、セラミック多層配線基板の上
にシロキサン系ポリマーからなる光導波路が形成されて
いる構成となっている。このように、配線基板と光導波
路とが互いに異なる材料からなる場合には、配線基板の
電気絶縁層と光導波路とを互いに異なる材料で個別のプ
ロセスで形成する必要があり、本混載基板では光導波路
部および電気配線部の3次元的な完全な混載化および低
コスト化を図ることが困難であった。なお、本混載基板
において光導波路用の樹脂として用いられているシロキ
サン系ポリマーは、感光によって微細配線およびビアホ
ールを形成することが難しく、そのため電気絶縁膜用材
料として用いることができない。
【0007】以上の問題点に鑑み、本発明は、光導波路
部および電気配線部の3次元的な混載化および低コスト
化を図ることができる光電気混載基板およびその製造方
法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明の光電気混載基板は、電気配線層と電気絶縁
層とを有する電気配線部と、コア部とクラッド部とから
なる光導波路部とを備えた光電気混載基板であって、前
記電気配線部の電気絶縁層と前記光導波路部とが同じ材
料で構成されていることを特徴とする。
【0009】上記のように構成された本発明の光電気混
載基板によれば、電気配線部と光導波路部とを同じプロ
セスで形成することが可能となるため、光導波路部およ
び電気配線部の3次元的な混載化および光電気混載基板
の低コスト化を図ることが可能となる。
【0010】また、前記電気配線部と前記光導波路部と
が互いに別体に設けられている構成としてもよい。
【0011】あるいは、前記光導波路部が前記電気配線
部の上に設けられている構成としてもよく、また、前記
電気配線部の前記電気絶縁層に前記光導波路部が形成さ
れている構成としてもよい。これにより、光電気混載基
板のさらなる高密度化を図ることが可能となる。
【0012】さらに、前記材料は照射される露光光量に
よって屈折率が変化する感光性樹脂からなり、前記光導
波路部のコア部は、前記光導波路部を構成する前記感光
性樹脂のコア部となる部分の屈折率が前記感光性樹脂の
クラッド部となる部分の屈折率よりも大きくなるよう
に、露光光を前記感光性樹脂の所望の位置に焦点を合わ
せながら走査させることによって形成されている構成と
してもよい。
【0013】加えて、前記電気配線部および前記光導波
路部が基板の上に設けられている構成としてもよい。
【0014】さらに、前記基板がセラミック基板、単層
配線基板あるいは多層配線基板である構成としてもよ
い。
【0015】また、本発明の光電気混載基板の製造方法
は、電気配線層と電気絶縁層とを有する電気配線部と、
コア部とクラッド部とからなる光導波路部とを備えた光
電気混載基板の製造方法であって、前記電気配線部を形
成する工程と、前記光導波路部を形成する工程とを有
し、前記電気配線部の電気絶縁層と前記光導波路部とを
同じ材料で構成することを特徴とする。
【0016】これにより、電気配線部と光導波路部とを
同じプロセスで形成することが可能となり、光導波路部
および電気配線部の3次元的な混載化および光電気混載
基板の低コスト化が図られる。
【0017】また、前記電気配線部を形成する工程と、
前記光導波路部を形成する工程とが、前記電気配線部と
前記光導波路部とを互いに別体となるように設ける工程
を含む構成としてもよい。
【0018】さらに、前記電気配線部と前記光導波路部
とを互いに別体となるように設ける工程は、前記材料を
積層しつつ、該積層された材料の所望の位置に前記電気
配線部および前記光導波路部をそれぞれ構成する工程
と、前記積層された材料の、前記電気配線部および前記
光導波路部のいずれも構成しない箇所を除去する工程と
を有する構成としてもよい。
【0019】また、前記光導波路部を形成する工程は、
前記電気配線部の上に前記光導波路部を形成する工程を
含む構成としてもよく、あるいは、前記電気配線部を形
成する工程と、前記光導波路部を形成する工程とが、前
記電気配線部を形成する工程中において前記電気配線部
の前記電気絶縁層に前記光導波路部を形成する工程を含
む構成としてもよい。これにより、さらなる高密度化が
図られた光電気混載基板が構成される。
【0020】さらに、照射される露光光量によって屈折
率が変化する感光性樹脂を前記材料として用い、前記光
導波路部を構成する前記感光性樹脂のコア部となる部分
の屈折率が前記感光性樹脂のクラッド部となる部分の屈
折率よりも大きくなるように、露光光を前記感光性樹脂
の所望の位置に焦点を合わせながら走査させることによ
って前記光導波路部のコア部を形成する工程を含む構成
としてもよい。
【0021】また、前記電気配線部および前記光導波路
部を基板の上に設ける工程を有する構成としてもよく、
さらに、前記基板として、セラミック基板、単層配線基
板あるいは多層配線基板を用いる構成としてもよい。
【0022】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【0023】(第1の実施形態)図1は、本発明の光電
気混載基板の第1の実施形態を示す断面図である。
【0024】本実施形態の光電気混載基板(以下、「混
載基板」という。)は、銅配線2および層間ビアホール
3によって両表面および内部に電気配線が形成されたセ
ラミック多層配線基板1と、電気絶縁層4および微細銅
配線5からなりセラミック多層配線基板1上に設けられ
た微細電気配線部と、光導波路クラッド層6および光導
波路コア層7からなり同じくセラミック多層配線基板1
上に設けられた光導波路部とを有している。セラミック
多層配線基板1上には、LD(レーザダイオード)8が
高融点はんだバンプ9を介して実装され、またドライバ
用シリコンLSI10がはんだバンプ11を介して実装
されている。さらに、微細電気配線部上には、制御用シ
リコンLSI12が実装されている。
【0025】上記のように構成された混載基板では、制
御用シリコンLSI12がドライバ用シリコンLSI1
0を制御し、ドライバ用シリコンLSI10がLD8を
駆動する。なお、LD8と光導波路コア7とは光学的に
結合されている。
【0026】次に、図2を参照して図1に示した混載基
板の製造工程について説明する。図2は、図1に示した
混載基板の製造工程を示す断面図である。
【0027】混載基板の製造工程では、まず最初に、図
2(a)に示すように、セラミック多層配線基板1を作
成する。
【0028】まず、アルミナ粉末、フラックス、有機バ
インダ、溶剤および可塑剤をボールミル中で良く混合し
た後に、この混合物をブレードによってキャリアテープ
上へ伸展し、乾燥させてグリーンシートを作成する。次
に、グリーンシートに金型で穴開けを行い、この中へ金
属粉末で作成した導体ペーストを充填し、さらにグリー
ンシート上に所望の導体パターンを印刷する。次に、こ
のように構成した複数枚のグリーンシートを積層して焼
成する。以上により、セラミック多層配線基板1が作成
される。
【0029】続いて、同図(b)に示すように、セラミ
ック多層配線基板1の上に、微細電気配線部および光導
波路部を作成する。
【0030】まず、セラミック多層配線基板1上に光導
波路部の下部クラッド層6aおよび微細電気配線部の電
気絶縁層4となる感光性樹脂をスピンコートする。次
に、露光および現像を行い、微細電気配線部として用い
る部分にはビアパターンを形成し、下部クラッド層6a
として用いる部分は一様な樹脂膜として残し、セラミッ
ク多層配線基板1の表面を露出させたい部分は感光性樹
脂を取り除く。なお、上記の感光性樹脂には露光光量に
よって屈折率が変化する樹脂を用い、露光および現像の
プロセスでは、下部クラッド6bの屈折率が後述する光
導波路コア7よりわずかに小さくなるように露光光量を
調整する。その後、樹脂に固有の温度で感光性樹脂を硬
化させる。次に、メッキレジストをスピンコート法を用
いて塗布し、露光および現像を行い、微細銅配線を形成
するパターニングを行った後、銅メッキを施し、微細銅
配線5を形成した後に、メッキレジストを除去する。
【0031】次いで、光導波路コア層7および微細電気
配線部の電気絶縁層4となる感光性樹脂をスピンコート
する。次に、露光および現像を行い、微細電気配線とし
て用いる部分にはビアパターンを形成し、光導波路コア
7として用いる部分にはコアパターンを形成し、セラミ
ック多層配線基板1の表面を露出させたい部分は感光性
樹脂を取り除く。なお、上記の感光性樹脂には露光光量
によって屈折率が変化する樹脂を用い、露光および現像
のプロセスでは、光導波路コア層7のパターニングを行
うとともに、コア層7の屈折率を下部クラッド層6aよ
りわずかに大きくさせるように露光光量を調整する。そ
の後、樹脂に固有の温度で感光性樹脂を硬化させる。次
に、メッキレジストをスピンコート法を用いて塗布し、
露光および現像を行い、微細銅配線を形成するためのパ
ターニングを行った後に銅メッキを施し、微細銅配線5
を形成した後に、メッキレジストを除去する。
【0032】続いて、光導波路クラッド層6の上部クラ
ッド層6bおよび微細電気配線部の電気絶縁層4となる
感光性樹脂をスピンコートする。次に、露光および現像
を行い、微細電気配線として用いる部分にはビアパター
ンを形成し、上部クラッド層6bとして用いる部分には
コアパターンを形成し、セラミック多層配線基板1の表
面を露出させたい部分は感光性樹脂を取り除く。なお、
上記の感光性樹脂には露光光量によって屈折率が変化す
る樹脂を用い、露光および現像のプロセスでは、上部ク
ラッド6bの屈折率が光導波路コア7よりわずかに小さ
くなるように露光光量を調整する。その後、樹脂に固有
の温度で感光性樹脂を硬化させる。次に、メッキレジス
トをスピンコート法を用いて塗布し、露光および現像を
行い、微細銅配線を形成するためのパターニングを行っ
た後に、銅メッキを施し、微細銅配線5を形成した後
に、メッキレジストを除去する。
【0033】続いて、同図(c)に示すように、LD8
を高融点はんだ9を用いてセラミック多層配線基板1上
に実装する。
【0034】最後に、同図(d)に示すように、はんだ
バンプ11を介して、ドライバ用シリコンLSI10を
セラミック多層配線基板1上に実装し、制御用シリコン
LSI12を微細電気配線部上に実装する。
【0035】以上の工程により、電気絶縁層4および微
細銅配線5からなる3層の微細電気配線部と光導波路と
を有し、光素子であるLD8と電気素子であるLSI1
0,12とが実装された混載基板が形成される。上記に
説明した製造方法によれば、セラミック多層配線基板1
上の別々の部分に、微細電気配線部および光導波路部
を、電気絶縁層4および光導波路の材料として同じ材料
を用いて同一のプロセスで作成することができる。な
お、微細電気配線部の配線層数は任意に選ぶことができ
る。また、光導波路は上記のような3次元型光導波路の
構成に限られない。
【0036】図3は、図1に示した混載基板における光
導波路の側面図である。
【0037】図から分かるように、セラミック多層配線
基板1上には、光導波路クラッド層6が光導波路コア層
7を囲むような構造で光導波路が形成されている。な
お、図3には3つの光導波路コア層7が設けられている
例を示しているが、コア層7の数は光回路の使用目的等
に応じて変更してもよい。
【0038】(第2の実施形態)図4は、本発明の混載
基板の第2の実施形態を示す断面図である。
【0039】本実施形態の混載基板は、銅配線22およ
び層間ビアホール23によって両表面および内部に電気
配線が形成されたセラミック多層配線基板21を有して
いる。配線基板21の上面には、電気絶縁層24および
微細銅配線25からなる微細電気配線層部が全体にわた
って形成されており、さらに、微細電気配線層部上の必
要な部分には、光導波路コア層27および光導波路クラ
ッド26からなる光導波路部が形成されている。電気絶
縁層24と光導波路部とは同じ材料で形成されている。
さらに、微細電気配線層部上には、LD28が高融点は
んだバンプ29を介して実装され、ドライバ用シリコン
LSI30および制御用シリコンLSI32がはんだバ
ンプ31を介して実装されている。
【0040】上記のように構成された混載基板では、制
御用シリコンLSI32がドライバ用シリコンLSI1
0を制御し、ドライバ用シリコンLSI30がLD28
を駆動する。なお、レーザダイオード28と光導波路コ
ア27とは光学的に結合されている。
【0041】次に、図5を参照して図4に示した混載基
板の製造工程について説明する。図5は、図4に示した
混載基板の製造工程を示す断面図である。
【0042】混載基板の製造工程では、まず最初に、図
5(a)に示すように、セラミック多層配線基板21を
作成する。
【0043】まず、アルミナ粉末、フラックス、有機バ
インダ、溶剤および可塑剤をボールミル中で良く混合し
た後に、この混合物をブレードによってキャリアテープ
上へ伸展し、乾燥させてグリーンシートを作成する。次
に、グリーンシートに金型で穴開けを行い、この中へ金
属粉末で作成した導体ペーストを充填し、さらにグリー
ンシート上に所望の導体パターンを印刷する。次に、こ
のように構成した複数枚のグリーンシートを積層して焼
成する。以上により、セラミック多層配線基板21が作
成される。
【0044】続いて、同図(b)に示すように、セラミ
ック多層配線基板21の上面全体に微細電気配線部を作
成する。
【0045】まず、セラミック多層配線基板21上に、
電気絶縁層24となる感光性樹脂をスピンコート法によ
り塗布する。次に、露光および現像を行い、電気絶縁層
のパターンを形成した後に、樹脂に固有の温度で加熱を
行い、樹脂を硬化させる。次に、メッキレジストをスピ
ンコート法で塗布し、露光および現像を行い、電気導体
層のパターニングを行った後に銅メッキを施し、微細銅
配線25を形成する。さらに、上記の電気絶縁層の形成
工程と微細銅配線層の形成工程とを必要な回数だけ繰り
返して実施することにより、所望の微細電気配線層部が
セラミック多層配線基板21上に作成される。
【0046】続いて、同図(c)に示すように、セラミ
ック多層配線基板21上に形成した電気絶縁層4および
微細銅配線5からなる微細電気配線部の上に、光導波路
部を作成する。
【0047】まず、光導波路部の下部クラッド層26a
となる電気絶縁層24と同じ樹脂を微細電気配線部の上
にスピンコート法により塗布して露光および現像を行
い、光導波路下部クラッド層26aを所望の形状にパタ
ーニングし、樹脂に固有の温度で樹脂を硬化させる。次
に、光導波路コア層27となる電気絶縁層24と同じ樹
脂をスピンコート法により塗布し、露光および現像を行
い目的部分に光導波路コア層7をパターニングし、樹脂
に固有の温度で樹脂を硬化させる。
【0048】次に、光導波路上部クラッド層26bとな
る電気絶縁層24と同じ樹脂をスピンコート法により塗
布して露光および現像を行い、上部クラッド層26bを
所望の形状にパターニングし、樹脂に固有の温度で樹脂
を硬化させる。なお、クラッド層26a,26bおよび
コア層27を構成する樹脂には露光光量によって屈折率
が変化する材料を用い、露光および現像のプロセスで
は、パターニングを行うとともに光導波路コア層27の
屈折率がクラッド層26の屈折率よりもわずかに高くな
るように露光光量を調整する。
【0049】最後に、同図(d)に示すように、LD2
8を高融点はんだ29を介して微細電気配線部上に実装
するとともに、ドライバ用シリコンLSI30および制
御用シリコンLSI32をはんだバンプ31を介して微
細電気配線部上に実装する。
【0050】以上の工程により、本実施形態の混載基板
が形成される。上記に説明した製造方法によれば、電気
絶縁層24および光導波路の材料として同じ材料を用い
て同一のプロセスで、セラミック多層配線基板21の微
細電気配線部の上に光導波路部を作成することができ
る。なお、微細電気配線部の配線層数は任意に選ぶこと
ができる。また、光導波路は上記のような3次元型光導
波路の構成に限られない。
【0051】(第3の実施形態)図6は、本発明の混載
基板の第3の実施形態を示す断面図である。
【0052】本実施形態の混載基板は、銅配線42およ
び層間ビアホール43によって両表面および内部に電気
配線が形成されたセラミック多層配線基板41を有して
いる。配線基板41の上面には、電気絶縁層44および
微細銅配線45からなる微細電気配線層部が全体にわた
って形成されており、さらに、微細電気配線層部内に
は、光導波路である光送信用コア層53および光受信用
コア層55が形成されている。電気絶縁層44と光導波
路とは同じ材料で形成されている。微細電気配線層部上
には、LD48が高融点はんだバンプ49を介して実装
され、PD54、ドライバ用シリコンLSI50および
制御用シリコンLSI52がはんだバンプ51を介して
実装されている。
【0053】上記のように構成された本実施形態の混載
基板では、制御用シリコンLSI52がドライバ用シリ
コンLSI50を制御し、ドライバ用シリコンLSI5
0がLD48を駆動する。なお、LD48と光送信用コ
ア53、PD54と光受信用コア55とは、それぞれ互
いに光学的に結合されている。
【0054】次に、図7を参照して図6に示した混載基
板の製造工程について説明する。図7は、図6に示した
混載基板の製造工程を示す断面図である。
【0055】まず、アルミナ粉末、フラックス、有機バ
インダ、溶剤および可塑剤をボールミル中で良く混合し
た後に、この混合物をブレードによってキャリアテープ
上へ伸展し、乾燥させてグリーンシートを作成する。次
に、グリーンシートに金型で穴開けを行い、この中へ金
属粉末で作成した導体ペーストを充填し、さらにグリー
ンシート上に所望の導体パターンを印刷する。次に、こ
のように構成した複数枚のグリーンシートを積層して焼
成する。以上により、セラミック多層配線基板41が作
成される。
【0056】続いて、同図(b)に示すように、セラミ
ック多層配線基板41の上面全体に微細電気配線部を作
成する。
【0057】まず、セラミック多層配線基板41上に、
電気絶縁層44となる感光性樹脂をスピンコート法によ
り塗布する。次に、露光および現像を行い、電気絶縁層
のパターンを形成した後に、樹脂に固有の温度で加熱を
行い、樹脂を硬化させる。次に、メッキレジストをスピ
ンコート法で塗布し、露光および現像を行い、電気導体
層のパターニングを行った後に銅メッキを施し、微細銅
配線45を形成する。さらに、上記の電気絶縁層の形成
工程と微細銅配線の形成工程とを必要な回数だけ繰り返
して実施することにより、所望の微細電気配線層部がセ
ラミック多層配線基板41上に作成される。
【0058】続いて、同図(c)に示すように、セラミ
ック多層配線基板41上に形成した微細電気配線部の電
気絶縁層44内に、光導波路を作成する。感光性樹脂に
は、照射される露光光としてのレーザ光の光量によって
屈折率が変化する樹脂を用い、光導波路コア層53,5
5の屈折率が周囲の電気絶縁層44よりもわずかに大き
くなるように、レーザ光を感光性樹脂のコア層53,5
5を形成する位置に焦点を合わせながら走査させること
で、感光性樹脂に3次元的に光導波路コア層53,55
を書き込む。
【0059】最後に、同図(d)に示すように、LD4
8を高融点はんだ49を介して微細電気配線部上に実装
するとともに、PD54、ドライバ用シリコンLSI5
0および制御用シリコンLSI52をはんだバンプ51
を介して微細電気配線部上に実装する。
【0060】以上の工程により、本実施形態の混載基板
が形成される。上記に説明した製造方法によれば、電気
絶縁層44および光導波路の材料として同じ材料を用い
て同一のプロセスで、セラミック多層配線基板41の微
細電気配線部の上に光導波路部を作成することができ
る。
【0061】
【実施例】本発明の混載基板を実現するためには、光透
過性が高く、かつ低コストな微細加工を実現する材料が
必要である。例えば、フルオレン骨格を有するエポキシ
アクリレート樹脂(新日鉄化学(株)製のV259P
A)は、これらの条件を満たしており、シングルモード
用光導波路としての光損失が0.3dB/cm程度であ
り、光導波路用として開発されている他のポリマー材と
比較しても遜色ない性能を有している。また、上記のエ
ポキシアクリレート樹脂は、UV感光性を有しており、
しかも微細化に必要となる解像度も高いので、数ミクロ
ン程度の電気配線を低コストで形成することが可能であ
る。
【0062】ここで、フルオレン骨格を有するエポキシ
アクリレート樹脂を用いて光導波路を形成する工程につ
いて説明する。
【0063】まず、光導波路を形成する基板に、フルオ
レン骨格を有するエポキシアクリレート樹脂を溶解した
コーティング溶液をスピンコーティング法、ディップコ
ーティング法等により塗布し、塗布膜を得る。次に、ベ
ーキング処理を施し溶媒を蒸発させた後、露光を行い下
部クラッドを適当な屈折率に調整する。次いで、160
℃〜250℃で30〜90分程度の加熱処理(ポストベ
ーク)を行うことにより、露光部を固化させ下部クラッ
ドを作成する。次に、下部クラッド上にフルオレン骨格
を有するエポキシアクリレート樹脂を溶解したコーティ
ング溶液をスピンコーティング法、ディップコーティン
グ法等により塗布し、塗布膜を得る。次に、ベーキング
処理を施し溶媒を蒸発させた後に、所定のパターンを施
したガラスマスクを通して露光を行い、コアの屈折率を
調整すると共に、目的の部分を硬化させる。このとき、
コアの屈折率は、その周辺のクラッドの屈折率よりも1
%以下の違いで小さいことが必要である。
【0064】次に、上記の基板を水酸化カリウム、ある
いはアミン系のアルカリ現像液に浸し、未露光部分を溶
解して現像し、さらに160℃〜250℃で30〜90
分程度の加熱処理(ポストベーク)を行うことにより、
露光部を固化させ、光導波路コアの形状を作成する。次
に、上部クラッドとして、コアおよび下部クラッド上に
フルオレン骨格を有するエポキシアクリレート樹脂を上
記の下部クラッドと同様の方法で成膜する。以上の工程
により、耐熱性を持ち、コア断面の高さおよび幅が数μ
m程度のシングルモード光導波路や、コア断面の高さお
よび幅が数10μm程度のマルチモード光導波路を簡便
な方法で作成することができる。
【0065】また、他の実施例としては、例えば図1に
示すような構成の混載基板において、LD8から発生す
る熱を効果的に放熱させるために、セラミック多層配線
基板1のセラミック材料として、熱伝導性の良い窒化ア
ルミニウム、炭化シリコン、あるいは酸化ベリリウムを
用いてもよい。
【0066】さらに、他の実施例としては、例えば図1
に示すような構成の混載基板において、LD8をダイボ
ンディングする際に、温度変化によるLD8とセラミッ
ク多層配線基板1との間の熱膨張差によってLD8に生
じるひずみが小さくなるように、セラミック多層配線基
板1のセラミック材料としてLD8の材料の熱膨張係数
に近い材料を用いてもよい。
【0067】ここで、上記に説明した各実施形態および
実施例では、セラミック多層配線基板の上に電気配線部
および光導波路部が設けられている例を示したが、本発
明の光電気混載基板は、電気配線部および光導波路部が
基板上に設けられていることは必ずしも必要ではない。
また、電気配線部および光導波路部が基板上に設けられ
ている構成にあっては、基板はセラミック多層配線基板
に限られず、単なるセラミック基板や単層配線基板等の
任意の構成の基板の上に電気配線部および光導波路部が
設けられている構成としてもよい。
【0068】なお、本発明は上述の各実施形態および各
実施例に何ら限定されるものではなく、本発明の要旨を
逸脱しない範囲で種々の変更や改良等を加えることは何
ら差し支えない。
【0069】
【発明の効果】以上説明したように、本発明は、電気配
線部の電気絶縁層と光導波路部とが同じ材料で構成され
ているので、電気配線部と光導波路部とを同じプロセス
で形成することができ、光導波路部および電気配線部の
3次元的な混載化および光電気混載基板の低コスト化を
図ることができる。
【図面の簡単な説明】
【図1】本発明の光電気混載基板の第1の実施形態を示
す断面図である。
【図2】図1に示した混載基板の製造工程を示す断面図
である。
【図3】図1に示した混載基板における光導波路の側面
図である。
【図4】本発明の混先基板の第2の実施形態を示す断面
図である。
【図5】図4に示した混載基板の製造工程を示す断面図
である。
【図6】本発明の混載基板の第3の実施形態を示す断面
図である。
【図7】図6に示した混載基板の製造工程を示す断面図
である。
【符号の説明】
1,21,41 セラミック多層配線基板 2,22,42 銅配線 3,23,43 層間ビアホール 4,24,44 電気絶縁層 5,25,45 微細銅配線 6,26 光導波路クラッド層 6a,26a 下部クラッド層 6b,26b 上部クラッド層 7,27 光導波路コア層 8,28,48 LD(レーザダイオード) 9,29,49 高融点はんだバンプ 10,30,50 ドライバ用シリコンLSI 11,31,51 はんだバンプ 12,32,52 制御用シリコンLSI 53 光送信用コア層 54 PD(フォトダイオード) 55 光受信用コア層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 G02B 6/12 B // H01L 31/0232 M H01S 5/022 H01L 31/02 C (72)発明者 嶋田 勇三 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 伊藤 正隆 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 金山 義信 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 藤原 雅彦 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 2H047 KA03 KB09 MA07 PA11 PA28 TA13 5E338 AA03 AA16 AA18 BB63 CC01 CC10 EE11 EE23 EE32 5E346 AA04 AA12 AA15 AA43 BB01 BB20 CC08 CC09 DD03 DD22 DD47 EE33 FF07 FF45 GG15 GG17 GG23 HH06 HH25 HH32 HH33 5F073 AB21 AB25 FA06 FA22 FA30 5F088 BB01 JA03 JA14 KA10

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 電気配線層と電気絶縁層とを有する電気
    配線部と、コア部とクラッド部とからなる光導波路部と
    を備えた光電気混載基板であって、 前記電気配線部の電気絶縁層と前記光導波路部とが同じ
    材料で構成されていることを特徴とする光電気混載基
    板。
  2. 【請求項2】 前記電気配線部と前記光導波路部とが互
    いに別体に設けられている請求項1に記載の光電気混載
    基板。
  3. 【請求項3】 前記光導波路部が前記電気配線部の上に
    設けられている請求項1に記載の光電気混載基板。
  4. 【請求項4】 前記電気配線部の前記電気絶縁層に前記
    光導波路部が形成されている請求項1に記載の光電気混
    載基板。
  5. 【請求項5】 前記材料は照射される露光光量によって
    屈折率が変化する感光性樹脂からなり、前記光導波路部
    のコア部は、前記光導波路部を構成する前記感光性樹脂
    のコア部となる部分の屈折率が前記感光性樹脂のクラッ
    ド部となる部分の屈折率よりも大きくなるように、露光
    光を前記感光性樹脂の所望の位置に焦点を合わせながら
    走査させることによって形成されている請求項1から4
    のいずれか1項に記載の光電気混載基板。
  6. 【請求項6】 前記電気配線部および前記光導波路部が
    基板の上に設けられている請求項1から5のいずれか1
    項に記載の光電気混載基板。
  7. 【請求項7】 前記基板がセラミック基板、単層配線基
    板あるいは多層配線基板である請求項6に記載の光電気
    混載基板。
  8. 【請求項8】 電気配線層と電気絶縁層とを有する電気
    配線部と、コア部とクラッド部とからなる光導波路部と
    を備えた光電気混載基板の製造方法であって、 前記電気配線部を形成する工程と、前記光導波路部を形
    成する工程とを有し、前記電気配線部の電気絶縁層と前
    記光導波路部とを同じ材料で構成することを特徴とする
    光電気混載基板の製造方法。
  9. 【請求項9】 前記電気配線部を形成する工程と、前記
    光導波路部を形成する工程とが、前記電気配線部と前記
    光導波路部とを互いに別体となるように設ける工程を含
    む請求項8に記載の光電気混載基板の製造方法。
  10. 【請求項10】 前記電気配線部と前記光導波路部とを
    互いに別体となるように設ける工程は、前記材料を積層
    しつつ、該積層された材料の所望の位置に前記電気配線
    部および前記光導波路部をそれぞれ構成する工程と、 前記積層された材料の、前記電気配線部および前記光導
    波路部のいずれも構成しない箇所を除去する工程とを有
    する請求項9に記載の光電気混載基板の製造方法。
  11. 【請求項11】 前記光導波路部を形成する工程は、前
    記電気配線部の上に前記光導波路部を形成する工程を含
    む請求項8に記載の光電気混載基板の製造方法。
  12. 【請求項12】 前記電気配線部を形成する工程と、前
    記光導波路部を形成する工程とが、前記電気配線部を形
    成する工程中において前記電気配線部の前記電気絶縁層
    に前記光導波路部を形成する工程を含む請求項8に記載
    の光電気混載基板の製造方法。
  13. 【請求項13】 照射される露光光量によって屈折率が
    変化する感光性樹脂を前記材料として用い、前記光導波
    路部を構成する前記感光性樹脂のコア部となる部分の屈
    折率が前記感光性樹脂のクラッド部となる部分の屈折率
    よりも大きくなるように、露光光を前記感光性樹脂の所
    望の位置に焦点を合わせながら走査させることによって
    前記光導波路部のコア部を形成する工程を含む請求項8
    から12のいずれか1項に記載の光電気混載基板の製造
    方法。
  14. 【請求項14】 前記電気配線部および前記光導波路部
    を基板の上に設ける工程を有する請求項8から13のい
    ずれか1項に記載の光電気混載基板の製造方法。
  15. 【請求項15】 前記基板として、セラミック基板、単
    層配線基板あるいは多層配線基板を用いる請求項14に
    記載の光電気混載基板の製造方法。
JP17876699A 1999-06-14 1999-06-24 光電気混載基板およびその製造方法 Expired - Fee Related JP3491677B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17876699A JP3491677B2 (ja) 1999-06-24 1999-06-24 光電気混載基板およびその製造方法
US09/593,128 US6477284B1 (en) 1999-06-14 2000-06-13 Photo-electric combined substrate, optical waveguide and manufacturing process therefor
US10/254,652 US20030053765A1 (en) 1999-06-14 2002-09-26 Photo-electric combined substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17876699A JP3491677B2 (ja) 1999-06-24 1999-06-24 光電気混載基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001007463A true JP2001007463A (ja) 2001-01-12
JP3491677B2 JP3491677B2 (ja) 2004-01-26

Family

ID=16054249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17876699A Expired - Fee Related JP3491677B2 (ja) 1999-06-14 1999-06-24 光電気混載基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3491677B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341454A (ja) * 2002-05-28 2004-12-02 Matsushita Electric Works Ltd 光電気混載基板の製造方法
JPWO2004095093A1 (ja) * 2003-04-23 2006-07-13 太陽インキ製造株式会社 光導波路、光電気混載基板および該光電気混載基板の製造方法
JP2006351718A (ja) * 2005-06-14 2006-12-28 Nec Corp 光素子及びそれを用いた光モジュール
US7266262B2 (en) 2002-10-24 2007-09-04 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
JP2009103827A (ja) * 2007-10-22 2009-05-14 Panasonic Electric Works Co Ltd 光電複合基板及びその製造方法
EP2083294A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083295A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083296A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
WO2010038871A1 (ja) * 2008-10-03 2010-04-08 ソニー株式会社 半導体装置
KR101230512B1 (ko) 2003-11-21 2013-02-18 스미토모 베이클리트 컴퍼니 리미티드 광-유도 열 현상형 막 및 광도파로 형성 방법
KR101258036B1 (ko) 2004-02-16 2013-04-24 닛토덴코 가부시키가이샤 광 도파로 및 그의 제조방법
EP2662716A1 (en) * 2012-05-08 2013-11-13 Nitto Denko Corporation Opto-electric hybrid board and method of manufacturing same
JP2014167652A (ja) * 2014-05-21 2014-09-11 Panasonic Corp 光電複合基板の製造方法
US9201203B2 (en) 2012-03-08 2015-12-01 Shinko Electric Industries Co., Ltd. Photoelectric composite substrate and method of manufacturing the same
JP2017536696A (ja) * 2014-10-28 2017-12-07 フィニサー コーポレイション 多層基板
JP2023516161A (ja) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー 基板および半導体レーザー

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341454A (ja) * 2002-05-28 2004-12-02 Matsushita Electric Works Ltd 光電気混載基板の製造方法
JP4539031B2 (ja) * 2002-05-28 2010-09-08 パナソニック電工株式会社 光電気混載基板の製造方法
US7266262B2 (en) 2002-10-24 2007-09-04 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
JPWO2004095093A1 (ja) * 2003-04-23 2006-07-13 太陽インキ製造株式会社 光導波路、光電気混載基板および該光電気混載基板の製造方法
KR101230512B1 (ko) 2003-11-21 2013-02-18 스미토모 베이클리트 컴퍼니 리미티드 광-유도 열 현상형 막 및 광도파로 형성 방법
KR101258036B1 (ko) 2004-02-16 2013-04-24 닛토덴코 가부시키가이샤 광 도파로 및 그의 제조방법
JP2006351718A (ja) * 2005-06-14 2006-12-28 Nec Corp 光素子及びそれを用いた光モジュール
JP2009103827A (ja) * 2007-10-22 2009-05-14 Panasonic Electric Works Co Ltd 光電複合基板及びその製造方法
US7747123B2 (en) 2008-01-24 2010-06-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083294A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
US7616846B2 (en) 2008-01-24 2009-11-10 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083296A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
US7957622B2 (en) 2008-01-24 2011-06-07 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083295A2 (en) 2008-01-24 2009-07-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
US9035411B2 (en) 2008-10-03 2015-05-19 Sony Corporation Semiconductor device
WO2010038871A1 (ja) * 2008-10-03 2010-04-08 ソニー株式会社 半導体装置
US9201203B2 (en) 2012-03-08 2015-12-01 Shinko Electric Industries Co., Ltd. Photoelectric composite substrate and method of manufacturing the same
EP2662716A1 (en) * 2012-05-08 2013-11-13 Nitto Denko Corporation Opto-electric hybrid board and method of manufacturing same
US8837874B2 (en) 2012-05-08 2014-09-16 Nitto Denko Corporation Opto-electric hybrid board and method of manufacturing same
JP2014167652A (ja) * 2014-05-21 2014-09-11 Panasonic Corp 光電複合基板の製造方法
JP2017536696A (ja) * 2014-10-28 2017-12-07 フィニサー コーポレイション 多層基板
JP2023516161A (ja) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー 基板および半導体レーザー

Also Published As

Publication number Publication date
JP3491677B2 (ja) 2004-01-26

Similar Documents

Publication Publication Date Title
KR100720854B1 (ko) 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법
KR100661955B1 (ko) 광 도파 장치 및 그 제조 방법
JP2001007463A (ja) 光電気混載基板およびその製造方法
US20080044127A1 (en) Printed Circuit Board Element Comprising at Least One Optical Waveguide, and Method for the Production of Such a Printed Circuit Board Element
JP4690870B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP5313849B2 (ja) 光導波路装置及びその製造方法
JP3405402B2 (ja) 並列伝送型光モジュールおよびその製造方法
JP2002006161A (ja) 光配線基板および光配線モジュール並びにそれらの製造方法
JP2011237503A (ja) 光電気複合基板及びその製造方法
JP2001166167A (ja) 光配線層及びその製造方法並びに光・電気配線基板及びその製造法並びに実装基板
KR100809396B1 (ko) 광전 전송 배선판, 이의 제조 방법, 및 이를 이용한 광전전송 방법
JP2000298217A (ja) 光・電気配線基板及び製造方法並びに実装基板
JP2010113102A (ja) 光電気混載基板および電子機器
JP4538949B2 (ja) 光部品搭載用基板製造方法
JPH1152198A (ja) 光接続構造
JP2007108228A (ja) 光電気混載基板およびその製造方法
JP4590722B2 (ja) 光部品搭載用基板製造方法
JP2000340906A (ja) 光・電気配線基板及びその製造方法並びに実装基板
JP4304764B2 (ja) 光・電気配線基板及び製造方法並びに実装基板
JP2006310417A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2001004856A (ja) 光モジュール実装基板およびその製造方法
JP2019028117A (ja) 光導波路の製造方法
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
JP2001007461A (ja) 光・電気配線基板及び実装基板
JP2001083346A (ja) 電気光混載配線板及び電気光混載モジュール並びにその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees