JP2001004856A - 光モジュール実装基板およびその製造方法 - Google Patents
光モジュール実装基板およびその製造方法Info
- Publication number
- JP2001004856A JP2001004856A JP17877499A JP17877499A JP2001004856A JP 2001004856 A JP2001004856 A JP 2001004856A JP 17877499 A JP17877499 A JP 17877499A JP 17877499 A JP17877499 A JP 17877499A JP 2001004856 A JP2001004856 A JP 2001004856A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical
- substrate
- module mounting
- optical module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 光部品間の相対位置を高精度に設定する。
【解決手段】 セラミック基板２０に凸部２０ａを設
け、その上にダイアモンド・ライク・カーボン（ＤＬ
Ｃ）薄膜層１０を形成する。さらに基板全面に下クラッ
ド層２２、コア層２３を積層する。そして基板２０の上
面から研磨する。研磨が進行すると、凸部上のコア層２
３と下クラッド層２２が除去され、ＤＬＣ薄膜層１０が
露出する。ＤＬＣ薄膜層１０は硬度が高いので、研磨さ
れず、研磨はここで進行が停止する。凸部２０ａ以外の
部分では、コア層２３がＤＬＣ薄膜層１０の上面と同じ
高さまで研磨される。研磨後に、ＤＬＣ薄膜層１０上に
接合電極２５を介してＬＤ２１が装着される。凸部以外
の部分には、コア層２３、上クラッド層２４が積層され
て光導波路が構成されている。
け、その上にダイアモンド・ライク・カーボン（ＤＬ
Ｃ）薄膜層１０を形成する。さらに基板全面に下クラッ
ド層２２、コア層２３を積層する。そして基板２０の上
面から研磨する。研磨が進行すると、凸部上のコア層２
３と下クラッド層２２が除去され、ＤＬＣ薄膜層１０が
露出する。ＤＬＣ薄膜層１０は硬度が高いので、研磨さ
れず、研磨はここで進行が停止する。凸部２０ａ以外の
部分では、コア層２３がＤＬＣ薄膜層１０の上面と同じ
高さまで研磨される。研磨後に、ＤＬＣ薄膜層１０上に
接合電極２５を介してＬＤ２１が装着される。凸部以外
の部分には、コア層２３、上クラッド層２４が積層され
て光導波路が構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信用光モジュ
ールの実装基板およびその製造方法に関する。
ールの実装基板およびその製造方法に関する。
【０００２】
【従来の技術】近年、光ファイバ、半導体レーザ（Ｌ
Ｄ），発光ダイオード（ＬＥＤ）、フォトダイオード
（ＰＤ）を始めとして、光スイッチ、光変調器、アイソ
レータ、光導波路等の受動素子および能動素子の高性能
化、高機能化により、光通信の応用範囲が拡大されつつ
ある。より多くの情報を伝達する要求が高まる中で、コ
ンピュータ端末間、交換器間の伝送や、大型コンピュー
タ間のデータ伝送を実時間で並列に行う並列伝送や、一
般家庭の加入者を対象とした高度情報サービス等に光通
信を利用することが考えられている。このように一般家
庭等に普及させるためには、光素子はもとより光素子を
機能的に構成した光モジュールの低価格化が不可欠であ
る。そのためには、パッケージングされた光素子をマイ
クロオプティック的にブロック状に配列する従来の同軸
型のモジュール構成よりも、複数のベアチップ状の光素
子を同一基板上に配列する平面型光回路のモジュール構
成が望ましい。
Ｄ），発光ダイオード（ＬＥＤ）、フォトダイオード
（ＰＤ）を始めとして、光スイッチ、光変調器、アイソ
レータ、光導波路等の受動素子および能動素子の高性能
化、高機能化により、光通信の応用範囲が拡大されつつ
ある。より多くの情報を伝達する要求が高まる中で、コ
ンピュータ端末間、交換器間の伝送や、大型コンピュー
タ間のデータ伝送を実時間で並列に行う並列伝送や、一
般家庭の加入者を対象とした高度情報サービス等に光通
信を利用することが考えられている。このように一般家
庭等に普及させるためには、光素子はもとより光素子を
機能的に構成した光モジュールの低価格化が不可欠であ
る。そのためには、パッケージングされた光素子をマイ
クロオプティック的にブロック状に配列する従来の同軸
型のモジュール構成よりも、複数のベアチップ状の光素
子を同一基板上に配列する平面型光回路のモジュール構
成が望ましい。
【０００３】図７には従来の平面実装型の光モジュール
実装基板の一例を示している。ＳｉあるいはＡｌ2Ｏ3な
どのセラミック基板１２０の凸部１２０ａ上に端面発光
あるいは受光素子（例えばＬＤ）１２１が配置され、そ
れ以外の部分に石英系や高分子系の光導波路が配置され
ている。ＬＤ１２１は接合電極１２５を介して基板１２
０の上に実装される。基板１２０がＳｉの場合、接合電
極１２５と基板１２０の間には、ＳｉＯ2などの絶縁膜
が設けられている。光導波路は下クラッド層１２２、コ
ア層１２３、上クラッド層１２４から構成されている。
ＬＤ１２１の放射光が効率良く光導波路に結合するよう
に、ＬＤ１２１の光軸と導波路のコア層１２３の中心と
はおおよそ一致しており、通常、基板１２０の表面から
７〜８μｍの高さに位置している。
実装基板の一例を示している。ＳｉあるいはＡｌ2Ｏ3な
どのセラミック基板１２０の凸部１２０ａ上に端面発光
あるいは受光素子（例えばＬＤ）１２１が配置され、そ
れ以外の部分に石英系や高分子系の光導波路が配置され
ている。ＬＤ１２１は接合電極１２５を介して基板１２
０の上に実装される。基板１２０がＳｉの場合、接合電
極１２５と基板１２０の間には、ＳｉＯ2などの絶縁膜
が設けられている。光導波路は下クラッド層１２２、コ
ア層１２３、上クラッド層１２４から構成されている。
ＬＤ１２１の放射光が効率良く光導波路に結合するよう
に、ＬＤ１２１の光軸と導波路のコア層１２３の中心と
はおおよそ一致しており、通常、基板１２０の表面から
７〜８μｍの高さに位置している。
【０００４】図８，９を参照して、この導波路の製造方
法について説明する。図８（ａ）に示すように、基板１
２０の、ＬＤ１２１が配置されるべき部分に、凸部１２
０ａが形成される（ステップａ）。次に、図８（ｂ）に
示すように、この凸部１２０ａを含む基板１２０上に下
クラッド層１２２が積層され（ステップｂ）、図８
（ｃ）に示すように、さらにその上にコア層１２３が積
層される（ステップｃ）。そして、この基板１２０に上
面から研磨が施される（ステップｄ）。この際、まず、
凸部１２０ａ上のコア層１２３が除去され、次いで凸部
１２０ａ上の下クラッド層１２２が除去されて、図８
（ｄ）に示すように、凸部１２０ａにおいて基板１２０
の表面が露出される。続いて、図８（ｅ）に示すよう
に、再びコア層１２３が積層され、さらにその上に上ク
ラッド層１２４が形成される（ステップｅ）。そして、
エッチングにより凸部１２０ａ上のコア層１２３および
上クラッド層１２４が除去されて、凸部１２０ａにおい
て基板１２０の表面が再び露出される（ステップｆ）。
そこで、図８（ｆ）に示すように、この露出した基板１
２０表面上に、接合電極１２５が形成される（ステップ
ｇ）。最後に、接合電極１２５を介してＬＤ１２１が実
装されて（ステップｈ）、図７に示す光モジュール実装
基板が完成する。
法について説明する。図８（ａ）に示すように、基板１
２０の、ＬＤ１２１が配置されるべき部分に、凸部１２
０ａが形成される（ステップａ）。次に、図８（ｂ）に
示すように、この凸部１２０ａを含む基板１２０上に下
クラッド層１２２が積層され（ステップｂ）、図８
（ｃ）に示すように、さらにその上にコア層１２３が積
層される（ステップｃ）。そして、この基板１２０に上
面から研磨が施される（ステップｄ）。この際、まず、
凸部１２０ａ上のコア層１２３が除去され、次いで凸部
１２０ａ上の下クラッド層１２２が除去されて、図８
（ｄ）に示すように、凸部１２０ａにおいて基板１２０
の表面が露出される。続いて、図８（ｅ）に示すよう
に、再びコア層１２３が積層され、さらにその上に上ク
ラッド層１２４が形成される（ステップｅ）。そして、
エッチングにより凸部１２０ａ上のコア層１２３および
上クラッド層１２４が除去されて、凸部１２０ａにおい
て基板１２０の表面が再び露出される（ステップｆ）。
そこで、図８（ｆ）に示すように、この露出した基板１
２０表面上に、接合電極１２５が形成される（ステップ
ｇ）。最後に、接合電極１２５を介してＬＤ１２１が実
装されて（ステップｈ）、図７に示す光モジュール実装
基板が完成する。
【０００５】
【発明が解決しようとする課題】図８，９に示すような
従来の実装基板の製造方法では、導波路光軸、すなわち
コア層１２３の中心位置が上下方向にずれる不具合が生
じる。コア層１２３全体の厚さは、研磨された凸部１２
０ａより下の部分の厚さｔ１と、研磨後に積層された厚
さｔ２との和（ｔ１＋ｔ２）であり、誤差１μｍ以下の
精度にする必要がある。厚さｔ１は基板１２０の凸部１
２０ａの高さと下クラッド層１２２の厚さとから算出さ
れ、厚さｔ２は形成すべきコア層１２３の厚さから厚さ
ｔ１を引いた値に設定される。凸部１２０ａの形成や導
波路形成部分のコア層１２３および下クラッド層１２２
の積層は、導波路作成プロセス技術などの加工技術を用
いることにより高精度に行い得る。しかしながら、前記
した研磨工程は精度よく研磨量を設定することが困難で
ある。そのため、研磨工程において、導波路材料のみを
取り除いて基板１２０表面を露出させることは困難であ
り、完全に基板１２０表面を露出させるためには最大数
μｍ程度過剰に研磨して凸部１２０ａを一部削り取るく
らいまで研磨する必要がある。この過剰な研磨により、
凸部１２０ａの高さに誤差が発生する。この凸部１２０
ａの高さは、コア層の厚さ（ｔ１＋ｔ２）を規定する要
素であるので、凸部１２０ａの高さの誤差はコア層の厚
さ（ｔ１＋ｔ２）の誤差の要因となる。すなわち、この
研磨工程において、凸部１２０ａと同時に光導波路形成
部のコア層１２３も研磨されるため、凸部１２０ａを研
磨し過ぎるとコア層１２３の厚さが薄くなり過ぎ、凸部
１２０ａの研磨が足りないとコア層１２３の厚さが厚く
なり過ぎてしまう。このように、従来の方法によると、
コア層１２３を規定通りの厚さに形成することが困難で
あり、コア層１２３の中心にある光軸の位置にずれが生
じ、ＬＤ１２１と光導波路との光結合特性が劣化する結
果となる。そこで本発明の目的は、光部品間の相対位置
を高精度に設定することが可能な光モジュール実装基板
とその製造方法を提供することにある。
従来の実装基板の製造方法では、導波路光軸、すなわち
コア層１２３の中心位置が上下方向にずれる不具合が生
じる。コア層１２３全体の厚さは、研磨された凸部１２
０ａより下の部分の厚さｔ１と、研磨後に積層された厚
さｔ２との和（ｔ１＋ｔ２）であり、誤差１μｍ以下の
精度にする必要がある。厚さｔ１は基板１２０の凸部１
２０ａの高さと下クラッド層１２２の厚さとから算出さ
れ、厚さｔ２は形成すべきコア層１２３の厚さから厚さ
ｔ１を引いた値に設定される。凸部１２０ａの形成や導
波路形成部分のコア層１２３および下クラッド層１２２
の積層は、導波路作成プロセス技術などの加工技術を用
いることにより高精度に行い得る。しかしながら、前記
した研磨工程は精度よく研磨量を設定することが困難で
ある。そのため、研磨工程において、導波路材料のみを
取り除いて基板１２０表面を露出させることは困難であ
り、完全に基板１２０表面を露出させるためには最大数
μｍ程度過剰に研磨して凸部１２０ａを一部削り取るく
らいまで研磨する必要がある。この過剰な研磨により、
凸部１２０ａの高さに誤差が発生する。この凸部１２０
ａの高さは、コア層の厚さ（ｔ１＋ｔ２）を規定する要
素であるので、凸部１２０ａの高さの誤差はコア層の厚
さ（ｔ１＋ｔ２）の誤差の要因となる。すなわち、この
研磨工程において、凸部１２０ａと同時に光導波路形成
部のコア層１２３も研磨されるため、凸部１２０ａを研
磨し過ぎるとコア層１２３の厚さが薄くなり過ぎ、凸部
１２０ａの研磨が足りないとコア層１２３の厚さが厚く
なり過ぎてしまう。このように、従来の方法によると、
コア層１２３を規定通りの厚さに形成することが困難で
あり、コア層１２３の中心にある光軸の位置にずれが生
じ、ＬＤ１２１と光導波路との光結合特性が劣化する結
果となる。そこで本発明の目的は、光部品間の相対位置
を高精度に設定することが可能な光モジュール実装基板
とその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の光モジュール実
装基板の特徴は、基板に設けられている凸部と、凸部上
に設けられている高硬度材料の層と、高硬度材料の層上
に接合電極を介して設けられている光素子と、基板の凸
部以外の部分に積層形成されている光導波路とを含むと
ころにある。
装基板の特徴は、基板に設けられている凸部と、凸部上
に設けられている高硬度材料の層と、高硬度材料の層上
に接合電極を介して設けられている光素子と、基板の凸
部以外の部分に積層形成されている光導波路とを含むと
ころにある。
【０００７】高硬度材料の層がダイヤモンド・ライク・
カーボン薄膜層であってもよい。また、光素子が半導体
レーザであってもよい。
カーボン薄膜層であってもよい。また、光素子が半導体
レーザであってもよい。
【０００８】また、光導波路が、下クラッド層と、コア
層と、上クラッド層とが積層されたものであってもよ
い。光導波路の下クラッド層表面が、基板凸部表面より
下方に位置していてもよい。光導波路の光軸が、コア層
の実質的な中心にあるとともに光素子の光軸と実質的に
一致していてもよい。
層と、上クラッド層とが積層されたものであってもよ
い。光導波路の下クラッド層表面が、基板凸部表面より
下方に位置していてもよい。光導波路の光軸が、コア層
の実質的な中心にあるとともに光素子の光軸と実質的に
一致していてもよい。
【０００９】基板がセラミック基板であってもよい。
【００１０】高硬度材料の層が、絶縁性を有することが
好ましい。また、高硬度材料の層が、高い熱伝導性を有
することが好ましい。
好ましい。また、高硬度材料の層が、高い熱伝導性を有
することが好ましい。
【００１１】光素子が複数個設けられていてもよい。
【００１２】基板上に電気素子が設けられていてもよ
い。電気素子が、光素子の制御用電気素子であってもよ
い。電気素子が、基板上に設けられたビルドアップ層上
に設けられていてもよい。
い。電気素子が、光素子の制御用電気素子であってもよ
い。電気素子が、基板上に設けられたビルドアップ層上
に設けられていてもよい。
【００１３】また、本発明の光モジュール実装基板の製
造方法の特徴は、基板に設けられた凸部上に高硬度材料
の層を形成する工程と、凸部を含む基板上に、光導波路
を構成する層の少なくとも一部を形成する工程と、基板
の上方から研磨を行う工程と、研磨工程後に高硬度材料
の層上に接合電極を介して光素子を設ける工程と、研磨
工程後に、基板の少なくとも凸部以外の部分に光導波路
を構成する層を再度形成する工程とを含み、研磨工程
が、凸部上と凸部以外の部分とを均等に削るものであ
り、凸部上の高硬度材料の層に到達した時点で停止する
ところにある。
造方法の特徴は、基板に設けられた凸部上に高硬度材料
の層を形成する工程と、凸部を含む基板上に、光導波路
を構成する層の少なくとも一部を形成する工程と、基板
の上方から研磨を行う工程と、研磨工程後に高硬度材料
の層上に接合電極を介して光素子を設ける工程と、研磨
工程後に、基板の少なくとも凸部以外の部分に光導波路
を構成する層を再度形成する工程とを含み、研磨工程
が、凸部上と凸部以外の部分とを均等に削るものであ
り、凸部上の高硬度材料の層に到達した時点で停止する
ところにある。
【００１４】研磨工程が、凸部以外の部分においてコア
層を一部除去するまで行われることが好ましい。
層を一部除去するまで行われることが好ましい。
【００１５】基板の凸部上に、電気素子を搭載する工程
を有していてもよい。
を有していてもよい。
【００１６】このような構成によると、研磨工程時に
は、高硬度材料の層が研磨不能なストップ層となってそ
れ以上の研磨を阻止する。従って、高硬度材料の層を正
確に配置することにより、研磨量を精度よく定めること
ができ、高精度で基板表面位置を形成することが可能と
なる。それに伴って、導波路光軸位置の高精度化を図る
ことができる。また、高硬度材料の層が、高い熱伝導性
を有していると、半導体レーザ等の光素子の動作時の放
熱性が向上する。
は、高硬度材料の層が研磨不能なストップ層となってそ
れ以上の研磨を阻止する。従って、高硬度材料の層を正
確に配置することにより、研磨量を精度よく定めること
ができ、高精度で基板表面位置を形成することが可能と
なる。それに伴って、導波路光軸位置の高精度化を図る
ことができる。また、高硬度材料の層が、高い熱伝導性
を有していると、半導体レーザ等の光素子の動作時の放
熱性が向上する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１には、本発明の
光モジュール実装基板の一実施形態が示されている。ま
ず、その構成について説明する。例えばアルミナなどの
セラミック基板２０の一部に設けられた凸部２０ａに、
高い硬度を有し、導波路の研磨のストップ層として機能
する高硬度材料の層、例えばダイアモンド・ライク・カ
ーボン薄膜層（以下、「ＤＬＣ薄膜層」という。）１０
が設けられ、さらにその上に接合電極２５が形成されて
いる。そして、この接合電極２５を介してＬＤ２１が基
板２０に実装されている。基板２０の、凸部２０ａ以外
の部分には、光導波路、例えばポリマ系導波路の下クラ
ッド層２２、コア層２３、上クラッド層２４が、ＬＤ２
１に近接して形成される。コア層２３の中心である光導
波路光軸とＬＤ２１の光軸とがおおよそ一致するように
配置されている。
て図面を参照して詳細に説明する。図１には、本発明の
光モジュール実装基板の一実施形態が示されている。ま
ず、その構成について説明する。例えばアルミナなどの
セラミック基板２０の一部に設けられた凸部２０ａに、
高い硬度を有し、導波路の研磨のストップ層として機能
する高硬度材料の層、例えばダイアモンド・ライク・カ
ーボン薄膜層（以下、「ＤＬＣ薄膜層」という。）１０
が設けられ、さらにその上に接合電極２５が形成されて
いる。そして、この接合電極２５を介してＬＤ２１が基
板２０に実装されている。基板２０の、凸部２０ａ以外
の部分には、光導波路、例えばポリマ系導波路の下クラ
ッド層２２、コア層２３、上クラッド層２４が、ＬＤ２
１に近接して形成される。コア層２３の中心である光導
波路光軸とＬＤ２１の光軸とがおおよそ一致するように
配置されている。
【００１８】次に、この光モジュール実装基板の光導波
路形成プロセスについて、図２，３を参照して説明す
る。図２（ａ）に示すように、セラミック基板２０の、
ＬＤ２１が配置されるべき部分に、凸部２０ａが設けら
れる（ステップＡ）。図２（ｂ）に示すように、この凸
部２０ａ上に、スパッタ法あるいはＣＶＤ法などにより
例えば１〜２μm程度の厚さのＤＬＣ薄膜層１０が形成
される（ステップＢ）。そして、図２（ｃ）に示すよう
に、凸部２０ａを含む基板２０の全面上に、スピンコー
ト法あるいはスプレー法などにより、ポリマ系光導波路
の低屈折率の下クラッド層２２が２０〜３０μｍ形成さ
れる（ステップＣ）。さらに、図２（ｄ）に示すよう
に、下クラッド層２２の上に、高屈折率のコア層２３が
１０〜２０μｍ積層される（ステップＤ）。凸部２０ａ
の高さは、精度よく形成されており、その高さに基づい
て下クラッド層２２およびコア層２３の厚さが設定され
ている。続いて、ＬＤ２１が実装される凸部２０ａ上の
光導波路を除去するために、この基板２０の上面から研
磨を行う（ステップＥ）。研磨が進行すると、凸部２０
ａ上において、コア層２３が除去され、次いで下クラッ
ド層２２が除去される。そしてＤＬＣ薄膜層１０が露出
する。ＤＬＣ薄膜層１０は極めて硬度が高いので、研磨
されることはない。すなわち、凸部上の下クラッド層２
２が完全に除去されるまで研磨を行っても、ＤＬＣ薄膜
層１０は全く削られず、研磨はここで進行が停止する。
基板２０表面が研磨されることがないので、常に基板２
０の厚さおよび凸部２０ａの高さは研磨以前の状態に維
持される。そして、図２（ｅ）に示すように、凸部２０
ａ以外の部分では、コア層２３が、凸部２０ａのＤＬＣ
薄膜層１０の上面と同じ高さまで研磨される。従って、
凸部２０ａの高さおよびＤＬＣ薄膜層１０の厚さに基づ
いて設定されたコア層２３の厚さが、研磨工程によって
変動することはなく、高い寸法精度で安定的に形成可能
である。続いて、コア層２３が再び積層され、さらに、
図２（ｆ）に示すように、コア層２３の上に低屈折率の
上クラッド層２４が積層される（ステップＦ）。それか
ら、パターンエッチングにより凸部２０ａ上のコア層２
３および上クラッド層２４が除去され、ＤＬＣ薄膜層１
０が露出する（ステップＧ）。次に、図２（ｇ）に示す
ように、ＤＬＣ薄膜層１０上にフォトリソグラフィー技
術で接合電極２５が形成される（ステップＨ）。最後
に、接合電極２５を介してＬＤ２１が実装され（ステッ
プＩ）、図１に示す光モジュール実装基板が完成する。
路形成プロセスについて、図２，３を参照して説明す
る。図２（ａ）に示すように、セラミック基板２０の、
ＬＤ２１が配置されるべき部分に、凸部２０ａが設けら
れる（ステップＡ）。図２（ｂ）に示すように、この凸
部２０ａ上に、スパッタ法あるいはＣＶＤ法などにより
例えば１〜２μm程度の厚さのＤＬＣ薄膜層１０が形成
される（ステップＢ）。そして、図２（ｃ）に示すよう
に、凸部２０ａを含む基板２０の全面上に、スピンコー
ト法あるいはスプレー法などにより、ポリマ系光導波路
の低屈折率の下クラッド層２２が２０〜３０μｍ形成さ
れる（ステップＣ）。さらに、図２（ｄ）に示すよう
に、下クラッド層２２の上に、高屈折率のコア層２３が
１０〜２０μｍ積層される（ステップＤ）。凸部２０ａ
の高さは、精度よく形成されており、その高さに基づい
て下クラッド層２２およびコア層２３の厚さが設定され
ている。続いて、ＬＤ２１が実装される凸部２０ａ上の
光導波路を除去するために、この基板２０の上面から研
磨を行う（ステップＥ）。研磨が進行すると、凸部２０
ａ上において、コア層２３が除去され、次いで下クラッ
ド層２２が除去される。そしてＤＬＣ薄膜層１０が露出
する。ＤＬＣ薄膜層１０は極めて硬度が高いので、研磨
されることはない。すなわち、凸部上の下クラッド層２
２が完全に除去されるまで研磨を行っても、ＤＬＣ薄膜
層１０は全く削られず、研磨はここで進行が停止する。
基板２０表面が研磨されることがないので、常に基板２
０の厚さおよび凸部２０ａの高さは研磨以前の状態に維
持される。そして、図２（ｅ）に示すように、凸部２０
ａ以外の部分では、コア層２３が、凸部２０ａのＤＬＣ
薄膜層１０の上面と同じ高さまで研磨される。従って、
凸部２０ａの高さおよびＤＬＣ薄膜層１０の厚さに基づ
いて設定されたコア層２３の厚さが、研磨工程によって
変動することはなく、高い寸法精度で安定的に形成可能
である。続いて、コア層２３が再び積層され、さらに、
図２（ｆ）に示すように、コア層２３の上に低屈折率の
上クラッド層２４が積層される（ステップＦ）。それか
ら、パターンエッチングにより凸部２０ａ上のコア層２
３および上クラッド層２４が除去され、ＤＬＣ薄膜層１
０が露出する（ステップＧ）。次に、図２（ｇ）に示す
ように、ＤＬＣ薄膜層１０上にフォトリソグラフィー技
術で接合電極２５が形成される（ステップＨ）。最後
に、接合電極２５を介してＬＤ２１が実装され（ステッ
プＩ）、図１に示す光モジュール実装基板が完成する。
【００１９】本実施形態の光モジュール実装基板では、
図示しない駆動回路によりＬＤ２１が駆動されると、Ｌ
Ｄ２１の端面からレーザー光が照射され、このレーザー
光が、光導波路のコア層２３に入射する。そして、レー
ザー光がコア層２３内を伝わっていく。
図示しない駆動回路によりＬＤ２１が駆動されると、Ｌ
Ｄ２１の端面からレーザー光が照射され、このレーザー
光が、光導波路のコア層２３に入射する。そして、レー
ザー光がコア層２３内を伝わっていく。
【００２０】前記の通り、本実施形態によると、ＬＤ２
１搭載部である基板２０の凸部２０ａにＤＬＣ薄膜層１
０を設けることにより、従来、精度があまりよくない研
磨工程によって生じていた、基板２０の高さの誤差や、
コア層２３の厚さの誤差が解消される。これにより、各
部品の光軸をより正確に一致させることができる。ま
た、ＤＬＣ薄膜層１０は熱伝導性に優れているので、Ｌ
Ｄ２１の動作時の放熱にも効果的である。ＤＬＣ薄膜層
１０は表面が研磨されて平坦性がよいため、接合電極２
５のパターニングが精度よく行える。この接合電極２５
が、ＬＤ２１やその他の図示しない素子や電気部品の接
合時の基準となることが多いため、前記の通り接合電極
２５が精度よくパターニングされていると、この実装基
板の信頼性が高くなる。
１搭載部である基板２０の凸部２０ａにＤＬＣ薄膜層１
０を設けることにより、従来、精度があまりよくない研
磨工程によって生じていた、基板２０の高さの誤差や、
コア層２３の厚さの誤差が解消される。これにより、各
部品の光軸をより正確に一致させることができる。ま
た、ＤＬＣ薄膜層１０は熱伝導性に優れているので、Ｌ
Ｄ２１の動作時の放熱にも効果的である。ＤＬＣ薄膜層
１０は表面が研磨されて平坦性がよいため、接合電極２
５のパターニングが精度よく行える。この接合電極２５
が、ＬＤ２１やその他の図示しない素子や電気部品の接
合時の基準となることが多いため、前記の通り接合電極
２５が精度よくパターニングされていると、この実装基
板の信頼性が高くなる。
【００２１】次に、本発明の第２の実施形態について図
４を参照して説明する。第１の実施形態と実質的に同様
な構成については、同一の符号を付与し説明を省略す
る。
４を参照して説明する。第１の実施形態と実質的に同様
な構成については、同一の符号を付与し説明を省略す
る。
【００２２】本実施形態では、基板上に複数のＬＤ２１
が搭載され、さらに各ＬＤ２１に対応して、制御用電気
素子であるアナログドライバ素子２６とロジック回路素
子２７が搭載されている、光素子および電気素子の混載
モジュール実装基板である。図４に示すように、アルミ
ナなどのセラミック基板２０に凸部２０ａが設けられて
いる。凸部２０ａ以外の部分には、光導波路、例えばポ
リマー系導波路の下クラッド層２２、コア層２３、上ク
ラッド層２４が、形成されている。凸部２０ａ上の一部
には、高い硬度を有し、導波路を研磨するストップ層と
して機能する材料の層、例えばＤＬＣ薄膜層１０が設け
られている。本実施形態では、ＤＬＣ薄膜層１０上に接
合電極２５を介して３つのＬＤ２１が実装されている。
この３つのＬＤ２１は凸部２０ａに平行に並んで配列さ
れている。そして、凸部２０ａ上であって、ＤＬＣ薄膜
層１０の側方には、３つのＬＤ２１にそれぞれ対応して
制御用電気素子（アナログドライバ２６およびロジック
回路２７）が配置されている。ＬＤ２１と光導波路光軸
は、実質的に一致するようにそれぞれ配置されている。
この構成は数百ＭＨｚ以上の高速信号を伝送する場合に
適している。本実施形態でも、凸部２０ａおよび光導波
路（上クラッド層２４、コア層２３、下クラッド層２
２）の形成方法は、第１の実施形態と同じ方法であり、
ＤＬＣ薄膜層１０が存在するためコア層２３の厚さを精
度よく形成できる。
が搭載され、さらに各ＬＤ２１に対応して、制御用電気
素子であるアナログドライバ素子２６とロジック回路素
子２７が搭載されている、光素子および電気素子の混載
モジュール実装基板である。図４に示すように、アルミ
ナなどのセラミック基板２０に凸部２０ａが設けられて
いる。凸部２０ａ以外の部分には、光導波路、例えばポ
リマー系導波路の下クラッド層２２、コア層２３、上ク
ラッド層２４が、形成されている。凸部２０ａ上の一部
には、高い硬度を有し、導波路を研磨するストップ層と
して機能する材料の層、例えばＤＬＣ薄膜層１０が設け
られている。本実施形態では、ＤＬＣ薄膜層１０上に接
合電極２５を介して３つのＬＤ２１が実装されている。
この３つのＬＤ２１は凸部２０ａに平行に並んで配列さ
れている。そして、凸部２０ａ上であって、ＤＬＣ薄膜
層１０の側方には、３つのＬＤ２１にそれぞれ対応して
制御用電気素子（アナログドライバ２６およびロジック
回路２７）が配置されている。ＬＤ２１と光導波路光軸
は、実質的に一致するようにそれぞれ配置されている。
この構成は数百ＭＨｚ以上の高速信号を伝送する場合に
適している。本実施形態でも、凸部２０ａおよび光導波
路（上クラッド層２４、コア層２３、下クラッド層２
２）の形成方法は、第１の実施形態と同じ方法であり、
ＤＬＣ薄膜層１０が存在するためコア層２３の厚さを精
度よく形成できる。
【００２３】次に、本発明の第３の実施形態について、
図５を参照して説明する。第１，２の実施形態と実質的
に同様な構成については、同一の符号を付与し説明を省
略する。
図５を参照して説明する。第１，２の実施形態と実質的
に同様な構成については、同一の符号を付与し説明を省
略する。
【００２４】図５に示すように、本実施形態では、多層
セラミック基板２０の凸部２０ａ上にＤＬＣ薄膜層１
０、接合電極２５を介してアレイＬＤ２８が搭載されて
いる。そしてこのアレイＬＤ２８に対応する制御用電気
素子として、アナログ多チャネルドライバ素子２９と多
チャネルロジック回路素子３０が搭載されている。この
構成は、高速の並列光伝送用の多チャネルモジュールに
用いられる。本実施形態においても、凸部２０ａおよび
光導波路（上クラッド層２４、コア層２３、下クラッド
層２２）の形成方法は、第１の実施形態と同じ方法であ
り、ＤＬＣ薄膜層１０が存在するためコア層２３の厚さ
を精度よく形成できる。
セラミック基板２０の凸部２０ａ上にＤＬＣ薄膜層１
０、接合電極２５を介してアレイＬＤ２８が搭載されて
いる。そしてこのアレイＬＤ２８に対応する制御用電気
素子として、アナログ多チャネルドライバ素子２９と多
チャネルロジック回路素子３０が搭載されている。この
構成は、高速の並列光伝送用の多チャネルモジュールに
用いられる。本実施形態においても、凸部２０ａおよび
光導波路（上クラッド層２４、コア層２３、下クラッド
層２２）の形成方法は、第１の実施形態と同じ方法であ
り、ＤＬＣ薄膜層１０が存在するためコア層２３の厚さ
を精度よく形成できる。
【００２５】次に、本発明の第４の実施形態について図
６を参照して説明する。第１〜３の実施形態と実質的に
同様な構成については、同一の符号を付与し説明を省略
する。
６を参照して説明する。第１〜３の実施形態と実質的に
同様な構成については、同一の符号を付与し説明を省略
する。
【００２６】図６に示すように、本実施形態では、基板
２０の凸部２０ａ上に、多層配線ビルドアップ層３１が
配設されている。そしてこの多層配線ビルドアップ層３
１上にＬＤ２１に対応する制御用電気素子（アナログド
ライバＩＣ２６とロジックＩＣ２７）が配設されてい
る。この構成は、多層配線ビルドアップ層３１が狭ピッ
チ配線可能であるため、高密度実装を考慮した高速並列
伝送モジュールに用いられる。なお、この場合、基板２
０は、多層配線ではなく表面のみに電気配線がなされて
いても構わない。本実施形態においても、凸部２０ａお
よび光導波路（上クラッド層２４、コア層２３、下クラ
ッド層２２）の形成方法は、第１の実施形態と同じ方法
であり、ＤＬＣ薄膜層１０が存在するためコア層２３の
厚さを精度よく形成できる。
２０の凸部２０ａ上に、多層配線ビルドアップ層３１が
配設されている。そしてこの多層配線ビルドアップ層３
１上にＬＤ２１に対応する制御用電気素子（アナログド
ライバＩＣ２６とロジックＩＣ２７）が配設されてい
る。この構成は、多層配線ビルドアップ層３１が狭ピッ
チ配線可能であるため、高密度実装を考慮した高速並列
伝送モジュールに用いられる。なお、この場合、基板２
０は、多層配線ではなく表面のみに電気配線がなされて
いても構わない。本実施形態においても、凸部２０ａお
よび光導波路（上クラッド層２４、コア層２３、下クラ
ッド層２２）の形成方法は、第１の実施形態と同じ方法
であり、ＤＬＣ薄膜層１０が存在するためコア層２３の
厚さを精度よく形成できる。
【００２７】上記実施形態では、ＤＬＣ薄膜層２１はＬ
Ｄ２１の接合部のみに形成されているが、制御用電気素
子の接合面など、凸部表面の他の部分にも形成されてい
てもかまわない。
Ｄ２１の接合部のみに形成されているが、制御用電気素
子の接合面など、凸部表面の他の部分にも形成されてい
てもかまわない。
【００２８】以上説明したように、本発明は、第１の実
施形態のように光素子と光導波路のみを搭載した実装基
板にも、第２〜４の実施形態のように光素子と電気素子
とを搭載した実装基板にも適用可能なものである。この
光素子としては、ＬＤに限定されるものではなく、導波
路型フォトダイオード（ＰＤ）など、端面において光照
射または受光を行う素子すべてが適用できる。
施形態のように光素子と光導波路のみを搭載した実装基
板にも、第２〜４の実施形態のように光素子と電気素子
とを搭載した実装基板にも適用可能なものである。この
光素子としては、ＬＤに限定されるものではなく、導波
路型フォトダイオード（ＰＤ）など、端面において光照
射または受光を行う素子すべてが適用できる。
【００２９】本発明の基板２０の材料としては、アルミ
ナセラミックやガラスセラミックなどのセラミックのみ
ならず、シリコンなどであってもよく、基板２０は、多
層基板であっても、両面配線板や単層基板であっても構
わない。また、第４の実施形態のように、電気配線用の
ビルドアップ層３１を備えたものであってもよく、その
場合のビルドアップ層の材質としては、各種セラミック
やシリコンなど様々なものが使用可能である。
ナセラミックやガラスセラミックなどのセラミックのみ
ならず、シリコンなどであってもよく、基板２０は、多
層基板であっても、両面配線板や単層基板であっても構
わない。また、第４の実施形態のように、電気配線用の
ビルドアップ層３１を備えたものであってもよく、その
場合のビルドアップ層の材質としては、各種セラミック
やシリコンなど様々なものが使用可能である。
【００３０】前記した各実施形態においては、高硬度材
料の層としてＤＬＣ薄膜層１０を例示したが、それ以外
にも通常研磨不能な硬度を有する材料であれば、同様な
効果が得られる。なお、光素子の動作時に放熱する可能
性がある場合、その熱を逃すために、高硬度材料の層が
高い放熱性を有することが好ましい。また、第２，４の
実施形態のように、複数の光素子が搭載される場合、各
光素子間で電気的短絡を生じないように、高硬度材料の
層が絶縁性であることが好ましい。
料の層としてＤＬＣ薄膜層１０を例示したが、それ以外
にも通常研磨不能な硬度を有する材料であれば、同様な
効果が得られる。なお、光素子の動作時に放熱する可能
性がある場合、その熱を逃すために、高硬度材料の層が
高い放熱性を有することが好ましい。また、第２，４の
実施形態のように、複数の光素子が搭載される場合、各
光素子間で電気的短絡を生じないように、高硬度材料の
層が絶縁性であることが好ましい。
【００３１】光導波路を構成する上クラッド層２４、コ
ア層２３、下クラッド層２２は、ポリマー系材料からな
るものであっても、石英系材料からなるものであっても
よい。
ア層２３、下クラッド層２２は、ポリマー系材料からな
るものであっても、石英系材料からなるものであっても
よい。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
高硬度材料の層が研磨工程に対するストップ層と作用し
て、それ以上の研磨を阻止する。従って、高硬度材料の
層を正確に配置することにより、研磨量を精度よく定め
ることができ、高精度で基板表面位置を形成することが
可能となる。それに伴って、導波路の光軸と光素子との
相対位置を精度よく定めることができる。
高硬度材料の層が研磨工程に対するストップ層と作用し
て、それ以上の研磨を阻止する。従って、高硬度材料の
層を正確に配置することにより、研磨量を精度よく定め
ることができ、高精度で基板表面位置を形成することが
可能となる。それに伴って、導波路の光軸と光素子との
相対位置を精度よく定めることができる。
【００３３】また、高硬度材料の層が、高い熱伝導性を
有していると、半導体レーザ等の光素子の動作時の放熱
性が向上する。
有していると、半導体レーザ等の光素子の動作時の放熱
性が向上する。
【図１】本発明の光モジュール実装基板の第１の実施形
態の側面図である。
態の側面図である。
【図２】図１に示す光モジュール実装基板の製造方法を
順に示す説明図である。
順に示す説明図である。
【図３】図１に示す光モジュール実装基板の製造方法を
示すフローチャートである。
示すフローチャートである。
【図４】（ａ）は本発明の光モジュール実装基板の第２
の実施形態の側面図、（ｂ）はその平面図である。
の実施形態の側面図、（ｂ）はその平面図である。
【図５】（ａ）は本発明の光モジュール実装基板の第３
の実施形態の側面図、（ｂ）はその平面図である。
の実施形態の側面図、（ｂ）はその平面図である。
【図６】（ａ）は本発明の光モジュール実装基板の第４
の実施形態の側面図、（ｂ）はその平面図である。
の実施形態の側面図、（ｂ）はその平面図である。
【図７】従来の光モジュール実装基板の側面図である。
【図８】図７に示す光モジュール実装基板の製造方法を
示す説明図である。
示す説明図である。
【図９】図７に示す光モジュール実装基板の製造方法を
示すフローチャートである。
示すフローチャートである。
１０ ダイアモンド・ライク・カーボン薄膜層（高
硬度材料の層） ２０，１２０ 基板 ２０ａ，１２０ａ 凸部 ２１，１２１ ＬＤ（光素子） ２２，１２２ 下クラッド層（光導波路） ２３，１２３ コア層（光導波路） ２４，１２４ 上クラッド層（光導波路） ２５，１２５ 接合電極 ２６ アナログドライバ素子（制御用電気素子） ２７ ロジック回路素子（制御用電気素子） ２８ アレイＬＤ ２９ 多チャネルアナログドライバ素子（制御用電
気素子） ３０ 多チャネルロジック回路素子（制御用電気素
子） ３１ 多層配線ビルドアップ層
硬度材料の層） ２０，１２０ 基板 ２０ａ，１２０ａ 凸部 ２１，１２１ ＬＤ（光素子） ２２，１２２ 下クラッド層（光導波路） ２３，１２３ コア層（光導波路） ２４，１２４ 上クラッド層（光導波路） ２５，１２５ 接合電極 ２６ アナログドライバ素子（制御用電気素子） ２７ ロジック回路素子（制御用電気素子） ２８ アレイＬＤ ２９ 多チャネルアナログドライバ素子（制御用電
気素子） ３０ 多チャネルロジック回路素子（制御用電気素
子） ３１ 多層配線ビルドアップ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 23/14 Ｄ Ｈ０１Ｓ 5/022 25/04 Ｚ Ｈ０５Ｋ 1/02 Ｆターム(参考） 2H047 KA04 KB09 MA07 PA03 PA04 PA05 PA24 QA02 RA08 TA11 TA43 5E338 AA18 BB61 BB63 BB75 CC01 CC10 CD33 EE21 5F073 AB02 AB15 AB21 AB25 BA02 EA29 FA06 FA15 FA23
Claims (26)
- 【請求項１】 基板に設けられている凸部と、該凸部上
に設けられている高硬度材料の層と、該高硬度材料の層
上に接合電極を介して設けられている光素子と、前記基
板の前記凸部以外の部分に積層形成されている光導波路
とを含む光モジュール実装基板。 - 【請求項２】 前記高硬度材料の層がダイヤモンド・ラ
イク・カーボン薄膜層である請求項１に記載の光モジュ
ール実装基板。 - 【請求項３】 前記光素子が半導体レーザである請求項
１または２に記載の光モジュール実装基板。 - 【請求項４】 前記光導波路が、下クラッド層と、コア
層と、上クラッド層とが積層されたものである請求項１
〜３のいずれか１項に記載の光モジュール実装基板。 - 【請求項５】 前記光導波路の下クラッド層表面が、基
板凸部表面より下方に位置している請求項１〜４のいず
れか１項に記載の光モジュール実装基板。 - 【請求項６】 前記光導波路の光軸が、前記コア層の実
質的な中心にあるとともに前記光素子の光軸と実質的に
一致する請求項４または５に記載の光モジュール実装基
板。 - 【請求項７】 前記基板がセラミック基板である請求項
１〜６のいずれか１項に記載の光モジュール実装基板。 - 【請求項８】 前記高硬度材料の層が、絶縁性を有する
請求項１〜７のいずれか１項に記載の光モジュール実装
基板。 - 【請求項９】 前記高硬度材料の層が、高い熱伝導性を
有する請求項１〜８のいずれか１項に記載の光モジュー
ル実装基板。 - 【請求項１０】 前記光素子が複数個設けられている請
求項１〜９のいずれか１項に記載の光モジュール実装基
板。 - 【請求項１１】 前記基板上に電気素子が設けられてい
る請求項１〜１０のいずれか１項に記載の光モジュール
実装基板。 - 【請求項１２】 前記電気素子が、前記光素子の制御用
電気素子である請求項１１に記載の光モジュール実装基
板。 - 【請求項１３】 前記電気素子が、前記基板上に設けら
れたビルドアップ層上に設けられている請求項１１また
は１２に記載の光モジュール実装基板。 - 【請求項１４】 基板に設けられた凸部上に高硬度材料
の層を形成する工程と、前記凸部を含む前記基板上に、
光導波路を構成する層の少なくとも一部を形成する工程
と、前記基板の上方から研磨を行う工程と、前記研磨工
程後に前記高硬度材料の層上に接合電極を介して光素子
を設ける工程と、前記研磨工程後に、前記基板の少なく
とも前記凸部以外の部分に前記光導波路を構成する層を
再度形成する工程とを含み、 前記研磨工程が、前記凸部上と該凸部以外の部分とを均
等に削るものであり、前記凸部上の前記高硬度材料の層
に到達した時点で停止する光モジュール実装基板の製造
方法。 - 【請求項１５】 前記高硬度材料の層がダイヤモンド・
ライク・カーボン薄膜層である請求項１４に記載の光モ
ジュール実装基板の製造方法。 - 【請求項１６】 前記光素子が半導体レーザである請求
項１４または１５に記載の光モジュール実装基板の製造
方法。 - 【請求項１７】 前記光導波路を構成する層が、下クラ
ッド層と、コア層と、上クラッド層とである請求項１４
〜１６のいずれか１項に記載の光モジュール実装基板の
製造方法。 - 【請求項１８】 前記光導波路の光軸を、前記コア層の
中心と前記光素子の光軸とに実質的に一致させる請求項
１７に記載の光モジュール実装基板の製造方法。 - 【請求項１９】 前記研磨工程が、前記凸部以外の部分
において前記コア層を一部除去するまで行われる請求項
１７または１８に記載の光モジュール実装基板の製造方
法。 - 【請求項２０】 前記基板がセラミック基板である請求
項１４〜１９のいずれか１項に記載の光モジュール実装
基板の製造方法。 - 【請求項２１】 前記高硬度材料の層が、絶縁性を有す
る請求項１４〜２０のいずれか１項に記載の光モジュー
ル実装基板の製造方法。 - 【請求項２２】 前記高硬度材料の層が、高い熱伝導性
を有する請求項１４〜２１のいずれか１項に記載の光モ
ジュール実装基板の製造方法。 - 【請求項２３】 前記光素子を複数個設ける請求項１４
〜２２のいずれか１項に記載の光モジュール実装基板の
製造方法。 - 【請求項２４】 前記基板の前記凸部上に、電気素子を
搭載する工程を有する請求項１４〜２３のいずれか１項
に記載の光モジュール実装基板の製造方法。 - 【請求項２５】 前記電気素子が、前記光素子の制御用
電気素子である請求項２４に記載の光モジュール実装基
板の製造方法。 - 【請求項２６】 前記電気素子を、前記基板上に設けら
れたビルドアップ層上に設ける請求項２４または２５に
記載の光モジュール実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17877499A JP2001004856A (ja) | 1999-06-24 | 1999-06-24 | 光モジュール実装基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17877499A JP2001004856A (ja) | 1999-06-24 | 1999-06-24 | 光モジュール実装基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001004856A true JP2001004856A (ja) | 2001-01-12 |
Family
ID=16054402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17877499A Pending JP2001004856A (ja) | 1999-06-24 | 1999-06-24 | 光モジュール実装基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001004856A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003270467A (ja) * | 2002-01-09 | 2003-09-25 | Matsushita Electric Ind Co Ltd | 光導波路デバイスの製造方法、光導波路デバイス並びに当該光導波路デバイスを用いたコヒーレント光源及び光学装置 |
| WO2008021268A1 (en) * | 2006-08-11 | 2008-02-21 | E. I. Du Pont De Nemours And Company | Led device and back panel of liquid crystal display |
| US7801396B2 (en) | 2004-02-26 | 2010-09-21 | Shinko Electric Industries Co., Ltd. | Optoelectric composite substrate and method of manufacturing the same |
| JP2014056273A (ja) * | 2013-12-24 | 2014-03-27 | Citizen Holdings Co Ltd | 光デバイスの製造方法 |
| EP1981094A3 (en) * | 2007-04-13 | 2015-06-03 | Oki Data Corporation | Semiconductor device, led head and image forming apparatus |
-
1999
- 1999-06-24 JP JP17877499A patent/JP2001004856A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003270467A (ja) * | 2002-01-09 | 2003-09-25 | Matsushita Electric Ind Co Ltd | 光導波路デバイスの製造方法、光導波路デバイス並びに当該光導波路デバイスを用いたコヒーレント光源及び光学装置 |
| US7801396B2 (en) | 2004-02-26 | 2010-09-21 | Shinko Electric Industries Co., Ltd. | Optoelectric composite substrate and method of manufacturing the same |
| US7873245B2 (en) | 2004-02-26 | 2011-01-18 | Shinko Electric Industries Co., Ltd. | Optoelectric composite substrate and method of manufacturing the same |
| WO2008021268A1 (en) * | 2006-08-11 | 2008-02-21 | E. I. Du Pont De Nemours And Company | Led device and back panel of liquid crystal display |
| EP1981094A3 (en) * | 2007-04-13 | 2015-06-03 | Oki Data Corporation | Semiconductor device, led head and image forming apparatus |
| JP2014056273A (ja) * | 2013-12-24 | 2014-03-27 | Citizen Holdings Co Ltd | 光デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10585250B2 (en) | Optical interconnect modules with polymer waveguide on silicon substrate | |
| JP3100584B2 (ja) | 光電子集積回路およびその作製方法 | |
| TWI396874B (zh) | Optical wiring printing board manufacturing method and optical wiring printed circuit board | |
| KR100661955B1 (ko) | 광 도파 장치 및 그 제조 방법 | |
| US6611635B1 (en) | Opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6907173B2 (en) | Optical path changing device | |
| JP3413839B2 (ja) | 光電子集積回路装置 | |
| US20100061679A1 (en) | Optical waveguide member, optical wiring board, optical wiring module and method for manufacturing optical waveguide member and optical wiring board | |
| JP2006292852A (ja) | 光電気配線基板 | |
| US20060133764A1 (en) | Processing head for formation of mirror plane of optical waveguide sheet, processing apparatus, and method of forming mirror plane of optical waveguide | |
| JP3405402B2 (ja) | 並列伝送型光モジュールおよびその製造方法 | |
| JP2001007463A (ja) | 光電気混載基板およびその製造方法 | |
| JP2007156026A (ja) | 光配線モジュール | |
| JP2001004856A (ja) | 光モジュール実装基板およびその製造方法 | |
| JP2007086367A (ja) | 光ピン、光ピンコネクタ及び光路変換用モジュール | |
| JPH1152198A (ja) | 光接続構造 | |
| JP2006251046A (ja) | 光導波路基板、光表面実装導波路素子およびそれらの製造方法 | |
| JP2005321588A (ja) | 光導波路及びその製造方法、並びに光結合装置 | |
| JP3831350B2 (ja) | 光半導体モジュール及びその製造方法 | |
| JP2002214485A (ja) | 面型光素子、面型光素子実装体、その作製方法、およびそれを用いた光配線装置 | |
| JP2001188146A (ja) | 光結合方法及び光回路 | |
| JP4517461B2 (ja) | 光配線モジュールの製造方法 | |
| JP2009237326A (ja) | 光集積回路モジュール、このモジュールに用いる光学ベンチ、及び光集積回路モジュールの作製方法 | |
| JP2009098485A (ja) | ミラー貼り付け光路変換素子とその作製方法 | |
| JP5300700B2 (ja) | 光配線基板 |