JP3413839B2 - 光電子集積回路装置 - Google Patents
光電子集積回路装置Info
- Publication number
- JP3413839B2 JP3413839B2 JP25425891A JP25425891A JP3413839B2 JP 3413839 B2 JP3413839 B2 JP 3413839B2 JP 25425891 A JP25425891 A JP 25425891A JP 25425891 A JP25425891 A JP 25425891A JP 3413839 B2 JP3413839 B2 JP 3413839B2
- Authority
- JP
- Japan
- Prior art keywords
- optoelectronic
- light
- inclined surface
- optical
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子回路と発光素子と
受光素子を混成させた光電子集積回路を複数光結合させ
た光電子集積回路装置に関する。
受光素子を混成させた光電子集積回路を複数光結合させ
た光電子集積回路装置に関する。
【０００２】
【従来の技術】ワークステーションやパーソナルコンピ
ューターの如きシステムにおいては、最近ますますその
小型化や高性能化の要求が高まっている。これらのシス
テムを構成する主要素の１つに、半導体電子回路技術が
あるが、高集積化のために金属配線のパターンを微細化
した場合では、伝送遅延の問題が生じ、さらに配線間の
スぺースを狭めた時では、誘導ノイズや相互干渉等が問
題となる。
ューターの如きシステムにおいては、最近ますますその
小型化や高性能化の要求が高まっている。これらのシス
テムを構成する主要素の１つに、半導体電子回路技術が
あるが、高集積化のために金属配線のパターンを微細化
した場合では、伝送遅延の問題が生じ、さらに配線間の
スぺースを狭めた時では、誘導ノイズや相互干渉等が問
題となる。
【０００３】そこで、電気的な配線によらず、電子デバ
イス間の伝送を光結合とする方法が着目されてきてい
る。このような光結合を行う装置の例として、特開昭６
１−１２１０１４号公報では、受光素子と発光素子が形
成された基板に光配線板を取りつけ、この光配線板にＶ
形溝及び光導波路を形成する装置が開示されている。す
なわち、発光素子からの光はＶ形溝の側面で反射し、光
導波路中を伝播し、受光素子に到達する。
イス間の伝送を光結合とする方法が着目されてきてい
る。このような光結合を行う装置の例として、特開昭６
１−１２１０１４号公報では、受光素子と発光素子が形
成された基板に光配線板を取りつけ、この光配線板にＶ
形溝及び光導波路を形成する装置が開示されている。す
なわち、発光素子からの光はＶ形溝の側面で反射し、光
導波路中を伝播し、受光素子に到達する。
【０００４】
【発明が解決しようとする課題】ところが、前記公報に
記載される光結合技術では、光配線板自体がＳｉＯ2 に
よって構成される。また、Ｖ形溝の側面での光の反射
は、ＳｉＯ2 の臨界角以下の全反射を利用する。このた
めＶ形溝はその形状が制限され、そのＶ形溝を形成する
ために製造工程が複雑化することになる。
記載される光結合技術では、光配線板自体がＳｉＯ2 に
よって構成される。また、Ｖ形溝の側面での光の反射
は、ＳｉＯ2 の臨界角以下の全反射を利用する。このた
めＶ形溝はその形状が制限され、そのＶ形溝を形成する
ために製造工程が複雑化することになる。
【０００５】さらに、高集積化のために電子回路等を形
成した多数の光電子集積回路基板を光配線基板に接続す
る場合、各光電子集積回路基板に対して電源電圧の供給
等の目的で電気的な配線を施す必要があるが、電気的な
配線をワイヤボンディングによって行う場合では、その
ワイヤの引き回しなどが複雑化し、短絡の如き問題も新
たに発生する。
成した多数の光電子集積回路基板を光配線基板に接続す
る場合、各光電子集積回路基板に対して電源電圧の供給
等の目的で電気的な配線を施す必要があるが、電気的な
配線をワイヤボンディングによって行う場合では、その
ワイヤの引き回しなどが複雑化し、短絡の如き問題も新
たに発生する。
【０００６】本発明は、上述の技術的な課題に鑑み、基
板間の光結合を行う装置であって、特にその製造工程か
ら量産して好適な構造を有する光電子集積回路装置を提
供することを目的とする。さらに、本発明は、基板間の
電源等の配線にも有利な構造の光電子集積回路装置を提
供することを目的とする。
板間の光結合を行う装置であって、特にその製造工程か
ら量産して好適な構造を有する光電子集積回路装置を提
供することを目的とする。さらに、本発明は、基板間の
電源等の配線にも有利な構造の光電子集積回路装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】上述したような目的を達
成するため、上述の第１の目的を達成するために、本発
明に係る光電子集積回路装置は、周囲に傾斜面が形成さ
れた複数の凸部が形成され、上記傾斜面に光結合用の光
を反射する反射膜が形成されるとともに上記凸部間に構
成された凹部に上記傾斜面に連続して光導波路が形成さ
れた光配線基板と、電子回路部と、発光素子と受光素子
のうちの少なくとも一方が形成された複数の光電子回路
基板とを有し、上記複数の光電子回路基板を、外周側に
設けられた上記発光素子及び／又は上記受光素子を上記
凸部の傾斜面に対応する位置に位置させるとともに素子
形成面を上方に向けて上記複数の凸部にそれぞれ取り付
け、上記光電子回路基板に設けられた発光素子と受光素
子間の光結合を、上記光電子回路基板を透過する光によ
り行うようにしたものである。
成するため、上述の第１の目的を達成するために、本発
明に係る光電子集積回路装置は、周囲に傾斜面が形成さ
れた複数の凸部が形成され、上記傾斜面に光結合用の光
を反射する反射膜が形成されるとともに上記凸部間に構
成された凹部に上記傾斜面に連続して光導波路が形成さ
れた光配線基板と、電子回路部と、発光素子と受光素子
のうちの少なくとも一方が形成された複数の光電子回路
基板とを有し、上記複数の光電子回路基板を、外周側に
設けられた上記発光素子及び／又は上記受光素子を上記
凸部の傾斜面に対応する位置に位置させるとともに素子
形成面を上方に向けて上記複数の凸部にそれぞれ取り付
け、上記光電子回路基板に設けられた発光素子と受光素
子間の光結合を、上記光電子回路基板を透過する光によ
り行うようにしたものである。
【０００８】また、本発明に係る光電子集積回路装置
は、周囲に傾斜面が形成された複数の凸部が形成され、
上記傾斜面に光結合用の光を反射する反射膜が形成され
るとともに上記凸部間に構成された凹部に上記傾斜面に
連続して光導波路が形成された光配線基板と、電子回路
部と、発光素子と受光素子のうちの少なくとも一方が形
成された複数の光電子回路基板とを有し、上記複数の光
電子回路基板を、外周側に設けられた上記発光素子及び
／又は上記受光素子を上記凸部の傾斜面に対応する位置
に位置させるとともに互いに積層されて上記凸部上に取
り付け、上記凸部上に積層された複数の光電子回路基板
のうちの第２段目以上の光電子回路基板の光の送受信
を、当該光電子回路基板を透過して行うようにしたもの
である。
は、周囲に傾斜面が形成された複数の凸部が形成され、
上記傾斜面に光結合用の光を反射する反射膜が形成され
るとともに上記凸部間に構成された凹部に上記傾斜面に
連続して光導波路が形成された光配線基板と、電子回路
部と、発光素子と受光素子のうちの少なくとも一方が形
成された複数の光電子回路基板とを有し、上記複数の光
電子回路基板を、外周側に設けられた上記発光素子及び
／又は上記受光素子を上記凸部の傾斜面に対応する位置
に位置させるとともに互いに積層されて上記凸部上に取
り付け、上記凸部上に積層された複数の光電子回路基板
のうちの第２段目以上の光電子回路基板の光の送受信
を、当該光電子回路基板を透過して行うようにしたもの
である。
【０００９】光配線基板は、傾斜面と光導波路が形成さ
れる基板であり、発光素子や受光素子の光の射出方向や
受光方向を主面に垂直な方向とし、当該光配線基板の傾
斜面を基板主面に対して４５度とすることで、光導波路
は基板主面内方向のものとなる。このような光配線基板
としては、シリコン基板等が用いられるが、特にこれに
限定されるものではない。
れる基板であり、発光素子や受光素子の光の射出方向や
受光方向を主面に垂直な方向とし、当該光配線基板の傾
斜面を基板主面に対して４５度とすることで、光導波路
は基板主面内方向のものとなる。このような光配線基板
としては、シリコン基板等が用いられるが、特にこれに
限定されるものではない。
【００１０】上記傾斜面には、反射膜として金属等の膜
が形成され、その反射膜によって光結合の光が反射され
る。この反射膜には、導電性を持たせることで配線を兼
ねることができる。配線と反射膜が兼用となる場合、全
面に被着した反射膜の一部を電子回路の部分や他の領域
でパターニングして電源線の如き配線に用いることがで
きる。
が形成され、その反射膜によって光結合の光が反射され
る。この反射膜には、導電性を持たせることで配線を兼
ねることができる。配線と反射膜が兼用となる場合、全
面に被着した反射膜の一部を電子回路の部分や他の領域
でパターニングして電源線の如き配線に用いることがで
きる。
【００１１】
【作用】光配線基板の傾斜面では、発光素子からの光が
反射されて光導波路に至り、或いは光導波路からの光が
傾斜面で反射して受光素子に至る。この傾斜面には、反
射膜が形成されているため、その反射膜によって全反射
が可能であり、傾斜面の角度は、基板主面に沿った導波
路に対しては例えば４５度とすることが望ましい。
反射されて光導波路に至り、或いは光導波路からの光が
傾斜面で反射して受光素子に至る。この傾斜面には、反
射膜が形成されているため、その反射膜によって全反射
が可能であり、傾斜面の角度は、基板主面に沿った導波
路に対しては例えば４５度とすることが望ましい。
【００１２】各光電子集積回路基板に対しては、電源供
給などのために、電気的な配線が必要であるが、反射膜
に導電性を持たせることで、配線を兼ねることできる。
従って、電源供給のための新たな配線が不要となる。
給などのために、電気的な配線が必要であるが、反射膜
に導電性を持たせることで、配線を兼ねることできる。
従って、電源供給のための新たな配線が不要となる。
【００１３】
【実施例】次に、図面を参照しながら本発明の好適な実
施例について説明する。
施例について説明する。
【００１４】図１は、本発明の前提となる光電子集積回
路装置の斜視図である。平板状の光配線基板１の表面に
は、複数の光電子ＩＣチップ４が配列されて実装されて
おり、複数の光電子ＩＣチップ４の間には導波路３が形
成されている。
路装置の斜視図である。平板状の光配線基板１の表面に
は、複数の光電子ＩＣチップ４が配列されて実装されて
おり、複数の光電子ＩＣチップ４の間には導波路３が形
成されている。
【００１５】光配線基板１は、シリコン基板の表面を後
述するような方法によって加工したものであり、光電子
ＩＣチップ４を配すべき領域に対応して略正方形状に突
設された複数の凸部６が基板表面に形成されている。各
凸部６の周囲は基板主面より４５度の角度に立ち上がっ
た傾斜面５とされている。この光配線基板１の全面に
は、反射膜２が所要の膜厚で形成されており、傾斜面５
の表面も反射膜２が覆う。凸部６以外の光配線基板１の
表面には、シリコン酸化膜７が形成されており、このシ
リコン酸化膜７の一部であって凸部６同士の間に光導波
路３が形成されている。
述するような方法によって加工したものであり、光電子
ＩＣチップ４を配すべき領域に対応して略正方形状に突
設された複数の凸部６が基板表面に形成されている。各
凸部６の周囲は基板主面より４５度の角度に立ち上がっ
た傾斜面５とされている。この光配線基板１の全面に
は、反射膜２が所要の膜厚で形成されており、傾斜面５
の表面も反射膜２が覆う。凸部６以外の光配線基板１の
表面には、シリコン酸化膜７が形成されており、このシ
リコン酸化膜７の一部であって凸部６同士の間に光導波
路３が形成されている。
【００１６】前記反射膜２はアルミニュームや金或いは
その他の金属膜であり、傾斜面５の反射率を金属反射に
よって著しく高めるものである。この反射膜２は、金属
膜であるために、導電性に優れており、特に光電子ＩＣ
チップ４への電源供給用の配線として機能する。
その他の金属膜であり、傾斜面５の反射率を金属反射に
よって著しく高めるものである。この反射膜２は、金属
膜であるために、導電性に優れており、特に光電子ＩＣ
チップ４への電源供給用の配線として機能する。
【００１７】光導波路３は凸部６同士の間の光伝送を行
うための光路となり、光配線基板１の表面に被着された
シリコン酸化膜７に形成されているために、その光路は
基板主面に沿ったものとなる。一対の光電子ＩＣチップ
４の間には、双方向の伝送や異なる信号を伝送するため
に、複数本の光導波路３が一の傾斜面５から他の傾斜面
５までの間に連続的に設けられる。一対の光電子ＩＣチ
ップ４の光結合に用いられる各光導波路３は平行に延在
され、各光導波路３の間は屈折率の高い高屈折率部８と
される。この高屈折率部８は、プロトン等のイオン注入
等により形成される。
うための光路となり、光配線基板１の表面に被着された
シリコン酸化膜７に形成されているために、その光路は
基板主面に沿ったものとなる。一対の光電子ＩＣチップ
４の間には、双方向の伝送や異なる信号を伝送するため
に、複数本の光導波路３が一の傾斜面５から他の傾斜面
５までの間に連続的に設けられる。一対の光電子ＩＣチ
ップ４の光結合に用いられる各光導波路３は平行に延在
され、各光導波路３の間は屈折率の高い高屈折率部８と
される。この高屈折率部８は、プロトン等のイオン注入
等により形成される。
【００１８】光電子ＩＣチップ４は、略正方形状の半導
体チップであって、その一方の主面の中央部に半導体集
積回路からなる電子回路部１０を有し、その電子回路部
１０の周囲に発光素子１１や受光素子１２を有する、光
素子と電子素子の混成基板である。電子回路部１０は、
発光素子１１や受光素子１２の駆動回路や信号処理回路
或いは演算処理回路やメモリ等の集積回路部分である。
実装の際には、光電子ＩＣチップ４の素子形成面が光配
線基板１側に向かい、電子回路部１０が凸部６に接触す
るかたちで取りつけられる。この光電子ＩＣチップ４の
発光素子１１の光の射出方向は、チップ主面に対して垂
直な方向であり、同じく受光素子１２はチップ主面に対
して垂直方向な方向からなる光線に感度を有する。発光
素子１１と受光素子１２の位置は、各光電子ＩＣチップ
４の端部に近い周辺領域であり、その位置は光配線基板
１の傾斜面５に対応した位置である。
体チップであって、その一方の主面の中央部に半導体集
積回路からなる電子回路部１０を有し、その電子回路部
１０の周囲に発光素子１１や受光素子１２を有する、光
素子と電子素子の混成基板である。電子回路部１０は、
発光素子１１や受光素子１２の駆動回路や信号処理回路
或いは演算処理回路やメモリ等の集積回路部分である。
実装の際には、光電子ＩＣチップ４の素子形成面が光配
線基板１側に向かい、電子回路部１０が凸部６に接触す
るかたちで取りつけられる。この光電子ＩＣチップ４の
発光素子１１の光の射出方向は、チップ主面に対して垂
直な方向であり、同じく受光素子１２はチップ主面に対
して垂直方向な方向からなる光線に感度を有する。発光
素子１１と受光素子１２の位置は、各光電子ＩＣチップ
４の端部に近い周辺領域であり、その位置は光配線基板
１の傾斜面５に対応した位置である。
【００１９】図２は、光電子ＩＣチップ４間の光結合の
様子を示す図である。光配線基板１の凸部６上に取りつ
けられた各光電子ＩＣチップ４は、その受光素子１２と
発光素子１１が傾斜面５上に位置することになる。傾斜
面５は反射膜２が形成されており、４５°に加工されて
反射鏡として機能する。このため発光素子１１からチッ
プの主面に垂直に射出された光線は、その傾斜面５で反
射し、光導波路３に導出される。また、その光導波路３
からの光は、傾斜面５で反射し、主面に垂直な光線とさ
れて受光素子１２に受光される。
様子を示す図である。光配線基板１の凸部６上に取りつ
けられた各光電子ＩＣチップ４は、その受光素子１２と
発光素子１１が傾斜面５上に位置することになる。傾斜
面５は反射膜２が形成されており、４５°に加工されて
反射鏡として機能する。このため発光素子１１からチッ
プの主面に垂直に射出された光線は、その傾斜面５で反
射し、光導波路３に導出される。また、その光導波路３
からの光は、傾斜面５で反射し、主面に垂直な光線とさ
れて受光素子１２に受光される。
【００２０】反射膜２は導電膜としても機能して、各光
電子ＩＣチップ４の電源供給用に用いられるため、所要
の配線パターンとなるようにパターニングされる。ま
た、光電子ＩＣチップ４の部分では、該チップの電源用
の端子と接続される。この反射膜２を利用した電源ライ
ン、接地ライン等は、各光電子ＩＣチップ４で共通化す
ることができ、チップ数が多い場合に極めて有効であ
る。
電子ＩＣチップ４の電源供給用に用いられるため、所要
の配線パターンとなるようにパターニングされる。ま
た、光電子ＩＣチップ４の部分では、該チップの電源用
の端子と接続される。この反射膜２を利用した電源ライ
ン、接地ライン等は、各光電子ＩＣチップ４で共通化す
ることができ、チップ数が多い場合に極めて有効であ
る。
【００２１】上述の如き光電子集積回路装置は、光電子
ＩＣチップ４同士の光結合が反射膜２が被覆する傾斜面
５を有した光配線基板１によって行われるため、光によ
る相互干渉や信号歪みのない信号伝送がなされる。ま
た、入射する光を全反射するための傾斜面５の構造は、
反射膜２を被覆した構造とされ、次に説明するような工
程により得られるものである。
ＩＣチップ４同士の光結合が反射膜２が被覆する傾斜面
５を有した光配線基板１によって行われるため、光によ
る相互干渉や信号歪みのない信号伝送がなされる。ま
た、入射する光を全反射するための傾斜面５の構造は、
反射膜２を被覆した構造とされ、次に説明するような工
程により得られるものである。
【００２２】また、反射膜２は電源供給用の配線として
も機能するため、光電子ＩＣチップ４の数が多くなる場
合に、有効な配線構造となる。
も機能するため、光電子ＩＣチップ４の数が多くなる場
合に、有効な配線構造となる。
【００２３】次に、図６〜図１０を参照して、光電子集
積回路装置の製造方法の一例について説明する。
積回路装置の製造方法の一例について説明する。
【００２４】まず、図６に示すように、シリコン基板２
１を加工し、傾斜面２２を伴う凸部２３を該シリコン基
板２１の表面に形成する。このような凸部２３の形成
は、ドライエッチングの如き異方性エッチングを用いて
行われ、傾斜面２２は主面に対して４５°の角度をなす
ように加工される。次いで、凸部２３の形成されたシリ
コン基板２１の全面に反射膜２４を被着する。反射膜２
４がアルミニューム膜である場合には、蒸着等により形
成できる。
１を加工し、傾斜面２２を伴う凸部２３を該シリコン基
板２１の表面に形成する。このような凸部２３の形成
は、ドライエッチングの如き異方性エッチングを用いて
行われ、傾斜面２２は主面に対して４５°の角度をなす
ように加工される。次いで、凸部２３の形成されたシリ
コン基板２１の全面に反射膜２４を被着する。反射膜２
４がアルミニューム膜である場合には、蒸着等により形
成できる。
【００２５】シリコン基板２１上に反射膜２４を形成し
た後、フォトリソグラフィ技術により、その反射膜２４
を所要の電源供給用のパターンにパターニングする。
た後、フォトリソグラフィ技術により、その反射膜２４
を所要の電源供給用のパターンにパターニングする。
【００２６】次に、図７に示すように、シリコン基板２
１上の全面に、導波路を形成するための材料層としてシ
リコン酸化膜２５が例えばＣＶＤ法等により形成され
る。このシリコン酸化膜２５の膜厚は、凸部２３の間の
凹部が充分に埋められる厚みである。
１上の全面に、導波路を形成するための材料層としてシ
リコン酸化膜２５が例えばＣＶＤ法等により形成され
る。このシリコン酸化膜２５の膜厚は、凸部２３の間の
凹部が充分に埋められる厚みである。
【００２７】シリコン酸化膜２５を厚く形成した後、メ
カニカルポリッシング等によってシリコン酸化膜２５の
膜厚を減らし、図８に示すように、凸部２３の上面が露
出する程度までシリコン酸化膜２５を削る。凸部２３上
の反射膜２４が露出しない程度にシリコン酸化膜２５を
削る場合には、凸部２３において電源供給のためのコン
タクトホールを形成する。
カニカルポリッシング等によってシリコン酸化膜２５の
膜厚を減らし、図８に示すように、凸部２３の上面が露
出する程度までシリコン酸化膜２５を削る。凸部２３上
の反射膜２４が露出しない程度にシリコン酸化膜２５を
削る場合には、凸部２３において電源供給のためのコン
タクトホールを形成する。
【００２８】次に、図９に示すように、シリコン酸化膜
２５に対してプロトンを注入して、高屈折率層を形成す
る。この高屈折率層のパターンは、平行な導波路を形成
するパターンであり、図示しないレジスト等をマスクと
してイオン注入される。
２５に対してプロトンを注入して、高屈折率層を形成す
る。この高屈折率層のパターンは、平行な導波路を形成
するパターンであり、図示しないレジスト等をマスクと
してイオン注入される。
【００２９】光導波路をシリコン酸化膜２５に形成した
後、図１０に示すように、受光素子や発光素子及び電子
回路部が既に形成された光電子ＩＣチップ２６が各凸部
２３上に載置される。この時、光電子ＩＣチップ２６の
電源供給用端子が反射膜２４に接続し、光電子ＩＣチッ
プ２６の受光素子や発光素子は傾斜面２２上に位置する
ように載置される。
後、図１０に示すように、受光素子や発光素子及び電子
回路部が既に形成された光電子ＩＣチップ２６が各凸部
２３上に載置される。この時、光電子ＩＣチップ２６の
電源供給用端子が反射膜２４に接続し、光電子ＩＣチッ
プ２６の受光素子や発光素子は傾斜面２２上に位置する
ように載置される。
【００３０】〔第１の実施例〕
本実施例の光配線基板３１は、傾斜面３９を周囲に有す
る凸部３３を表面に有し、その傾斜面３９の表面には反
射膜３２が形成されている。凸部３３の周囲の凹部に
は、光導波路３８が形成されている。
る凸部３３を表面に有し、その傾斜面３９の表面には反
射膜３２が形成されている。凸部３３の周囲の凹部に
は、光導波路３８が形成されている。
【００３１】光電子ＩＣチップ３４は、一方の主面３４
ａに受光素子３７，発光素子３６，電子回路部３５が形
成されるが、本実施例では、光結合に用いられる光の波
長が光電子ＩＣチップ３４を透過する波長の光とされ
る。従って、発光素子３６で生成された光は、光電子Ｉ
Ｃチップ３４を透過して傾斜面３９の反射膜３２で反射
し、光導波路３８に向かう。また、光導波路３８からの
光は傾斜面３９の反射膜３２で反射した後、光電子ＩＣ
チップ３４を透過して受光素子３７に受光されることに
なる。
ａに受光素子３７，発光素子３６，電子回路部３５が形
成されるが、本実施例では、光結合に用いられる光の波
長が光電子ＩＣチップ３４を透過する波長の光とされ
る。従って、発光素子３６で生成された光は、光電子Ｉ
Ｃチップ３４を透過して傾斜面３９の反射膜３２で反射
し、光導波路３８に向かう。また、光導波路３８からの
光は傾斜面３９の反射膜３２で反射した後、光電子ＩＣ
チップ３４を透過して受光素子３７に受光されることに
なる。
【００３２】このような光電子ＩＣチップ３４を透過す
る光による光結合では、電子回路部３５の如き集積回路
を光配線基板３１側にすることなく実装が可能である。
また、光電子ＩＣチップ３４毎に一方の主面３４ａ側か
らプローブ等を使用しながら品質検査をすることができ
る。さらに、光電子ＩＣチップ３４の裏面にマイクロレ
ンズを形成することで、光の入出力効率を高くすること
ができる。
る光による光結合では、電子回路部３５の如き集積回路
を光配線基板３１側にすることなく実装が可能である。
また、光電子ＩＣチップ３４毎に一方の主面３４ａ側か
らプローブ等を使用しながら品質検査をすることができ
る。さらに、光電子ＩＣチップ３４の裏面にマイクロレ
ンズを形成することで、光の入出力効率を高くすること
ができる。
【００３３】〔第２の実施例〕
本実施例は、光電子ＩＣチップが３次元化された例であ
る。その要部構造を図４に示す。第１の実施例と同様
に、本実施例の光配線基板３１は、傾斜面３９を周囲に
有する凸部３３を表面に有し、その傾斜面３９の表面に
は反射膜３２が形成されている。凸部３３の周囲の凹部
には、光導波路３８が形成されている。
る。その要部構造を図４に示す。第１の実施例と同様
に、本実施例の光配線基板３１は、傾斜面３９を周囲に
有する凸部３３を表面に有し、その傾斜面３９の表面に
は反射膜３２が形成されている。凸部３３の周囲の凹部
には、光導波路３８が形成されている。
【００３４】光電子ＩＣチップ４１は、３枚の主面に垂
直方向に積層された基板４２，４３，４４からなり、受
光素子４５は最上層の基板４４に形成され、発光素子４
６は中間の基板４３に形成されている。これら受光素子
４５や発光素子４６の位置は、光配線基板３１の傾斜面
３９と平面上重なる位置であるが、発光素子４６からの
光は、最下層の基板４２を透過して、傾斜面３９に到達
し、受光素子４５に受光される光は、最下層の基板４２
及び中間の基板４３を透過したものである。
直方向に積層された基板４２，４３，４４からなり、受
光素子４５は最上層の基板４４に形成され、発光素子４
６は中間の基板４３に形成されている。これら受光素子
４５や発光素子４６の位置は、光配線基板３１の傾斜面
３９と平面上重なる位置であるが、発光素子４６からの
光は、最下層の基板４２を透過して、傾斜面３９に到達
し、受光素子４５に受光される光は、最下層の基板４２
及び中間の基板４３を透過したものである。
【００３５】このように光電子ＩＣチップ４１を積層化
した場合では、配線経路が大幅に短縮され、配線遅延を
低減できることになる。なお、本実施例では、光電子Ｉ
Ｃチップを３枚の基板を積層する構造としたが、これに
限定されず、２枚やさらに多くの数の基板を積層した
り、他の種類の基板を組み合わせて積層するような構造
とすることも可能である。また、受光素子や発光素子を
基板主面な方向に複数個重なるように形成して、多重化
するような構造としても良い。
した場合では、配線経路が大幅に短縮され、配線遅延を
低減できることになる。なお、本実施例では、光電子Ｉ
Ｃチップを３枚の基板を積層する構造としたが、これに
限定されず、２枚やさらに多くの数の基板を積層した
り、他の種類の基板を組み合わせて積層するような構造
とすることも可能である。また、受光素子や発光素子を
基板主面な方向に複数個重なるように形成して、多重化
するような構造としても良い。
【００３６】〔第３の実施例〕
本実施例は、同一の光電子ＩＣチップ内で光結合される
例である。図５の断面に示すように、本実施例の光電子
集積回路装置では、１つの光電子ＩＣチップ５５の内部
での光結合のための光導波路５９が光配線基板５１の表
面に形成される。光配線基板５１の表面には、凸部５３
が形成され、この凸部５３の端部が反射膜５２の被覆さ
れた傾斜面５４となる。図５の断面では、一対の凸部５
３の間の光導波路５９は、当該光電子ＩＣチップ５５専
用であり、他の光電子ＩＣチップとの光伝送には用いら
れない。他の光導波路５８は、他の実施例と同様に他の
光電子ＩＣチップとの光結合に使用される。光電子ＩＣ
チップ５５には、他の光電子ＩＣチップとの光結合のた
めの発光素子５７及び受光素子５６が形成され、さらに
チップ内の光結合のための発光素子５７ｉ及び受光素子
５６ｉが形成される。これら発光素子５７，５７ｉ及び
受光素子５６，５６ｉは、それぞれ傾斜面５４上に平面
的に重なる位置に形成されていることは言うまでもな
い。
例である。図５の断面に示すように、本実施例の光電子
集積回路装置では、１つの光電子ＩＣチップ５５の内部
での光結合のための光導波路５９が光配線基板５１の表
面に形成される。光配線基板５１の表面には、凸部５３
が形成され、この凸部５３の端部が反射膜５２の被覆さ
れた傾斜面５４となる。図５の断面では、一対の凸部５
３の間の光導波路５９は、当該光電子ＩＣチップ５５専
用であり、他の光電子ＩＣチップとの光伝送には用いら
れない。他の光導波路５８は、他の実施例と同様に他の
光電子ＩＣチップとの光結合に使用される。光電子ＩＣ
チップ５５には、他の光電子ＩＣチップとの光結合のた
めの発光素子５７及び受光素子５６が形成され、さらに
チップ内の光結合のための発光素子５７ｉ及び受光素子
５６ｉが形成される。これら発光素子５７，５７ｉ及び
受光素子５６，５６ｉは、それぞれ傾斜面５４上に平面
的に重なる位置に形成されていることは言うまでもな
い。
【００３７】このような構造の光電子ＩＣチップ５５及
び光配線基板５１を用いた場合では、光電子ＩＣチップ
５５内での信号伝達を光によって行うことができ、電気
配線に固有な伝送歪みや相互干渉の問題等を解決できる
ことになる。
び光配線基板５１を用いた場合では、光電子ＩＣチップ
５５内での信号伝達を光によって行うことができ、電気
配線に固有な伝送歪みや相互干渉の問題等を解決できる
ことになる。
【００３８】
【発明の効果】本発明の光電子集積回路装置は、光電子
集積回路基板同士の光結合が反射膜に被覆された傾斜面
を有した光配線基板によって行われるため、光による相
互干渉や信号歪みのない信号伝送がなされる。また、入
射する光を全反射するための傾斜面の構造は、反射膜を
被覆した構造であり、特別な角度等を必要とせずに全反
射が可能であり、その製造工程も簡略化される。
集積回路基板同士の光結合が反射膜に被覆された傾斜面
を有した光配線基板によって行われるため、光による相
互干渉や信号歪みのない信号伝送がなされる。また、入
射する光を全反射するための傾斜面の構造は、反射膜を
被覆した構造であり、特別な角度等を必要とせずに全反
射が可能であり、その製造工程も簡略化される。
【００３９】また、本発明において、反射膜は電源供給
用の配線としても機能するため、光電子集積回路基板毎
のワイヤボンディング等が不要となり、光電子集積回路
基板の数が多くなる場合に、有効な配線構造となる。
用の配線としても機能するため、光電子集積回路基板毎
のワイヤボンディング等が不要となり、光電子集積回路
基板の数が多くなる場合に、有効な配線構造となる。
【図１】本発明の前提となる光電子集積回路装置の一例
の構造を示し、一部の光電子ＩＣチップを分解しながら
示す要部斜視図である。
の構造を示し、一部の光電子ＩＣチップを分解しながら
示す要部斜視図である。
【図２】前記光電子集積回路装置の一例の光伝送路に沿
った断面図である。
った断面図である。
【図３】本発明の第１の実施例の光電子集積回路装置を
示す要部断面図である。
示す要部断面図である。
【図４】本発明の第２の実施例の光電子集積回路装置を
示す要部断面図である。
示す要部断面図である。
【図５】本発明の第３の実施例の光電子集積回路装置を
示す要部断面図である。
示す要部断面図である。
【図６】本発明の光電子集積回路装置の一例の製造方法
における基板加工工程までの工程断面図である。
における基板加工工程までの工程断面図である。
【図７】本発明の光電子集積回路装置の一例の製造方法
におけるシリコン酸化膜形成工程までの工程断面図であ
る。
におけるシリコン酸化膜形成工程までの工程断面図であ
る。
【図８】本発明の光電子集積回路装置の一例の製造方法
におけるポリッシング工程までの工程断面図である。
におけるポリッシング工程までの工程断面図である。
【図９】本発明の光電子集積回路装置の一例の製造方法
におけるイオン注入工程までの工程断面図である。
におけるイオン注入工程までの工程断面図である。
【図１０】本発明の光電子集積回路装置の一例の製造方
法における光電子ＩＣチップの取り付け工程までの工程
断面図である。
法における光電子ＩＣチップの取り付け工程までの工程
断面図である。
１，３１，５１ 光配線基板、 ２，３２，５２ 反射
膜、 ３，３８，５８，５９ 光導波路、 ４，３４，
４１，５５ 光電子ＩＣチップ、 ５，３９，５４ 傾
斜面、 ６，３３，５３ 凸部、 ７ シリコン酸化
膜、 １０ 電子回路部、 １１，３６，４６，５７，
５７ｉ 発光素子、 １２，３７，４５，５６，５６ｉ
受光素子
膜、 ３，３８，５８，５９ 光導波路、 ４，３４，
４１，５５ 光電子ＩＣチップ、 ５，３９，５４ 傾
斜面、 ６，３３，５３ 凸部、 ７ シリコン酸化
膜、 １０ 電子回路部、 １１，３６，４６，５７，
５７ｉ 発光素子、 １２，３７，４５，５６，５６ｉ
受光素子
Claims (2)
- 【請求項１】 周囲に傾斜面が形成された複数の凸部が
形成され、上記傾斜面に光結合用の光を反射する反射膜
が形成されるとともに上記凸部間に構成された凹部に上
記傾斜面に連続して光導波路が形成された光配線基板
と、 電子回路部と、発光素子と受光素子のうちの少なくとも
一方が形成された複数の光電子回路基板とを有し、 上記複数の光電子回路基板は、外周側に設けられた上記
発光素子及び／又は上記受光素子を上記凸部の傾斜面に
対応する位置に位置させるとともに素子形成面を上方に
向けて上記複数の凸部にそれぞれ取り付けられ、 上記光電子回路基板に設けられた発光素子と受光素子間
の光結合は、上記光電子回路基板を透過する光により行
われることを特徴とする光電子集積回路装置。 - 【請求項２】 周囲に傾斜面が形成された複数の凸部が
形成され、上記傾斜面に光結合用の光を反射する反射膜
が形成されるとともに上記凸部間に構成された凹部に上
記傾斜面に連続して光導波路が形成された光配線基板
と、 電子回路部と、発光素子と受光素子のうちの少なくとも
一方が形成された複数の光電子回路基板とを有し、 上記複数の光電子回路基板は、外周側に設けられた上記
発光素子及び／又は上記受光素子を上記凸部の傾斜面に
対応する位置に位置させるとともに互いに積層されて上
記凸部上に取り付けられ、 上記凸部上に積層された複数の光電子回路基板のうちの
第２段目以上の光電子回路基板の光の送受信は、当該光
電子回路基板を透過して行われることを特徴とする光電
子集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25425891A JP3413839B2 (ja) | 1991-09-06 | 1991-09-06 | 光電子集積回路装置 |
| US07/939,694 US5357122A (en) | 1991-09-05 | 1992-09-02 | Three-dimensional optical-electronic integrated circuit device with raised sections |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25425891A JP3413839B2 (ja) | 1991-09-06 | 1991-09-06 | 光電子集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567770A JPH0567770A (ja) | 1993-03-19 |
| JP3413839B2 true JP3413839B2 (ja) | 2003-06-09 |
Family
ID=17262480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25425891A Expired - Lifetime JP3413839B2 (ja) | 1991-09-05 | 1991-09-06 | 光電子集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413839B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8363989B2 (en) | 2008-03-24 | 2013-01-29 | Nec Corporation | Semiconductor optical interconnection device and semiconductor optical interconnection method |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69434104T2 (de) * | 1993-08-09 | 2005-11-03 | Nippon Telegraph And Telephone Corp. | Optoelektronische Hybridintegrationsplattform und optisches Sub-Modul |
| US6557020B1 (en) | 1997-12-10 | 2003-04-29 | Seiko Epson Corporation | Information processing system, enciphering/deciphering system, system LSI, and electronic apparatus |
| JP4529194B2 (ja) * | 1998-10-13 | 2010-08-25 | ソニー株式会社 | 光電子集積回路装置 |
| JP4529193B2 (ja) * | 1998-10-27 | 2010-08-25 | ソニー株式会社 | 光伝送路の形成方法 |
| JP3728147B2 (ja) | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | 光電気混載配線基板 |
| DE10034865B4 (de) * | 2000-07-18 | 2006-06-01 | Infineon Technologies Ag | Optoelektronisches oberflächenmontierbares Modul |
| US6936854B2 (en) | 2001-05-10 | 2005-08-30 | Canon Kabushiki Kaisha | Optoelectronic substrate |
| JP3833131B2 (ja) | 2002-03-25 | 2006-10-11 | キヤノン株式会社 | 光伝送装置 |
| TWI294262B (en) | 2002-06-28 | 2008-03-01 | Matsushita Electric Ind Co Ltd | A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same |
| JP2005202382A (ja) * | 2003-12-18 | 2005-07-28 | Sumitomo Bakelite Co Ltd | 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード |
| JP3987500B2 (ja) * | 2004-02-17 | 2007-10-10 | 浜松ホトニクス株式会社 | 光配線基板および光配線基板の製造方法 |
| DE102004055061A1 (de) * | 2004-11-15 | 2006-05-18 | Robert Bosch Gmbh | Verfahren zur Anordnung eines Flip-Chips auf einem Substrat |
| JP4639810B2 (ja) * | 2005-01-17 | 2011-02-23 | ソニー株式会社 | 半導体装置、基板製造方法および電子機器 |
| JP4752328B2 (ja) * | 2005-05-23 | 2011-08-17 | 住友ベークライト株式会社 | 光導波路構造体 |
| WO2008108142A1 (ja) | 2007-03-06 | 2008-09-12 | Nec Corporation | 光接続装置 |
| US7985921B2 (en) | 2007-11-14 | 2011-07-26 | Solfocus, Inc. | Systems to retain an optical element on a solar cell |
| US20090159125A1 (en) * | 2007-12-21 | 2009-06-25 | Eric Prather | Solar cell package for solar concentrator |
| US8759138B2 (en) | 2008-02-11 | 2014-06-24 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
| JP4215812B1 (ja) | 2008-02-27 | 2009-01-28 | 国立大学法人広島大学 | 光集積回路装置 |
| JP4427589B2 (ja) | 2008-06-09 | 2010-03-10 | 国立大学法人広島大学 | 光集積回路装置 |
| JP4999813B2 (ja) * | 2008-10-09 | 2012-08-15 | 京セラ株式会社 | 半導体装置 |
| US9806215B2 (en) | 2009-09-03 | 2017-10-31 | Suncore Photovoltaics, Inc. | Encapsulated concentrated photovoltaic system subassembly for III-V semiconductor solar cells |
| JP5693032B2 (ja) * | 2010-03-30 | 2015-04-01 | 京セラ株式会社 | 光伝送基板および光モジュール |
| JP4983990B2 (ja) * | 2011-04-06 | 2012-07-25 | 住友ベークライト株式会社 | 光導波路構造体の製造方法 |
| JPWO2016162943A1 (ja) * | 2015-04-07 | 2018-02-01 | オリンパス株式会社 | 光電気回路基板 |
| KR102601212B1 (ko) * | 2018-10-10 | 2023-11-10 | 삼성전자주식회사 | 광전 소자를 포함하는 집적 회로 소자 |
| JP2020144294A (ja) * | 2019-03-08 | 2020-09-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1991
- 1991-09-06 JP JP25425891A patent/JP3413839B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8363989B2 (en) | 2008-03-24 | 2013-01-29 | Nec Corporation | Semiconductor optical interconnection device and semiconductor optical interconnection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567770A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413839B2 (ja) | 光電子集積回路装置 | |
| JP4457545B2 (ja) | 光・電気配線基板、実装基板及び光電気配線基板の製造方法 | |
| TWI396874B (zh) | Optical wiring printing board manufacturing method and optical wiring printed circuit board | |
| JP3100584B2 (ja) | 光電子集積回路およびその作製方法 | |
| US6611635B1 (en) | Opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6343171B1 (en) | Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6845184B1 (en) | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6885099B2 (en) | Multichip module, manufacturing method thereof, multichip unit and manufacturing method thereof | |
| US20110122481A1 (en) | Integrated device and manufacturing method | |
| JP4624162B2 (ja) | 光電気配線基板 | |
| Hornak et al. | On the feasibility of through-wafer optical interconnects for hybrid wafer-scale-integrated architectures | |
| JP2006258835A (ja) | 光導波モジュール、並びに、光電変換装置及び光導波部材 | |
| JPS61121014A (ja) | 光・電気混成集積回路 | |
| JP2001196643A (ja) | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 | |
| US11137560B2 (en) | Semiconductor module, manufacturing method thereof, and communication method using the same | |
| CN101243339A (zh) | 光波导器件以及光波导器件的制造方法 | |
| JP2003057468A (ja) | 光素子、光導波装置、それらの製造方法、およびそれらを用いた光電気混載基板 | |
| US20140140658A1 (en) | Multichip package having optical interconnection | |
| JP4506216B2 (ja) | 光結合装置及びその製造方法 | |
| JPH1152198A (ja) | 光接続構造 | |
| JPH0645584A (ja) | 光接続集積回路 | |
| JP5409441B2 (ja) | 光伝送基板および光モジュール | |
| JPH09246420A (ja) | 半導体装置及びその製法 | |
| JP5300700B2 (ja) | 光配線基板 | |
| JP2001196494A (ja) | 光・電気素子搭載用チップキャリア及びその製造方法並びにその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021001 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |