JP4529193B2 - 光伝送路の形成方法 - Google Patents
光伝送路の形成方法 Download PDFInfo
- Publication number
- JP4529193B2 JP4529193B2 JP30522498A JP30522498A JP4529193B2 JP 4529193 B2 JP4529193 B2 JP 4529193B2 JP 30522498 A JP30522498 A JP 30522498A JP 30522498 A JP30522498 A JP 30522498A JP 4529193 B2 JP4529193 B2 JP 4529193B2
- Authority
- JP
- Japan
- Prior art keywords
- optical transmission
- transmission line
- substrate
- resist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Fibers, Optical Fiber Cores, And Optical Fiber Bundles (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光伝送路およびその形成方法に関し、特に、光電子集積回路装置における光信号の伝送用の光伝送路に適用して好適なものである。
【０００２】
【従来の技術】
従来、半導体集積回路装置における配線には、もっぱらアルミニウム（Ａｌ）配線が用いられており、最近ではより低抵抗の銅（Ｃｕ）配線が用いられ始めている。しかしながら、これらの金属配線では、今後の半導体集積回路装置の高速化、高集積化に限界がきており、新たな配線技術が求められている。そのための有望な手段の一つとして、光による信号のやりとりを行う光配線技術が挙げられる。
【０００３】
従来、このような光配線を用いた装置としては、モジュール化された光学部品（発光素子または受光素子を含む）を基板上に搭載したものが、最も一般的である。
【０００４】
しかしながら、従来の光配線を用いた装置は、モジュール化された光学部品の小型化が困難であるため、小型化および高集積化が困難であるという問題があった。
【０００５】
【発明が解決しようとする課題】
そこで、本発明者は、上記の問題を解決するために、基板上に複数の回路ブロックがモノリシックに形成され、複数の回路ブロックのうちの少なくとも二つの回路ブロック間の信号の伝送は光により行われ、かつ、複数の回路ブロックのそれぞれの回路ブロックの内部の信号の伝送は導電体からなる配線を通じて行われる光電子集積回路装置を提案した。
【０００６】
この発明の目的は、このような本発明者の提案による光電子集積回路装置において回路ブロック間の光信号の伝送に用いて好適な光伝送路およびその形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の発明による光伝送路は、
基板上に複数の回路ブロックがモノリシックに形成され、複数の回路ブロックのうちの少なくとも二つの回路ブロック間の信号の伝送は光により行われ、かつ、複数の回路ブロックのそれぞれの回路ブロックの内部の信号の伝送は導電体からなる配線を通じて行われる光電子集積回路装置において少なくとも二つの回路ブロック間の信号の伝送を光により行うための線状の光伝送路であって、
基板上にモノリシックに形成されている
ことを特徴とするものである。
【０００８】
この第１の発明において、光伝送路の材料としては、光学的に光信号の伝播損失の少ないものが用いられ、具体的には、例えば有機樹脂製のレジストなどの有機材料、あるいは、酸化シリコンや窒化シリコンなどの無機材料が用いられる。この光伝送路は、典型的には、基板の表面に形成された溝の内部にその下部が埋められた状態で形成される。
【０００９】
この第１の発明において、信号の伝送を光により行う少なくとも二つの回路ブロックは、発光素子および／または受光素子を有する。この少なくとも二つの回路ブロック間の光による信号の伝送は１重の信号により行ってもよいし、バスタイプの多重信号により行ってもよく、さらには、ホログラフィー信号（ホログラフィー化された信号）により行ってもよい。バスタイプの多重信号またはホログラフィー信号を用いた場合には、より多くの信号の伝送が可能である。
【００１０】
この第１の発明において、複数の回路ブロックのそれぞれの回路ブロックは、典型的には、少なくとも一つの電子素子、例えばトランジスタを含む。この電子素子としては、シリコンなどの元素半導体を用いたものや、ＧａＡｓなどの化合物半導体を用いたものなどを用いることができるほか、これらの電子素子を混用してもよい。また、それぞれの回路ブロックの内部の信号の伝送用の配線の材料である導電体としては、ＡｌやＣｕなどを用いることができる。
【００１１】
なお、場合によっては、基板上にモノリシックに形成された複数の回路ブロックに加えて、一つまたは複数のモジュール化された部品を基板上に搭載してもよい。
【００１２】
この発明の第２の発明は、
基板上にモノリシックに形成された光伝送路の形成方法であって、
基板の一主面に、形成すべき光伝送路に対応した形状の溝を形成する工程と、
基板の一主面に、少なくとも溝を埋める厚さに有機材料を形成する工程と、
有機材料を選択的に除去することにより有機材料を上記溝の部分にのみ残す工程とを有する
ことを特徴とするものである。
【００１３】
この第２の発明は、典型的には、有機材料を溝の部分にのみ残した後に有機材料のリフローを行う工程と、有機材料のリフローを行った後に有機材料の表面のアッシング処理を行う工程とをさらに有する。有機材料は、例えば有機樹脂製のレジストなどである。
【００１４】
この発明の第３の発明は、
基板上にモノリシックに形成された光伝送路の形成方法であって、
基板の一主面に、形成すべき光伝送路に対応した形状の溝を形成する工程と、溝の部分に流動性を有する無機材料を選択的に形成する工程と、
無機材料を固化させる工程とを有する
ことを特徴とするものである。
【００１５】
この第３の発明においては、典型的には、基板の一主面に形成された、形成すべき光伝送路に対応した形状の開口部を有するマスクを用いて溝の部分に流動性を有する無機材料を選択的に形成する。このマスクの材料としては、レジスト、窒化シリコン、多結晶シリコンなどを用いることができる。レジストとしては、ネガ型レジストが、その形成および除去を簡単に行うことができるので、形成プロセスの簡略化を図る上で有利である。また、例えば、光伝送路の材料として酸化シリコンを用いる場合、このマスクの材料として窒化シリコンまたは多結晶シリコンを用いると、それぞれの材料のエッチング選択比の違いにより、光伝送路の形成後にマスクだけを容易に選択的に除去することができる。また、この無機材料の形成には、ゾル−ゲル反応を利用した液相化学気相成長法などを用いることができる。無機材料は、例えば酸化シリコンや窒化シリコンなどである。
【００１６】
この発明において、光伝送路の断面形状は、効率の良い光信号伝送を行う観点からは、好適には、ほぼ円形であるが、他の形状、例えば楕円や矩形であってもよい。また、基板としては、シリコン基板やＧａＡｓ基板などの化合物半導体基板のほか、ＳＯＩ（Silicon on Insulator）基板を用いることができる。
【００１７】
上述のように構成されたこの発明の第１の発明においては、少なくとも二つの回路ブロック間の信号の伝送を光により行うための線状の光伝送路が、回路ブロックとともに基板上にモノリシックに形成されていることにより、この光伝送路を通じて回路ブロック間の光信号の伝送を確実にしかも高い信頼性で行うことができるとともに、光電子集積回路装置の小型化および高集積化を図ることができるる。
【００１８】
上述のように構成されたこの発明の第２の発明においては、有機樹脂製のレジストなどを用いて、簡単なプロセスで光伝送路を基板上にモノリシックに形成することができる。
【００１９】
上述のように構成されたこの発明の第３の発明においては、酸化シリコンや窒化シリコンなどを用いて、簡単なプロセスで光伝送路を基板上にモノリシックに形成することができ、しかも、これらの材料は耐熱性およびエッチング耐性とも優れているため、プロセスの自由度が高い。
【００２０】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２１】
図１はこの発明の一実施形態による光電子集積回路装置を示す。
【００２２】
図１に示すように、この一実施形態による光電子集積回路装置においては、シリコン基板１上に複数の回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・が、成膜技術、エッチング技術、不純物ドーピング技術などのプロセス技術を用いてモノリシックに形成されている。これらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・の個数および配置や各回路ブロックの機能は、この光電子集積回路装置にどのような機能を持たせるかに応じて決められる。例えば、この光電子集積回路装置にある特定の信号処理を行う機能を持たせる場合には、その信号処理に必要な回路がこれらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・の一部または全部により構成されるようにする。各回路ブロックにおいては、必要な機能に応じて、トランジスタなどの電子素子がＡｌやＣｕなどかならなる金属配線（図示せず）で接続されている。これに対し、互いに隣接する回路ブロック間の信号の伝送は光により行われる。具体的には、各回路ブロックは、トランジスタなどの電子素子のほか、受光素子および／または発光素子を有し、隣接する回路ブロックからの光信号を受光することができるか、隣接する回路ブロックに光信号を送信することができるか、あるいは、これらの両方が可能になっている。この場合、受光素子により受光された光信号は、この受光素子が設けられた回路ブロック内で所定の処理が行われる。また、発光素子は、この発光素子が設けられた回路ブロック内における信号処理の結果得られる出力により駆動され、光信号が発生される。各回路ブロック間を伝送される光信号は、１重でもバスタイプの多重信号でもホログラフィー信号でもよく、これらを混用してもよい。
【００２３】
各回路ブロックにおける素子の集積規模は、必要な機能に応じて選ばれるが、例えば、カスタムＩＣなどにおけるスタンダードセルまたはマクロセルと同様な規模としてもよい。
【００２４】
次に、各回路ブロックの受発光部の構造の具体例について説明する。ここでは図１に示す回路ブロックＡ1 、Ｂ1 について説明するが、他の回路ブロックについても同様である。
【００２５】
図２は受発光部の第１の例を示す。図２に示すように、この第１の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の、基板表面にほぼ垂直な互いに対向する端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。ここで、発光素子としては、例えばＧａＰ系の発光ダイオードなどが用いられ、受光素子としては、例えばＧａＡｓ系フォトダイオードなどが用いられる。これらの受発光部ａ1 、ｂ1 間で光信号は基板表面に平行な方向にやりとりされる。
【００２６】
図３は受発光部の第２の例を示す。図３に示すように、この第２の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の互いに対向する端面が基板表面に対して例えば４５°傾斜しており、これらの端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。これらの発光素子および受光素子としては、第１の例と同様なものを用いることができる。この場合、回路ブロックＡ1 、Ｂ1 の一方の回路ブロックの受発光部の発光素子から基板表面に対して４５°の方向に発生する光信号は、基板表面に平行に配置された反射鏡２で反射されて、他方の回路ブロックの受発光部の受光素子に基板表面に対して４５°の方向から入射して受光される。
【００２７】
図４は受発光部の第３の例を示す。図４に示すように、この第３の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の、基板表面にほぼ垂直な互いに対向する端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。これらの発光素子および受光素子としては、第１の例と同様なものを用いることができるが、発光素子としては面発光型のものを用いる。この場合、回路ブロックＡ1 、Ｂ1 の一方の回路ブロックの受発光部の発光素子から基板表面に対して垂直な方向に光信号が出射され、この光信号は、基板表面に対して４５°の方向に傾斜して配置された反射鏡３、４で反射されて、他方の回路ブロックの受光素子に基板表面に対して垂直上方から入射して受光される。
【００２８】
この一実施形態による光電子集積回路装置の製造方法を図５および図６を参照して説明する。ここで、図５および図６は図１のＸ−Ｘ線に沿っての断面図である。まず、図５に示すように、通常のＬＳＩ製造プロセスにしたがって、シリコン基板１上に成膜技術、エッチング技術、不純物ドーピング技術などにより回路ブロック層５を形成する。次に、図６に示すように、この回路ブロック層５を例えば異方性エッチング技術などにより選択的にエッチング除去して回路ブロックＡ1 、・・・Ｂ1 、・・・を形成する。次に、各回路ブロックに、例えば図２、図３または図４に示したような受発光部ａ1 、ｂ1 などを化合物半導体のエピタキシャル成長技術などを用いて形成する。以上により、目的とする光電子集積回路装置が製造される。
【００２９】
この一実施形態において、全部または一部の回路ブロック間の光信号の伝送は、これらの回路ブロック間におけるシリコン基板１上にモノリシックに形成された、例えば図７に示すような光伝送路６を通じて行われる。この光伝送路６は、光信号の伝播損失の少ない透明材料、例えば、有機樹脂製のレジストやＳｉＯ2 などにより形成されている。この場合、この光伝送路６はほぼ円形の断面形状を有し、その下側半分がシリコン基板１に埋め込まれている。回路ブロックの受発光部の発光素子から出射される光信号はこの光伝送路６の一方の端面に入射し、その内部を伝播した後、他方の端面から出射され、他の回路ブロックの受発光部の受光素子に入射して受光される。
【００３０】
光伝送路６は、光信号の伝送を行う回路ブロック間に必要に応じて１本または複数本形成され、シリコン基板１全体では通常複数本形成される。図８に、シリコン基板１上に光伝送路６が複数本設けられたときの様子を示す。また、この光伝送路６は、必要に応じて、図９に示すように、途中で曲がって形成されることもある。
【００３１】
次に、光伝送路６の形成方法について説明する。ここでは、光伝送路６の材料として有機樹脂製のレジストを用いる第１の方法と、光伝送路６の材料としてＳｉＯ2 を用いる第２の方法とに分けて説明する。
【００３２】
図１０〜図１６は第１の方法を示す。この第１の方法においては、まず、図１０に示すように、シリコン基板１の全面に例えばＣＶＤ法によりＳｉ3 Ｎ4 膜７を形成した後、その上にリソグラフィーにより光伝送路の形成部に対応する部分が開口した所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えば反応性イオンエッチング（ＲＩＥ）法で異方性エッチングを行うことによりＳｉ3 Ｎ4 膜７に開口部７ａを形成する。この開口部７ａの幅は、最終的に形成する光伝送路６の直径よりも少し狭く選ばれる。次に、レジストパターンを除去した後、Ｓｉ3 Ｎ4 膜７をマスクとして例えばＲＩＥ法によりシリコン基板１をエッチングし、溝８を形成する。この時点の溝８の断面形状は矩形である。
【００３３】
次に、図１１に示すように、Ｓｉ3 Ｎ4 膜７をマスクとしてシリコン基板１の等方性エッチング、例えばウエットエッチングを行うことにより、溝８の断面形状を最終的に形成する光伝送路６の直径と等しい直径の半円形にする。
【００３４】
次に、Ｓｉ3 Ｎ4 膜７をエッチング除去した後（図１２）、図１３に示すように、シリコン基板１上に有機樹脂性のレジスト膜９を塗布する。このレジスト膜９の厚さは、最終的に形成する光伝送路６の直径に応じて選ばれる。
【００３５】
次に、レジスト膜９の所定部分を露光した後、現像を行うことにより、図１４に示すように、溝８の部分にこの溝８の直径よりも少し大きい幅のレジストパターン１０を形成する。
【００３６】
次に、図１５に示すように、レジストパターン１０をそのレジストの種類に応じた適当な温度に加熱してリフローを行い、このレジストパターン１０の上側半分の表面を滑らかな曲面にする。
【００３７】
次に、例えば酸素プラズマを用いたアッシング処理を行うことにより、レジストパターン１０の上側半分の表面を加工し、レジストパターン１０を全体としてほぼ円形の断面形状にする。この後、例えば真空乾燥やプラズマ照射などを行うことによりこのレジストパターン１０を硬化させる。これによって、図１６に示すように、有機樹脂製のレジストからなり、ほぼ円形の断面形状を有する光伝送路６が形成される。
【００３８】
図１７〜図２２は第２の方法を示す。この第２の方法においては、まず、図１７に示すように、シリコン基板１の全面に例えばＣＶＤ法によりＳｉ3 Ｎ4 膜７を形成し、その上にリソグラフィーにより光伝送路の形成部に対応する部分が開口した所定形状のレジストパターン１１を形成する。このレジストパターン１１の開口部の幅は、最終的に形成する光伝送路６の直径よりも少し狭く選ばれる。次に、このレジストパターン１１をマスクとして例えばＲＩＥ法で異方性エッチングを行うことによりＳｉ3 Ｎ4 膜７に開口部７ａを形成し、引き続いて異方性エッチングを行うことによりシリコン基板１をエッチングして溝８を形成する。この時点の溝８の断面形状は矩形である。
【００３９】
次に、図１８に示すように、レジストパターン１１およびＳｉ3 Ｎ4 膜７をマスクとして等方性エッチング、例えばウエットエッチングを行うことにより、溝８の断面形状を最終的に形成する光伝送路６の直径と等しい直径の半円形にする。
【００４０】
次に、図１９に示すように、例えば酸素プラズマを用いたアッシング処理を行うことにより、レジストパターン１１の幅を狭くし、溝８と同一の幅にする。
【００４１】
次に、図２０に示すように、レジストパターン１１をマスクとしてＳｉ3 Ｎ4 膜７をエッチングすることにより、Ｓｉ3 Ｎ4 膜７の開口部７ａの幅を溝８と同一の幅にする。
【００４２】
次に、図２１に示すように、ゾル−ゲル反応を利用した液相ＣＶＤ法によりシリコン基板１の全面にＳｉＯ2 １２の成長を行う。このとき、このＳｉＯ2 １２は、その成長温度を例えば０℃に設定して成長を行うことにより、高い流動性を示すものが得られ、その表面張力により、Ｓｉ3 Ｎ4 膜７の開口部７ａの内部の溝８の部分のシリコン基板１上に、自然に自発的に、ほぼ円形の断面形状に成長する。なお、図示は省略するが、このＳｉＯ2 は、通常、レジストパターン１１の上にも薄く成長する。
【００４３】
次に、例えば酸素プラズマを用いたアッシング処理を行うことによりレジストパターン１１を除去する。この際、レジストパターン１１上に薄く成長したＳｉＯ2 膜はリフトオフにより除去される。次に、低温で熱処理を行うことにより、ＳｉＯ2 １２中に含まれるＯＨ基を除去し、このＳｉＯ2 １２を固化させる。この熱処理は、具体的には、例えば、４００℃で１５分程度行う。この後、Ｓｉ3 Ｎ4 膜７をエッチング除去する。これによって、図２２に示すように、ＳｉＯ2 からなり、ほぼ円形の断面形状を有する光伝送路６が形成される。
【００４４】
この第２の方法によれば、耐熱性絶縁体であるＳｉＯ2 を光伝送路６の材料として用いているので、この光伝送路６の形成後のプロセス温度は１０００℃程度まで許容することができるとともに、エッチング耐性も優れている。このため、光伝送路６の形成後のプロセスの自由度が高い。さらに、レジストパターン１１およびＳｉ3 Ｎ4 膜７のパターンをマスクとして液相ＣＶＤ法によりＳｉＯ2 の成長を行うだけで、光伝送路６に必要な円形の断面形状を容易に得ることができる。また、この光伝送路６の直径は、リソグラフィーの解像度によって決まる限界寸法程度まで縮小することができる。
【００４５】
以上のように、この一実施形態によれば、回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・間の信号の伝送を光により行うので、寄生容量や寄生抵抗による信号遅延あるいは信号損失をなくすことができる。また、信号処理の高速化および情報の高密度化を図ることができる。しかも、これらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・はシリコン基板１上にモノリシックに形成されていることにより、従来のようにモジュール化された光学部品を基板上に搭載する場合に比べて、装置の小型化および高集積化を図ることができる。また、各回路ブロックの内部の信号の伝送用のＡｌ、Ｃｕなどからなる金属配線は、従来の確立された配線技術により容易に形成することができる。さらにまた、回路ブロック間の光信号の伝送はシリコン基板１上にモノリシックに形成された光伝送路６により確実にしかも高い信頼性で行うことができる。以上により、小型、高集積、高速および高信頼性の光電子集積回路装置を実現することができる。
【００４６】
この発明による光電子集積回路装置は、基本的にはどのような回路にも適用することができるが、具体例を挙げると、例えば図２３〜図２７に示すようなものに適用することができる。これらの図２３〜図２７に示す回路の全部または一部をこの発明による光電子集積化回路装置と同様に構成することができ、それによってこれらの回路の小型化、高集積化および高速化が可能となる。
【００４７】
図２３に示す例はＡＧＰ（Accelerated Graphics Port)を用いたグラフィックスＬＳＩであり、２Ｄグラフィックス処理ブロックや３Ｄグラフィックス処理ブロック、ビデオ信号処理ブロック、ＲＧＢ画像処理ブロックなどを備えたものである（日経エレクトロニクス、１９９８年４月６日号、第５５頁〜第６５頁）。
【００４８】
図２４に示す例は６８ビット加算器である（「高性能マイクロプロセッサアーキテクチャ インテル８０９６０の設計」、マイヤーズ著、富沢、神成訳、丸善株式会社、１９９０年、第２０５頁）。
【００４９】
図２５に示す例はストアードプログラムマシン（stored-program machine) の例であり、データパスを制御するステートマシンのインプリメントのためのデコーダおよびメモリの使用を示す（Introduction to VLSI Systems, C.Mead & L. Conway,Addison Wesley,1980,p.201）。
【００５０】
図２６および図２７に示す例はストアードプログラムマシンの他の例である（Introduction to VLSI Systems, C.Mead & L. Conway,Addison Wesley,1980,p.201，p.203)。
【００５１】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５２】
例えば、上述の一実施形態において挙げた構造、材料、プロセスなどはあくまでも例にすぎず、必要に応じて、これらと異なる構造、材料、プロセスなどを用いてもよい。
【００５３】
具体的には、上述の一実施形態においては、シリコン基板を用いた場合について説明したが、例えばＧａＡｓ基板のような化合物半導体基板を用いてもよい。
【００５４】
【発明の効果】
以上述べたように、この発明による光伝送路によれば、基板上にモノリシックに形成されていることにより、基板上に回路ブロックがモノリシックに形成された小型、高集積および高速の光電子集積回路装置において回路ブロック間の光信号の伝送を確実にかつ高い信頼性で行うことができる。
【００５５】
この発明による光伝送路の形成方法によれば、基板への溝の形成や基板上への有機材料または無機材料の選択的な形成などの簡単なプロセスにより、基板上に容易に光伝送路をモノリシックに形成することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による光電子集積回路装置を示す斜視図である。
【図２】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第１の例を示す断面図である。
【図３】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第２の例を示す断面図である。
【図４】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第３の例を示す断面図である。
【図５】この発明の一実施形態による光電子集積回路装置の製造方法を説明するための断面図である。
【図６】この発明の一実施形態による光電子集積回路装置の製造方法を説明するための断面図である。
【図７】この発明の一実施形態による光電子集積回路装置における光伝送路の第１の例を示す斜視図である。
【図８】この発明の一実施形態による光電子集積回路装置における光伝送路の第２の例を示す斜視図である。
【図９】この発明の一実施形態による光電子集積回路装置における光伝送路の第３の例を示す斜視図である。
【図１０】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１１】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１２】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１３】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１４】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１５】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１６】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１７】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図１８】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図１９】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２０】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２１】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２２】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２３】この発明による光電子集積回路装置を適用可能な回路の第１の例を示す略線図である。
【図２４】この発明による光電子集積回路装置を適用可能な回路の第２の例を示す略線図である。
【図２５】この発明による光電子集積回路装置を適用可能な回路の第３の例を示す略線図である。
【図２６】この発明による光電子集積回路装置を適用可能な回路の第４の例を示す略線図である。
【図２７】この発明による光電子集積回路装置を適用可能な回路の第５の例を示す略線図である。
【符号の説明】
１・・・シリコン基板、Ａ1 、Ａ2 、Ｂ1 、Ｂ2 ・・・回路ブロック、ａ1 、ｂ1 ・・・受発光部、２、３、４・・・反射鏡、６・・・光伝送路、７・・・Ｓｉ3 Ｎ4 膜、７ａ・・・開口部、８・・・溝、１０、１１・・・レジストパターン、１２・・・ＳｉＯ2
【発明の属する技術分野】
この発明は、光伝送路およびその形成方法に関し、特に、光電子集積回路装置における光信号の伝送用の光伝送路に適用して好適なものである。
【０００２】
【従来の技術】
従来、半導体集積回路装置における配線には、もっぱらアルミニウム（Ａｌ）配線が用いられており、最近ではより低抵抗の銅（Ｃｕ）配線が用いられ始めている。しかしながら、これらの金属配線では、今後の半導体集積回路装置の高速化、高集積化に限界がきており、新たな配線技術が求められている。そのための有望な手段の一つとして、光による信号のやりとりを行う光配線技術が挙げられる。
【０００３】
従来、このような光配線を用いた装置としては、モジュール化された光学部品（発光素子または受光素子を含む）を基板上に搭載したものが、最も一般的である。
【０００４】
しかしながら、従来の光配線を用いた装置は、モジュール化された光学部品の小型化が困難であるため、小型化および高集積化が困難であるという問題があった。
【０００５】
【発明が解決しようとする課題】
そこで、本発明者は、上記の問題を解決するために、基板上に複数の回路ブロックがモノリシックに形成され、複数の回路ブロックのうちの少なくとも二つの回路ブロック間の信号の伝送は光により行われ、かつ、複数の回路ブロックのそれぞれの回路ブロックの内部の信号の伝送は導電体からなる配線を通じて行われる光電子集積回路装置を提案した。
【０００６】
この発明の目的は、このような本発明者の提案による光電子集積回路装置において回路ブロック間の光信号の伝送に用いて好適な光伝送路およびその形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の発明による光伝送路は、
基板上に複数の回路ブロックがモノリシックに形成され、複数の回路ブロックのうちの少なくとも二つの回路ブロック間の信号の伝送は光により行われ、かつ、複数の回路ブロックのそれぞれの回路ブロックの内部の信号の伝送は導電体からなる配線を通じて行われる光電子集積回路装置において少なくとも二つの回路ブロック間の信号の伝送を光により行うための線状の光伝送路であって、
基板上にモノリシックに形成されている
ことを特徴とするものである。
【０００８】
この第１の発明において、光伝送路の材料としては、光学的に光信号の伝播損失の少ないものが用いられ、具体的には、例えば有機樹脂製のレジストなどの有機材料、あるいは、酸化シリコンや窒化シリコンなどの無機材料が用いられる。この光伝送路は、典型的には、基板の表面に形成された溝の内部にその下部が埋められた状態で形成される。
【０００９】
この第１の発明において、信号の伝送を光により行う少なくとも二つの回路ブロックは、発光素子および／または受光素子を有する。この少なくとも二つの回路ブロック間の光による信号の伝送は１重の信号により行ってもよいし、バスタイプの多重信号により行ってもよく、さらには、ホログラフィー信号（ホログラフィー化された信号）により行ってもよい。バスタイプの多重信号またはホログラフィー信号を用いた場合には、より多くの信号の伝送が可能である。
【００１０】
この第１の発明において、複数の回路ブロックのそれぞれの回路ブロックは、典型的には、少なくとも一つの電子素子、例えばトランジスタを含む。この電子素子としては、シリコンなどの元素半導体を用いたものや、ＧａＡｓなどの化合物半導体を用いたものなどを用いることができるほか、これらの電子素子を混用してもよい。また、それぞれの回路ブロックの内部の信号の伝送用の配線の材料である導電体としては、ＡｌやＣｕなどを用いることができる。
【００１１】
なお、場合によっては、基板上にモノリシックに形成された複数の回路ブロックに加えて、一つまたは複数のモジュール化された部品を基板上に搭載してもよい。
【００１２】
この発明の第２の発明は、
基板上にモノリシックに形成された光伝送路の形成方法であって、
基板の一主面に、形成すべき光伝送路に対応した形状の溝を形成する工程と、
基板の一主面に、少なくとも溝を埋める厚さに有機材料を形成する工程と、
有機材料を選択的に除去することにより有機材料を上記溝の部分にのみ残す工程とを有する
ことを特徴とするものである。
【００１３】
この第２の発明は、典型的には、有機材料を溝の部分にのみ残した後に有機材料のリフローを行う工程と、有機材料のリフローを行った後に有機材料の表面のアッシング処理を行う工程とをさらに有する。有機材料は、例えば有機樹脂製のレジストなどである。
【００１４】
この発明の第３の発明は、
基板上にモノリシックに形成された光伝送路の形成方法であって、
基板の一主面に、形成すべき光伝送路に対応した形状の溝を形成する工程と、溝の部分に流動性を有する無機材料を選択的に形成する工程と、
無機材料を固化させる工程とを有する
ことを特徴とするものである。
【００１５】
この第３の発明においては、典型的には、基板の一主面に形成された、形成すべき光伝送路に対応した形状の開口部を有するマスクを用いて溝の部分に流動性を有する無機材料を選択的に形成する。このマスクの材料としては、レジスト、窒化シリコン、多結晶シリコンなどを用いることができる。レジストとしては、ネガ型レジストが、その形成および除去を簡単に行うことができるので、形成プロセスの簡略化を図る上で有利である。また、例えば、光伝送路の材料として酸化シリコンを用いる場合、このマスクの材料として窒化シリコンまたは多結晶シリコンを用いると、それぞれの材料のエッチング選択比の違いにより、光伝送路の形成後にマスクだけを容易に選択的に除去することができる。また、この無機材料の形成には、ゾル−ゲル反応を利用した液相化学気相成長法などを用いることができる。無機材料は、例えば酸化シリコンや窒化シリコンなどである。
【００１６】
この発明において、光伝送路の断面形状は、効率の良い光信号伝送を行う観点からは、好適には、ほぼ円形であるが、他の形状、例えば楕円や矩形であってもよい。また、基板としては、シリコン基板やＧａＡｓ基板などの化合物半導体基板のほか、ＳＯＩ（Silicon on Insulator）基板を用いることができる。
【００１７】
上述のように構成されたこの発明の第１の発明においては、少なくとも二つの回路ブロック間の信号の伝送を光により行うための線状の光伝送路が、回路ブロックとともに基板上にモノリシックに形成されていることにより、この光伝送路を通じて回路ブロック間の光信号の伝送を確実にしかも高い信頼性で行うことができるとともに、光電子集積回路装置の小型化および高集積化を図ることができるる。
【００１８】
上述のように構成されたこの発明の第２の発明においては、有機樹脂製のレジストなどを用いて、簡単なプロセスで光伝送路を基板上にモノリシックに形成することができる。
【００１９】
上述のように構成されたこの発明の第３の発明においては、酸化シリコンや窒化シリコンなどを用いて、簡単なプロセスで光伝送路を基板上にモノリシックに形成することができ、しかも、これらの材料は耐熱性およびエッチング耐性とも優れているため、プロセスの自由度が高い。
【００２０】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２１】
図１はこの発明の一実施形態による光電子集積回路装置を示す。
【００２２】
図１に示すように、この一実施形態による光電子集積回路装置においては、シリコン基板１上に複数の回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・が、成膜技術、エッチング技術、不純物ドーピング技術などのプロセス技術を用いてモノリシックに形成されている。これらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・の個数および配置や各回路ブロックの機能は、この光電子集積回路装置にどのような機能を持たせるかに応じて決められる。例えば、この光電子集積回路装置にある特定の信号処理を行う機能を持たせる場合には、その信号処理に必要な回路がこれらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・の一部または全部により構成されるようにする。各回路ブロックにおいては、必要な機能に応じて、トランジスタなどの電子素子がＡｌやＣｕなどかならなる金属配線（図示せず）で接続されている。これに対し、互いに隣接する回路ブロック間の信号の伝送は光により行われる。具体的には、各回路ブロックは、トランジスタなどの電子素子のほか、受光素子および／または発光素子を有し、隣接する回路ブロックからの光信号を受光することができるか、隣接する回路ブロックに光信号を送信することができるか、あるいは、これらの両方が可能になっている。この場合、受光素子により受光された光信号は、この受光素子が設けられた回路ブロック内で所定の処理が行われる。また、発光素子は、この発光素子が設けられた回路ブロック内における信号処理の結果得られる出力により駆動され、光信号が発生される。各回路ブロック間を伝送される光信号は、１重でもバスタイプの多重信号でもホログラフィー信号でもよく、これらを混用してもよい。
【００２３】
各回路ブロックにおける素子の集積規模は、必要な機能に応じて選ばれるが、例えば、カスタムＩＣなどにおけるスタンダードセルまたはマクロセルと同様な規模としてもよい。
【００２４】
次に、各回路ブロックの受発光部の構造の具体例について説明する。ここでは図１に示す回路ブロックＡ1 、Ｂ1 について説明するが、他の回路ブロックについても同様である。
【００２５】
図２は受発光部の第１の例を示す。図２に示すように、この第１の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の、基板表面にほぼ垂直な互いに対向する端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。ここで、発光素子としては、例えばＧａＰ系の発光ダイオードなどが用いられ、受光素子としては、例えばＧａＡｓ系フォトダイオードなどが用いられる。これらの受発光部ａ1 、ｂ1 間で光信号は基板表面に平行な方向にやりとりされる。
【００２６】
図３は受発光部の第２の例を示す。図３に示すように、この第２の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の互いに対向する端面が基板表面に対して例えば４５°傾斜しており、これらの端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。これらの発光素子および受光素子としては、第１の例と同様なものを用いることができる。この場合、回路ブロックＡ1 、Ｂ1 の一方の回路ブロックの受発光部の発光素子から基板表面に対して４５°の方向に発生する光信号は、基板表面に平行に配置された反射鏡２で反射されて、他方の回路ブロックの受発光部の受光素子に基板表面に対して４５°の方向から入射して受光される。
【００２７】
図４は受発光部の第３の例を示す。図４に示すように、この第３の例においては、互いに隣接する回路ブロックＡ1 、Ｂ1 の、基板表面にほぼ垂直な互いに対向する端面に、発光素子および／または受光素子を有する受発光部ａ1 、ｂ1 が設けられている。これらの発光素子および受光素子としては、第１の例と同様なものを用いることができるが、発光素子としては面発光型のものを用いる。この場合、回路ブロックＡ1 、Ｂ1 の一方の回路ブロックの受発光部の発光素子から基板表面に対して垂直な方向に光信号が出射され、この光信号は、基板表面に対して４５°の方向に傾斜して配置された反射鏡３、４で反射されて、他方の回路ブロックの受光素子に基板表面に対して垂直上方から入射して受光される。
【００２８】
この一実施形態による光電子集積回路装置の製造方法を図５および図６を参照して説明する。ここで、図５および図６は図１のＸ−Ｘ線に沿っての断面図である。まず、図５に示すように、通常のＬＳＩ製造プロセスにしたがって、シリコン基板１上に成膜技術、エッチング技術、不純物ドーピング技術などにより回路ブロック層５を形成する。次に、図６に示すように、この回路ブロック層５を例えば異方性エッチング技術などにより選択的にエッチング除去して回路ブロックＡ1 、・・・Ｂ1 、・・・を形成する。次に、各回路ブロックに、例えば図２、図３または図４に示したような受発光部ａ1 、ｂ1 などを化合物半導体のエピタキシャル成長技術などを用いて形成する。以上により、目的とする光電子集積回路装置が製造される。
【００２９】
この一実施形態において、全部または一部の回路ブロック間の光信号の伝送は、これらの回路ブロック間におけるシリコン基板１上にモノリシックに形成された、例えば図７に示すような光伝送路６を通じて行われる。この光伝送路６は、光信号の伝播損失の少ない透明材料、例えば、有機樹脂製のレジストやＳｉＯ2 などにより形成されている。この場合、この光伝送路６はほぼ円形の断面形状を有し、その下側半分がシリコン基板１に埋め込まれている。回路ブロックの受発光部の発光素子から出射される光信号はこの光伝送路６の一方の端面に入射し、その内部を伝播した後、他方の端面から出射され、他の回路ブロックの受発光部の受光素子に入射して受光される。
【００３０】
光伝送路６は、光信号の伝送を行う回路ブロック間に必要に応じて１本または複数本形成され、シリコン基板１全体では通常複数本形成される。図８に、シリコン基板１上に光伝送路６が複数本設けられたときの様子を示す。また、この光伝送路６は、必要に応じて、図９に示すように、途中で曲がって形成されることもある。
【００３１】
次に、光伝送路６の形成方法について説明する。ここでは、光伝送路６の材料として有機樹脂製のレジストを用いる第１の方法と、光伝送路６の材料としてＳｉＯ2 を用いる第２の方法とに分けて説明する。
【００３２】
図１０〜図１６は第１の方法を示す。この第１の方法においては、まず、図１０に示すように、シリコン基板１の全面に例えばＣＶＤ法によりＳｉ3 Ｎ4 膜７を形成した後、その上にリソグラフィーにより光伝送路の形成部に対応する部分が開口した所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えば反応性イオンエッチング（ＲＩＥ）法で異方性エッチングを行うことによりＳｉ3 Ｎ4 膜７に開口部７ａを形成する。この開口部７ａの幅は、最終的に形成する光伝送路６の直径よりも少し狭く選ばれる。次に、レジストパターンを除去した後、Ｓｉ3 Ｎ4 膜７をマスクとして例えばＲＩＥ法によりシリコン基板１をエッチングし、溝８を形成する。この時点の溝８の断面形状は矩形である。
【００３３】
次に、図１１に示すように、Ｓｉ3 Ｎ4 膜７をマスクとしてシリコン基板１の等方性エッチング、例えばウエットエッチングを行うことにより、溝８の断面形状を最終的に形成する光伝送路６の直径と等しい直径の半円形にする。
【００３４】
次に、Ｓｉ3 Ｎ4 膜７をエッチング除去した後（図１２）、図１３に示すように、シリコン基板１上に有機樹脂性のレジスト膜９を塗布する。このレジスト膜９の厚さは、最終的に形成する光伝送路６の直径に応じて選ばれる。
【００３５】
次に、レジスト膜９の所定部分を露光した後、現像を行うことにより、図１４に示すように、溝８の部分にこの溝８の直径よりも少し大きい幅のレジストパターン１０を形成する。
【００３６】
次に、図１５に示すように、レジストパターン１０をそのレジストの種類に応じた適当な温度に加熱してリフローを行い、このレジストパターン１０の上側半分の表面を滑らかな曲面にする。
【００３７】
次に、例えば酸素プラズマを用いたアッシング処理を行うことにより、レジストパターン１０の上側半分の表面を加工し、レジストパターン１０を全体としてほぼ円形の断面形状にする。この後、例えば真空乾燥やプラズマ照射などを行うことによりこのレジストパターン１０を硬化させる。これによって、図１６に示すように、有機樹脂製のレジストからなり、ほぼ円形の断面形状を有する光伝送路６が形成される。
【００３８】
図１７〜図２２は第２の方法を示す。この第２の方法においては、まず、図１７に示すように、シリコン基板１の全面に例えばＣＶＤ法によりＳｉ3 Ｎ4 膜７を形成し、その上にリソグラフィーにより光伝送路の形成部に対応する部分が開口した所定形状のレジストパターン１１を形成する。このレジストパターン１１の開口部の幅は、最終的に形成する光伝送路６の直径よりも少し狭く選ばれる。次に、このレジストパターン１１をマスクとして例えばＲＩＥ法で異方性エッチングを行うことによりＳｉ3 Ｎ4 膜７に開口部７ａを形成し、引き続いて異方性エッチングを行うことによりシリコン基板１をエッチングして溝８を形成する。この時点の溝８の断面形状は矩形である。
【００３９】
次に、図１８に示すように、レジストパターン１１およびＳｉ3 Ｎ4 膜７をマスクとして等方性エッチング、例えばウエットエッチングを行うことにより、溝８の断面形状を最終的に形成する光伝送路６の直径と等しい直径の半円形にする。
【００４０】
次に、図１９に示すように、例えば酸素プラズマを用いたアッシング処理を行うことにより、レジストパターン１１の幅を狭くし、溝８と同一の幅にする。
【００４１】
次に、図２０に示すように、レジストパターン１１をマスクとしてＳｉ3 Ｎ4 膜７をエッチングすることにより、Ｓｉ3 Ｎ4 膜７の開口部７ａの幅を溝８と同一の幅にする。
【００４２】
次に、図２１に示すように、ゾル−ゲル反応を利用した液相ＣＶＤ法によりシリコン基板１の全面にＳｉＯ2 １２の成長を行う。このとき、このＳｉＯ2 １２は、その成長温度を例えば０℃に設定して成長を行うことにより、高い流動性を示すものが得られ、その表面張力により、Ｓｉ3 Ｎ4 膜７の開口部７ａの内部の溝８の部分のシリコン基板１上に、自然に自発的に、ほぼ円形の断面形状に成長する。なお、図示は省略するが、このＳｉＯ2 は、通常、レジストパターン１１の上にも薄く成長する。
【００４３】
次に、例えば酸素プラズマを用いたアッシング処理を行うことによりレジストパターン１１を除去する。この際、レジストパターン１１上に薄く成長したＳｉＯ2 膜はリフトオフにより除去される。次に、低温で熱処理を行うことにより、ＳｉＯ2 １２中に含まれるＯＨ基を除去し、このＳｉＯ2 １２を固化させる。この熱処理は、具体的には、例えば、４００℃で１５分程度行う。この後、Ｓｉ3 Ｎ4 膜７をエッチング除去する。これによって、図２２に示すように、ＳｉＯ2 からなり、ほぼ円形の断面形状を有する光伝送路６が形成される。
【００４４】
この第２の方法によれば、耐熱性絶縁体であるＳｉＯ2 を光伝送路６の材料として用いているので、この光伝送路６の形成後のプロセス温度は１０００℃程度まで許容することができるとともに、エッチング耐性も優れている。このため、光伝送路６の形成後のプロセスの自由度が高い。さらに、レジストパターン１１およびＳｉ3 Ｎ4 膜７のパターンをマスクとして液相ＣＶＤ法によりＳｉＯ2 の成長を行うだけで、光伝送路６に必要な円形の断面形状を容易に得ることができる。また、この光伝送路６の直径は、リソグラフィーの解像度によって決まる限界寸法程度まで縮小することができる。
【００４５】
以上のように、この一実施形態によれば、回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・間の信号の伝送を光により行うので、寄生容量や寄生抵抗による信号遅延あるいは信号損失をなくすことができる。また、信号処理の高速化および情報の高密度化を図ることができる。しかも、これらの回路ブロックＡ1 、Ａ2 、・・・、Ｂ1 、Ｂ2 、・・・はシリコン基板１上にモノリシックに形成されていることにより、従来のようにモジュール化された光学部品を基板上に搭載する場合に比べて、装置の小型化および高集積化を図ることができる。また、各回路ブロックの内部の信号の伝送用のＡｌ、Ｃｕなどからなる金属配線は、従来の確立された配線技術により容易に形成することができる。さらにまた、回路ブロック間の光信号の伝送はシリコン基板１上にモノリシックに形成された光伝送路６により確実にしかも高い信頼性で行うことができる。以上により、小型、高集積、高速および高信頼性の光電子集積回路装置を実現することができる。
【００４６】
この発明による光電子集積回路装置は、基本的にはどのような回路にも適用することができるが、具体例を挙げると、例えば図２３〜図２７に示すようなものに適用することができる。これらの図２３〜図２７に示す回路の全部または一部をこの発明による光電子集積化回路装置と同様に構成することができ、それによってこれらの回路の小型化、高集積化および高速化が可能となる。
【００４７】
図２３に示す例はＡＧＰ（Accelerated Graphics Port)を用いたグラフィックスＬＳＩであり、２Ｄグラフィックス処理ブロックや３Ｄグラフィックス処理ブロック、ビデオ信号処理ブロック、ＲＧＢ画像処理ブロックなどを備えたものである（日経エレクトロニクス、１９９８年４月６日号、第５５頁〜第６５頁）。
【００４８】
図２４に示す例は６８ビット加算器である（「高性能マイクロプロセッサアーキテクチャ インテル８０９６０の設計」、マイヤーズ著、富沢、神成訳、丸善株式会社、１９９０年、第２０５頁）。
【００４９】
図２５に示す例はストアードプログラムマシン（stored-program machine) の例であり、データパスを制御するステートマシンのインプリメントのためのデコーダおよびメモリの使用を示す（Introduction to VLSI Systems, C.Mead & L. Conway,Addison Wesley,1980,p.201）。
【００５０】
図２６および図２７に示す例はストアードプログラムマシンの他の例である（Introduction to VLSI Systems, C.Mead & L. Conway,Addison Wesley,1980,p.201，p.203)。
【００５１】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５２】
例えば、上述の一実施形態において挙げた構造、材料、プロセスなどはあくまでも例にすぎず、必要に応じて、これらと異なる構造、材料、プロセスなどを用いてもよい。
【００５３】
具体的には、上述の一実施形態においては、シリコン基板を用いた場合について説明したが、例えばＧａＡｓ基板のような化合物半導体基板を用いてもよい。
【００５４】
【発明の効果】
以上述べたように、この発明による光伝送路によれば、基板上にモノリシックに形成されていることにより、基板上に回路ブロックがモノリシックに形成された小型、高集積および高速の光電子集積回路装置において回路ブロック間の光信号の伝送を確実にかつ高い信頼性で行うことができる。
【００５５】
この発明による光伝送路の形成方法によれば、基板への溝の形成や基板上への有機材料または無機材料の選択的な形成などの簡単なプロセスにより、基板上に容易に光伝送路をモノリシックに形成することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による光電子集積回路装置を示す斜視図である。
【図２】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第１の例を示す断面図である。
【図３】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第２の例を示す断面図である。
【図４】この発明の一実施形態による光電子集積回路装置における回路ブロックの受発光部の第３の例を示す断面図である。
【図５】この発明の一実施形態による光電子集積回路装置の製造方法を説明するための断面図である。
【図６】この発明の一実施形態による光電子集積回路装置の製造方法を説明するための断面図である。
【図７】この発明の一実施形態による光電子集積回路装置における光伝送路の第１の例を示す斜視図である。
【図８】この発明の一実施形態による光電子集積回路装置における光伝送路の第２の例を示す斜視図である。
【図９】この発明の一実施形態による光電子集積回路装置における光伝送路の第３の例を示す斜視図である。
【図１０】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１１】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１２】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１３】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１４】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１５】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１６】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第１の方法を説明するための断面図である。
【図１７】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図１８】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図１９】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２０】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２１】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２２】この発明の一実施形態による光電子集積回路装置における光伝送路を形成するための第２の方法を説明するための断面図である。
【図２３】この発明による光電子集積回路装置を適用可能な回路の第１の例を示す略線図である。
【図２４】この発明による光電子集積回路装置を適用可能な回路の第２の例を示す略線図である。
【図２５】この発明による光電子集積回路装置を適用可能な回路の第３の例を示す略線図である。
【図２６】この発明による光電子集積回路装置を適用可能な回路の第４の例を示す略線図である。
【図２７】この発明による光電子集積回路装置を適用可能な回路の第５の例を示す略線図である。
【符号の説明】
１・・・シリコン基板、Ａ1 、Ａ2 、Ｂ1 、Ｂ2 ・・・回路ブロック、ａ1 、ｂ1 ・・・受発光部、２、３、４・・・反射鏡、６・・・光伝送路、７・・・Ｓｉ3 Ｎ4 膜、７ａ・・・開口部、８・・・溝、１０、１１・・・レジストパターン、１２・・・ＳｉＯ2
Claims (5)
- 基板の一主面に、形成すべき光伝送路に対応した形状の溝を形成する工程と、
上記基板の上記一主面に、少なくとも上記溝を埋める厚さに有機樹脂製のレジストを形成する工程と、
上記レジストを選択的に除去することにより上記レジストを上記溝の部分にのみ残す工程と、
上記レジストを上記溝の部分にのみ残した後に上記レジストのリフローを行う工程と、
上記レジストのリフローを行った後に上記レジストの表面のアッシング処理を行う工程とを有する光伝送路の形成方法。 - 上記光伝送路はほぼ円形の断面形状を有する請求項１記載の光伝送路の形成方法。
- 上記基板はシリコン基板、化合物半導体基板またはＳＯＩ基板である請求項１記載の光伝送路の形成方法。
- 上記光伝送路は、上記基板上に複数の回路ブロックがモノリシックに形成され、上記複数の回路ブロックのうちの少なくとも二つの回路ブロック間の信号の伝送は光により行われ、かつ、上記複数の回路ブロックのそれぞれの回路ブロックの内部の信号の伝送は導電体からなる配線を通じて行われる光電子集積回路装置において上記少なくとも二つの回路ブロック間の信号の伝送を光により行うための線状の光伝送路である請求項１記載の光伝送路の形成方法。
- シリコン基板の全面にＳｉ 3 Ｎ 4 膜を形成し、このＳｉ 3 Ｎ 4 膜上に光伝送路の形成部に対応する部分が開口した所定形状のレジストパターンを形成し、このレジストパターンをマスクとして異方性エッチングを行うことにより上記Ｓｉ 3 Ｎ 4 膜に開口部を形成し、上記レジストパターンを除去し、上記Ｓｉ 3 Ｎ 4 膜をマスクとして上記シリコン基板をエッチングして溝を形成し、上記Ｓｉ 3 Ｎ 4 膜をマスクとして上記シリコン基板の等方性エッチングを行うことにより上記溝の断面形状を最終的に形成する光伝送路の直径と等しい直径の半円形にし、上記Ｓｉ 3 Ｎ 4 膜を除去し、上記シリコン基板上に有機樹脂製のレジスト膜を塗布し、上記レジスト膜の所定部分を露光した後、現像を行うことにより上記溝の部分にこの溝の直径よりも少し大きい幅のレジストパターンを形成し、上記レジストパターンを加熱してリフローを行い、上記レジストパターンの上側半分の表面を滑らかな曲面にし、アッシング処理を行うことにより上記レジストパターンの上側半分の表面を加工して上記レジストパターンを全体としてほぼ円形の断面形状にし、上記レジストパターンを硬化させることにより光伝送路を形成する光伝送路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30522498A JP4529193B2 (ja) | 1998-10-27 | 1998-10-27 | 光伝送路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30522498A JP4529193B2 (ja) | 1998-10-27 | 1998-10-27 | 光伝送路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133793A JP2000133793A (ja) | 2000-05-12 |
| JP4529193B2 true JP4529193B2 (ja) | 2010-08-25 |
Family
ID=17942540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30522498A Expired - Fee Related JP4529193B2 (ja) | 1998-10-27 | 1998-10-27 | 光伝送路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4529193B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210304A (ja) * | 1985-03-15 | 1986-09-18 | Nippon Sheet Glass Co Ltd | 光平面導波路の製造方法 |
| US4824522A (en) * | 1988-04-01 | 1989-04-25 | Bell Communications Research, Inc. | Fabrication of polydiacetylene waveguides |
| JPH01136106A (ja) * | 1987-11-24 | 1989-05-29 | Asahi Chem Ind Co Ltd | 有機光導波路 |
| JPH0323671A (ja) * | 1989-06-21 | 1991-01-31 | Nippon Sheet Glass Co Ltd | 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール |
| JPH0548073A (ja) * | 1991-08-14 | 1993-02-26 | Hitachi Ltd | 半導体装置 |
| JPH0567770A (ja) * | 1991-09-06 | 1993-03-19 | Sony Corp | 光電子集積回路装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170707A (ja) * | 1985-01-25 | 1986-08-01 | Nec Corp | 混成光集積回路用基板 |
| JP3372745B2 (ja) * | 1996-02-29 | 2003-02-04 | 京セラ株式会社 | 光電子混在基板 |
-
1998
- 1998-10-27 JP JP30522498A patent/JP4529193B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210304A (ja) * | 1985-03-15 | 1986-09-18 | Nippon Sheet Glass Co Ltd | 光平面導波路の製造方法 |
| JPH01136106A (ja) * | 1987-11-24 | 1989-05-29 | Asahi Chem Ind Co Ltd | 有機光導波路 |
| US4824522A (en) * | 1988-04-01 | 1989-04-25 | Bell Communications Research, Inc. | Fabrication of polydiacetylene waveguides |
| JPH0323671A (ja) * | 1989-06-21 | 1991-01-31 | Nippon Sheet Glass Co Ltd | 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール |
| JPH0548073A (ja) * | 1991-08-14 | 1993-02-26 | Hitachi Ltd | 半導体装置 |
| JPH0567770A (ja) * | 1991-09-06 | 1993-03-19 | Sony Corp | 光電子集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133793A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741781B2 (en) | Optical interconnection circuit board and manufacturing method thereof | |
| CN107667306A (zh) | 用于光子器件的垂直输出耦合器 | |
| US10267991B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11823990B2 (en) | Chip-last wafer-level fan-out with optical fiber alignment structure | |
| TWI730842B (zh) | 半導體裝置及其形成方法 | |
| US7001788B2 (en) | Maskless fabrication of waveguide mirrors | |
| JP4529193B2 (ja) | 光伝送路の形成方法 | |
| US20190293864A1 (en) | Frontend integration of electronics and photonics | |
| JP4529194B2 (ja) | 光電子集積回路装置 | |
| JP2007019133A (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 | |
| TW202246822A (zh) | 具有光子及電路由之積體電路封裝中介層 | |
| US10002883B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004505310A (ja) | Ｓｏｉ基板上に形成されたマイクロエレクトロニクス回路における光学的相互接続システム | |
| US20240094469A1 (en) | Packages With Photonic Engines and Method of Forming the Same | |
| US7206480B2 (en) | Method of forming interlayer connections in integrated optical circuits, and devices formed using same | |
| US20050047708A1 (en) | Optical interconnect and method for making the same | |
| US20230064550A1 (en) | Fiber to chip coupler and method of using | |
| US12050348B2 (en) | Fiber to chip coupler and method of making the same | |
| US20240085621A1 (en) | Signal Communication Through Optical-Engine Based Interconnect Component | |
| US20240103236A1 (en) | Optical Engine Including Fiber Deflection Unit and Method Forming the Same | |
| US11892681B2 (en) | Fiber to chip coupler and method of making the same | |
| US20230251418A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20240111106A1 (en) | Photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit | |
| US6800212B2 (en) | Fabrication of optical components using Si, SiGe, SiGeC, and chemical endpoint detection | |
| JP4742699B2 (ja) | 光電変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |