TWI730842B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI730842B
TWI730842B TW109123757A TW109123757A TWI730842B TW I730842 B TWI730842 B TW I730842B TW 109123757 A TW109123757 A TW 109123757A TW 109123757 A TW109123757 A TW 109123757A TW I730842 B TWI730842 B TW I730842B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
silicon nitride
semiconductor
waveguide
layer
Prior art date
Application number
TW109123757A
Other languages
English (en)
Other versions
TW202131036A (zh
Inventor
陳怡臻
劉銘棋
林詩瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI730842B publication Critical patent/TWI730842B/zh
Publication of TW202131036A publication Critical patent/TW202131036A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/0305—Constructional arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

提供一種半導體裝置。半導體裝置包含位於基底之上的 第一介電層中的氮化矽波導。半導體裝置包含位於第一介電層之上的第二介電層中的半導體波導。包含氮化矽波導的第一介電層位於包含半導體波導的第二介電層與基底之間。

Description

半導體裝置及其形成方法
本發明實施例是有關於一種半導體裝置以及其形成方法。
半導體裝置用於眾多電子裝置中，例如行動電話、隨身型電腦、桌上型電腦、平板電腦、手錶、遊戲系統，以及各種其它工業、商業以及消費型電子產品。半導體裝置通常包括多個半導體部分和形成於半導體部分內部的多個佈線部分。
本發明實施例提供一種半導體裝置，包含基底、第一介電層、氮化矽波導、半導體波導以及第二介電層。所述氮化矽波導位於所述基底之上的所述第一介電層中。所述半導體波導位於所述第一介電層之上的所述第二介電層中，其中包括所述氮化矽波導的所述第一介電層位於包括所述半導體波導的所述第二介電層與所述基底之間。
本發明實施例提供一種用於形成半導體裝置的方法包含以下步驟：在半導體層之上形成第一介電層；在所述第一介電層之上形成氮化矽波導；在所述氮化矽波導之上形成第二介電層；在所述第二介電層之上形成基底；進行反轉操作以使得所述基底是所述半導體裝置的最底部層；以及去除所述半導體層之上的一個或多個層以暴露所述半導體層。
本發明實施例提供一種用於形成半導體裝置的方法包含以下步驟：在第一基底之上形成第一介電層；在所述第一介電層之上形成氮化矽波導；在所述氮化矽波導之上形成第二介電層；在所述第二介電層之上形成複合結構，其中所述複合結構包括半導體層和所述半導體層之上的一個或多個層；以及去除所述一個或多個層以暴露所述半導體層。
100、1600:半導體裝置
102、1602:第一基底
104、1604:第一介電層
106、2002:半導體層
108:膜層
110、112、204、304、1606、1704、1912、2010:厚度
202、1902:第二介電層
302、1702:氮化矽層
402、1802:氮化矽波導
404、406、806、808、1804、1806、2206、2208:長度
502、2004:第三介電層
504、805、818、1904、2205、2218:頂部表面
506、906、1906、2306:第一側壁
508、908、1908、2308:第二側壁
510、904、1910、2304:底部表面
602、2006:第二基底
802、2202:半導體波導
804、2204:調製器結構
810、1402、2210、2802:溝渠
812、2212:第一部分
814、2214:第二部分
816、1504、2216、2904:距離
902、2302:第四介電層
1002、2402:第五介電層
1102、2502:第一開口
1202、2602:第一導電結構
1302、2702:第六介電層
1502、2902:第二導電結構
2008:複合結構
根據以下的詳細說明並配合所附圖式以了解本發明實施例。應注意的是，根據本產業的一般作業，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1到圖15示出根據一些實施例的半導體裝置的製造方法中的各個階段的橫截面視圖。
圖16到圖29示出根據一些實施例的半導體裝置的製造方法中的各個階段的橫截面視圖。
以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。下文闡述組件、值、操作、材料、構造等的具體實例以簡化本發明實施例。當然，這些僅為實例且不旨在進行限制。能設想出其他組件、值、操作、材料、構造等。例如，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有額外特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明實施例可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或其他定向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。
本公開一些實施例涉及一種半導體裝置。根據一些實施 例，半導體裝置包括氮化矽波導(silicon nitride waveguide)和半導體波導(semiconductor waveguide)。在一些實施例中，氮化矽波導位於諸如半導體晶圓的基底之上的第一介電層中。在一些實施例中，半導體波導位於第一介電層之上的第二介電層中。在一些實施例中，半導體裝置包括第二介電層中的調製器結構(modulator structure)。在一些實施例中，將電訊號從調製器結構之上的導電結構傳輸到調製器結構。在一些實施例中，導電結構透過通孔連接到調製器結構。在一些實施例中，透過調製器結構將電訊號轉換成光訊號。在一些實施例中，光訊號經由半導體波導或氮化矽波導中的至少一個傳播。根據一些實施例，相較於具有位在調製器結構和半導體波導之上的氮化矽波導的一些半導體裝置，所述半導體裝置在導電結構與調製器結構之間具有減小的距離。根據一些實施例，具有減小的距離的半導體裝置提供電訊號之減小的訊號損耗量、減小的雜訊引入量等；例如，相較于對應於導電結構與調製器結構之間的減小的距離的通孔，所述訊號去失、雜訊引入則更可能透過更長的通孔而出現等。
在一些實施例中，在形成半導體波導、形成調製器結構或形成基底中的至少一個之前，半導體裝置的氮化矽波導是已形成或已退火中的至少一種。在一些實施例中，對氮化矽波導進行退火是減少或去除(中的至少一個)在氮化矽波導中的氫。在一些實施例中，氮化矽波導中的氫的去除或氫的減少中的至少一個提供經由氮化矽波導傳播的訊號(例如光訊號)的更低傳播損耗。
在一些實施例中，半導體裝置包括配置成傳輸具有約1,500奈米與約1,600奈米之間(例如約1,550奈米)的波長的光訊號的光子(photonic)裝置，例如矽基光子積體電路(integrated circuit；IC)。在一些實施例中，在形成半導體波導、形成調製器結構或形成基底中的至少一個之前對氮化矽波導進行退火製程實現以下中的至少一個：提供經由氮化矽波導傳播的光訊號的降低的傳播損耗、使得半導體裝置能夠傳播具有約1,500奈米與約1,600奈米之間的波長的光訊號，或防止退火製程影響半導體波導、調製器結構或基底中的至少一個，所述影響例如使半導體波導、調製器結構或基底中的至少一個中的摻雜劑(dopant)、熔化材料(melting material)等活化、遷移等中的至少一個。
圖1到圖15是根據一些實施例示出半導體裝置100的製造方法中的各個階段的橫截面視圖。在一些實施例中，半導體裝置100包括通信裝置，例如收發器(transceiver)。根據一些實施例，半導體裝置100包括光子裝置，例如矽基光子IC。在一些實施例中，半導體裝置100配置成用於光通信或光訊號的傳播中的至少一個。半導體裝置100的其它結構和配置包括在本公開的範圍內。
圖1示出根據一些實施例的半導體裝置100。在一些實施例中，半導體裝置100包括半導體層106和一個或多個層108。在一些實施例中，半導體層106上覆於一個或多個層108。在一些實施例中，半導體層106與一個或多個層108的最上部表面直接接 觸。在一些實施例中，半導體層106包括半導體材料或其它合適的材料中的至少一種。根據一些實施例，半導體層106包括矽，例如單晶矽、具有<100>結晶方向(crystallographic orientation)的晶體矽(crystalline silicon)、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例中，半導體層106具有約2,000埃與約4,000埃之間的厚度110。厚度110的其它值也在本公開的範圍內。
在一些實施例中，一個或多個層108包括第一基底102、第一介電層104或其它不同層中的至少一個。第一基底102包括磊晶層、絕緣體上有矽(silicon-on-insulator；SOI)結構、晶圓或從晶圓形成的晶粒中的至少一個。第一基底102的其它結構和配置包括在本公開的範圍內。第一基底102包括矽、鍺、碳化物、砷化物、鎵、砷、磷化物、銦、銻化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合適的材料中的至少一種。根據一些實施例，第一基底102包括單晶矽、具有<100>結晶方向的晶體矽、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例中，第一基底102包括至少一個摻雜區。
根據一些實施例，第一介電層104形成於第一基底102之上。在一些實施例中，第一介電層104上覆於第一基底102。在一些實施例中，第一介電層104與第一基底102的頂部表面直接接觸。在一些實施例中，第一介電層104包括矽、氮化物、諸如 SiO2的氧化物或其它合適的材料中的至少一種。在一些實施例中，第一介電層104是底部氧化物(bottom oxide；BOX)。第一介電層104的其它結構和配置包括在本公開的範圍內。第一介電層104透過物理氣相沉積(physical vapor deposition；PVD)、濺射、化學氣相沉積(chemical vapor deposition；CVD)、低壓CVD(low pressure CVD；LPCVD)、原子層化學氣相沉積(atomic layer chemical vapor deposition；ALCVD)、超高真空CVD(ultrahigh vacuum CVD；UHVCVD)、減壓CVD(reduced pressure CVD；RPCVD)、原子層沉積(atomic layer deposition；ALD)、分子束磊晶法(molecular beam epitaxy；MBE)、液相磊晶法(liquid phase epitaxy；LPE)、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第一介電層104具有約5,000埃與約35,000埃之間的厚度112。厚度112的其它值也在本公開的範圍內。
在一些實施例中，半導體層106形成於第一介電層104之上。在一些實施例中，半導體層106上覆於第一介電層104。在一些實施例中，半導體層106與第一介電層104的頂部表面直接接觸。半導體層106透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。
圖2根據一些實施例示出形成於半導體層106之上的第二介電層202。在一些實施例中，第二介電層202上覆於半導體層106。在一些實施例中，第二介電層202與半導體層106的頂部表 面直接接觸。在一些實施例中，第二介電層202包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第二介電層202的其它結構和配置包括在本公開的範圍內。第二介電層202透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第二介電層202的厚度204是至少1,000埃。厚度204的其它值也在本公開的範圍內。
圖3根據一些實施例示出形成於第二介電層202之上的氮化矽層302。在一些實施例中，氮化矽層302上覆於第二介電層202。在一些實施例中，氮化矽層302與第二介電層202的頂部表面直接接觸。在一些實施例中，氮化矽層302包括SixNy或其它合適的材料。在一些實施例中，x是3或其它不同的合適的值。在一些實施例中，y是4或其它不同的合適的值。氮化矽層302透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，氮化矽層302具有約4,000埃與約10,000埃之間的厚度304。厚度304的其它值也在本公開的範圍內。
在一些實施例中，氮化矽層302包括氫。在一些實施例中，氫中的至少一些因用於形成氮化矽層302的形成製程的一個或多個化學反應而形成於氮化矽層302中。在一些實施例中，形成製程的一個或多個化學反應包括以下化學反應中的至少一個：3SiH4(g)+4NH3(g)→Si3N4(s)+12H2(g)、 3SiCl2H2(g)+4NH3(g)→Si3N4(s)+6HCl(g)+6H2(g)或其它不同的化學反應。
在一些實施例中，在第一退火製程中對氮化矽層302進行退火以減少或去除(中的至少一個)氮化矽層302的氫。在一些實施例中，第一退火製程包括在至少1,000℃的溫度或至少1,100℃的溫度下對氮化矽層302進行退火。用於進行第一退火製程的其它溫度也在本公開的範圍內。在一些實施例中，第一退火製程包括對氮化矽層302進行退火至少40分鐘的持續時間或至少60分鐘的持續時間。用於進行第一退火製程的其它持續時間也在本公開的範圍內。在一些實施例中，在氮化矽層302是半導體裝置100的一部分的條件下，第一退火製程包括對氮化矽層302、第二介電層202、半導體層106或一個或多個層108中的至少一個(例如第一介電層104或第一基底102中的至少一個)進行退火。用於對氮化矽層302進行退火的其它製程、技術以及參數也包括在本公開的範圍內。
圖4根據一些實施例示出形成於第二介電層202之上的一個或多個氮化矽波導402。在一些實施例中，一個或多個氮化矽波導402彼此不同以具有不同的長度、深度、厚度、寬度、材料組成物等中的至少一個。在一些實施例中，一個或多個氮化矽波導402未彼此不同以不具有不同的長度、深度、厚度、寬度、材料組成物等中的至少一個。儘管描繪三個氮化矽波導402，但任何數目個氮化矽波導402是可預期的。
在一些實施例中，使氮化矽層302圖案化以形成一個或多個氮化矽波導402。在一些實施例中，使用光阻(未繪示)來使氮化矽層302圖案化以形成一個或多個氮化矽波導402。在一些實施例中，光阻形成於氮化矽層302之上。光阻透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。光阻包括光敏感材料，其中光阻的性質(例如溶解度)受光的影響。光阻是負性光阻或正性光阻。就負性光阻來說，負性光阻在受光源照射後的區域變為不溶的(insoluble)，使得在隨後的顯影階段期間將溶劑施加於負性光阻來去除負性光阻的非照射區。因此，形成於負性光阻中的圖案是光源與負性光阻之間的範本(例如罩幕)的不透明區域所限定圖案的相反。在正性光阻中，正性光阻的照射區變為可溶的且在顯影期間經由施加溶劑來去除。因此，形成於正性光阻中的圖案是光源與正性光阻之間的範本(例如罩幕)的不透明區的正面圖像。根據一些實施例，一種或多種蝕刻劑具有選擇性，使得以一種或多種蝕刻劑去除或蝕刻掉暴露或未由光阻覆蓋的一個或多個層之蝕刻速率大於以所述一種或多種蝕刻劑去除或蝕刻掉光阻之蝕刻速率。在一些實施例中，一個或多個層包括氮化矽層302。在一些實施例中，光阻中的一個開口允許一種或多種蝕刻劑在光阻下方的一個或多個層中形成對應的一個開口，且由此將光阻中的圖案轉印到光阻下方的一個或多個層。在一些實施例中，在圖案轉印之後例如透過化學機械平坦化(chemical mechanical planarization；CMP)、蝕刻或其它合適的技術中的至少一種來去除光阻。根據一些實施例，使用氟化氫(HF)、稀釋HF、例如氯化氫(HCl)的氯化合物、硫化氫(H2S)或其它合適的材料中的至少一種來剝除或洗掉(中的至少一個)光阻。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：使氮化矽層302圖案化或形成一個或多個氮化矽波導402。
根據一些實施例，用來去除氮化矽層302的部分以暴露第二介電層202的部分和形成一個或多個氮化矽波導402的蝕刻製程是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：去除氮化矽層302的部分以暴露第二介電層202的部分，或形成一個或多個氮化矽波導402。
在一些實施例中，氮化矽波導402的頂部表面的長度404約等於氮化矽波導402的側壁的長度406。在一些實施例中，氮化矽波導402的頂部表面的長度404不同於氮化矽波導402的側壁的長度406。在一些實施例中，氮化矽波導402的頂部表面的長度404在約4,000埃與約10,000埃之間。氮化矽波導402的頂部表面的長度404的其它值也在本公開的範圍內。在一些實施例中，氮化矽波導402的側壁的長度406在約4,000埃與約10,000埃之間。氮化矽波導402的側壁的長度406的其它值也在本公開的範圍內。
在一些實施例中，在第二退火製程中對一個或多個氮化矽波導402進行退火。在一些實施例中，除進行第一退火製程以對氮化矽層302進行退火之外，或作為替代方案，進行第二退火製程以對一個或多個氮化矽波導402進行退火。在一些實施例中，第二退火製程包括對一個或多個氮化矽波導402進行退火以減少或去除(中的至少一個)一個或多個氮化矽波導402中的氫。在一些實施例中，第二退火製程包括在至少1,000℃的溫度或至少1,100℃的溫度下對一個或多個氮化矽波導402進行退火。用於進行第二退火製程的其它溫度也在本公開的範圍內。在一些實施例中，第二退火製程包括對一個或多個氮化矽波導402進行退火至少40分鐘的持續時間或至少60分鐘的持續時間。用於進行第二退火製程的其它持續時間也在本公開的範圍內。在一些實施例中，在一個或多個氮化矽波導402是半導體裝置100的一部分的條件下，第二退火製程包括對一個或多個氮化矽波導402、第二介電層202、半導體層106或一個或多個層108中的至少一個(例如第一介電層104或第一基底102中的至少一個)進行退火。用於對一個或多個氮化矽波導402進行退火的其它製程、技術以及參數也包括在本公開的範圍內。
在一些實施例中，一個或多個氮化矽波導402中的氫的去除或氫的減少中的至少一個提供經由氮化矽波導402傳播的訊號(例如光訊號)的降低的傳播損耗。在一些實施例中，傳播損耗對應於每單位距離訊號的損耗，例如路徑損耗。在一些實施例 中，光訊號具有約1,500奈米與約1,600奈米之間的波長。在一些實施例中，進行第一退火製程或第二退火製程中的至少一個使得例如具有約1,500奈米與約1,600奈米之間的波長的光訊號的傳播損耗每公分降低至少約3分貝(decibels)。傳播損耗的其它降低和光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，進行第一退火製程或第二退火製程中的至少一個使得例如具有約1,500奈米與約1,600奈米之間的波長的光訊號的傳播損耗從在未進行第一退火製程或第二退火製程中的至少一個的情況下每公分約5分貝的傳播損耗降低到每公分約2分貝的傳播損耗。傳播損耗的其它降低和光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，進行第一退火製程或第二退火製程中的至少一個使傳播損耗降低到大約1/10，使得在未進行第一退火製程或第二退火製程中的至少一個的情況下的傳播損耗大於大約10倍。
圖5根據一些實施例示出形成於一個或多個氮化矽波導402或第二介電層202中的至少一個之上的第三介電層502。在一些實施例中，第三介電層502上覆於一個或多個氮化矽波導402或第二介電層202中的至少一個。在一些實施例中，第三介電層502與第二介電層202的頂部表面直接接觸。在一些實施例中，第三介電層502不同於第二介電層202，例如具有不同的材料組成物，使得在第三介電層502與第二介電層202之間限定一介面(interface)。在一些實施例中，第三介電層502不具有不同於第 二介電層202的材料組成物。在一些實施例中，第三介電層502包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第三介電層502透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。
在一些實施例中，第三介電層502與一個或多個氮化矽波導402的一個或多個頂部表面直接接觸。在一些實施例中，第三介電層502與一個或多個氮化矽波導402的側壁直接接觸。在一些實施例中，氮化矽波導402的底部表面510是與第二介電層202直接接觸或相鄰中的至少一個。在一些實施例中，氮化矽波導402的第一側壁506是與第三介電層502的側壁直接接觸或相鄰中的至少一個。在一些實施例中，氮化矽波導402的第二側壁508是與第三介電層502的側壁直接接觸或相鄰的至少一個。在一些實施例中，氮化矽波導402的頂部表面504是與第三介電層502直接接觸或相鄰中的至少一個。在存在兩個或大於兩個氮化矽波導402的一些實施例中，第三介電層502的一部分使第一個氮化矽波導402與第二個氮化矽波導402分隔。第三介電層502的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，第三介電層502的頂部表面是例如透過CMP、蝕刻或其它合適的技術中的至少一種來平滑化或平坦化中的至少一個。根據一些實施例，例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除第三介電層502的一部分。根據一 些實施例，當去除第三介電層502的一部分時，使第三介電層502的頂部表面是實質上平面的。用於形成第三介電層502的其它製程和技術也包括在本公開的範圍內。
圖6根據一些實施例示出形成於第三介電層502之上的第二基底602。在一些實施例中，第二基底602上覆於第三介電層502。在一些實施例中，第二基底602與第三介電層502的頂部表面直接接觸。第二基底602包括磊晶層、SOI結構、晶圓或從晶圓形成的晶粒中的至少一個。第二基底602的其它結構和配置也包括在本公開的範圍內。第二基底602包括矽、鍺、碳化物、砷化物、鎵、砷、磷化物、銦、銻化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合適的材料中的至少一種。根據一些實施例，第二基底602包括單晶矽、具有<100>結晶方向的晶體矽、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例中，第二基底602包括至少一個摻雜區。
在一些實施例中，第二基底602例如透過黏著劑、一個或多個接合層、接合製程或其它合適的技術中的至少一種來與第三介電層502接合。在第二基底602使用一個或多個接合層來與第三介電層502接合的一些實施例中，所述一個或多個接合層位於第二基底602與第三介電層502之間。用於形成第二基底602的其它製程和技術也包括在本公開的範圍內。
圖7根據一些實施例示出一個或多個層108的去除。在 一些實施例中，進行反轉操作(inversion operation)以使得第二基底602是半導體裝置100的最底部層，且使得一個或多個層108(例如第一基底102、第一介電層104或不同層中的至少一個)位於半導體層106之上。在一些實施例中，在進行反轉操作之後，例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除一個或多個層108。去除一個或多個層108以暴露出半導體層106。
圖8根據一些實施例示出形成於第二介電層202之上的半導體波導802。在一些實施例中，半導體波導802上覆於氮化矽波導402。儘管描繪一個半導體波導802，但任何數目個半導體波導802是可預期的。在一些實施例中，調製器結構804形成於第二介電層202之上。在一些實施例中，調製器結構804透過離子金屬電漿(ion metal plasma；IMP)製程或另一合適的技術中的至少一種來形成。
在一些實施例中，使半導體層106圖案化以形成半導體波導802或調製器結構804中的至少一個。在一些實施例中，在圖案化之前或在圖案化之後(中的至少一個)，半導體層106經處理，例如使特徵、元件等選擇性地形成於其中、使摻雜劑選擇性地注入在其中等。在一些實施例中，半導體層106在前述第一退火製程或第二退火製程中的至少一個之前經處理。在一些實施例中，使半導體層106圖案化以暴露出第二介電層202的頂部表面，以便暴露第二介電層202的頂部表面的第一部分812或第二介電層202的頂部表面的第二部分814中的至少一個。在一些實施例 中，第二介電層202的頂部表面的第一部分812和第二介電層202的頂部表面的第二部分814從半導體波導802橫向地偏移。在一些實施例中，使半導體層106圖案化以形成限定在調製器結構804中的一個或多個溝渠810。
在一些實施例中，使用光阻(未繪示)來使半導體層106圖案化以形成半導體波導802或調製器結構804中的至少一個。在一些實施例中，光阻形成於半導體層106之上。光阻透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。光阻包括光敏感材料，其中光阻的性質(例如溶解度)受光的影響。光阻是負性光阻或正性光阻。
根據一些實施例，一種或多種蝕刻劑具有選擇性，使得以一種或多種蝕刻劑去除或蝕刻掉暴露或未由光阻覆蓋的一個或多個層之蝕刻速率大於以所述一種或多種蝕刻劑去除或蝕刻掉光阻之蝕刻速率。在一些實施例中，一個或多個層包括半導體層106。在一些實施例中，光阻中的一個開口允許一種或多種蝕刻劑在光阻下方的一個或多個層中形成對應的一個開口和/或一個溝渠，且由此將光阻中的圖案轉印到光阻下方的一個或多個層。在一些實施例中，在圖案轉印之後例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除光阻。根據一些實施例，使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種來剝除或洗掉(中的至少一個)光阻。用於以下中的至少一個 的其它製程和技術包括在本公開的範圍內：使半導體層106圖案化、形成半導體波導802或形成調製器結構804。
根據一些實施例，用來去除半導體層106的部分以暴露第二介電層202的部分、形成半導體波導802、形成一個或多個溝渠810或形成調製器結構804(中的至少一個)的蝕刻製程是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：去除半導體層106的部分、暴露第二介電層202的部分、形成半導體波導802、形成一個或多個溝渠810或形成調製器結構804。
在一些實施例中，半導體波導802的頂部表面818的長度806約等於半導體波導802的側壁的長度808。在一些實施例中，半導體波導802的頂部表面818的長度806不同於半導體波導802的側壁的長度808。在一些實施例中，半導體波導802的頂部表面818的長度806在約2,000埃與約4,000埃之間。半導體波導802的頂部表面818的長度806的其它值也在本公開的範圍內。在一些實施例中，半導體波導802的側壁的長度808在約2,000埃與約4,000埃之間。半導體波導802的側壁的長度808的其它值也在本公開的範圍內。在一些實施例中，半導體波導802與位在半導體波導802之下的氮化矽波導402之間的距離816在約1,000 埃與約5,000埃之間。半導體波導802與氮化矽波導402之間的距離816的其它值也在本公開的範圍內。
圖9根據一些實施例示出形成於半導體波導802、調製器結構804或第二介電層202中的至少一個之上的第四介電層902。在一些實施例中，第四介電層902上覆於半導體波導802、調製器結構804或第二介電層202中的至少一個。在一些實施例中，第四介電層902與第二介電層202的頂部表面的一個或多個部分(例如第二介電層202的頂部表面的第一部分812和第二介電層202的頂部表面的第二部分814)直接接觸。在一些實施例中，第四介電層902不同於第二介電層202，例如具有不同的材料組成物，使得在第四介電層902與第二介電層202之間限定一介面。在一些實施例中，第四介電層902不具有不同於第二介電層202的材料組成物。在一些實施例中，第四介電層902包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第四介電層902透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。
在一些實施例中，第四介電層902與半導體波導802的頂部表面818或調製器結構804的頂部表面805中的至少一個直接接觸。根據一些實施例，第四介電層902的頂部表面與半導體波導802的頂部表面818實質上共面(substantially coplanar)。根據一些實施例，第四介電層902的頂部表面與調製器結構804的 頂部表面805實質上共面。在一些實施例中，第四介電層902與半導體波導802的側壁或調製器結構804的側壁中的至少一個直接接觸。在一些實施例中，半導體波導802的底部表面904是與第二介電層202直接接觸或相鄰中的至少一個。在一些實施例中，調製器結構804的底部表面是與第二介電層202直接接觸或相鄰中的至少一個。在一些實施例中，半導體波導802的第一側壁906是與第四介電層902的側壁直接接觸或相鄰中的至少一個。在一些實施例中，半導體波導802的第二側壁908是與第四介電層902的側壁直接接觸或相鄰中的至少一個。在一些實施例中，第四介電層902的側壁是與調製器結構804直接接觸或與調製器結構804相鄰中的至少一個。在一些實施例中，第四介電層902的一部分使半導體波導802與調製器結構804分隔。在一些實施例中，第四介電層902的一部分上覆於半導體波導802的頂部表面818或調製器結構804的頂部表面805中的至少一個，或與所述頂部表面818或所述頂部表面805中的至少一個直接接觸(實現其中的至少一個)。第四介電層902、半導體波導802、第二介電層202以及調製器結構804的其它結構和配置也包括在本公開的範圍內。
圖10根據一些實施例示出形成於第四介電層902之上的第五介電層1002。在一些實施例中，第五介電層1002上覆於第四介電層902。在一些實施例中，第五介電層1002與第四介電層902的頂部表面直接接觸。在一些實施例中，第五介電層1002不同於第四介電層902，例如具有不同的材料組成物，使得在第五介電層 1002與第四介電層902之間限定一介面。在一些實施例中，第五介電層1002包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第五介電層1002透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第五介電層1002是層間介電質(interlevel dielectric；ILD)。第五介電層1002的其它結構和配置也包括在本公開的範圍內。
圖11根據一些實施例示出形成於第五介電層1002或第四介電層902中的至少一個中的一個或多個第一開口1102。在一些實施例中，一個或多個第一開口1102暴露調製器結構804的頂部表面805。在一些實施例中，去除第五介電層1002的一部分以形成一個或多個第一開口1102中的開口。在第四介電層902的一部分上覆於調製器結構804的頂部表面805或與所述頂部表面805直接接觸(中的至少一個)的一些實施例中，去除第四介電層902的一部分以形成一個或多個第一開口1102中的開口。一個或多個第一開口1102的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，使用光阻(未繪示)來使第五介電層1002或第四介電層902中的至少一個圖案化以形成一個或多個第一開口1102。在一些實施例中，光阻形成於第五介電層1002之上。光阻透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。光阻包括光敏感材料，其中光阻的性質(例如溶解度)受 光的影響。光阻是負性光阻或正性光阻。
根據一些實施例，一種或多種蝕刻劑具有選擇性，使得以一種或多種蝕刻劑去除或蝕刻掉暴露或未由光阻覆蓋的一個或多個層之蝕刻速率大於以所述一種或多種蝕刻劑去除或蝕刻掉光阻。在一些實施例中，一個或多個層包括第五介電層1002或第四介電層902中的至少一個。在一些實施例中，光阻中的一個開口允許一種或多種蝕刻劑在光阻下方的一個或多個層中形成對應的一個開口，例如一個或多個第一開口1102中的一個開口，且由此將光阻中的圖案轉印到光阻下方的一個或多個層。在一些實施例中，在圖案轉印之後例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除光阻。根據一些實施例，使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種來剝除或洗掉(中的至少一個)光阻。用於形成一個或多個第一開口1102的其它製程和技術也包括在本公開的範圍內。
根據一些實施例，用來形成一個或多個第一開口1102的蝕刻製程是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於形成一個或多個第一開口1102的其它製程和技術也包括在本公開的範圍內。
圖12根據一些實施例示出形成於第五介電層1002或第四介電層902中的至少一個中的第一開口1102中的至少一個中的 一個或多個第一導電結構1202。在一些實施例中，一個或多個第一導電結構1202上覆於調製器結構804。在一些實施例中，一個或多個第一導電結構1202與調製器結構804直接接觸。根據一些實施例，一個或多個第一導電結構1202包括例如金屬材料(例如銅)或其它合適的材料的導電材料。一個或多個第一導電結構1202透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。儘管描繪一個或多個第一導電結構1202中的兩個導電結構，但一個或多個第一導電結構1202中的任何數目個導電結構是可預期的。
圖13根據一些實施例示出形成於第五介電層1002之上的第六介電層1302。在一些實施例中，第六介電層1302上覆於第五介電層1002。在一些實施例中，第六介電層1302與第五介電層1002的頂部表面直接接觸。在一些實施例中，第六介電層1302不同於第五介電層1002，例如具有不同的材料組成物，使得在第六介電層1302與第五介電層1002之間限定一介面。在一些實施例中，第六介電層1302不具有不同於第五介電層1002的材料組成物。在一些實施例中，第六介電層1302包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第六介電層1302透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第六介電層1302是金屬間介電質 (intermetal dielectric；IMD)。第六介電層1302的其它結構和配置也包括在本公開的範圍內。
圖14根據一些實施例示出形成於第六介電層1302中的一個或多個溝渠1402。在一些實施例中，一個或多個溝渠1402暴露一個或多個第一導電結構1202。在一些實施例中，去除第六介電層1302的一部分以形成一個或多個溝渠1402中的溝渠。一個或多個溝渠1402的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，使用光阻(未繪示)使第六介電層1302圖案化以形成一個或多個溝渠1402。在一些實施例中，光阻形成於第六介電層1302之上。光阻透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。光阻包括光敏感材料，其中光阻的性質(例如溶解度)受光的影響。光阻是負性光阻或正性光阻。
根據一些實施例，一種或多種蝕刻劑具有選擇性，使得以一種或多種蝕刻劑去除或蝕刻掉暴露或未由光阻覆蓋的一個或多個層之蝕刻速率大於以所述一種或多種蝕刻劑去除或蝕刻掉光阻之蝕刻速率。在一些實施例中，一個或多個層包括第六介電層1302。在一些實施例中，光阻中的一個開口允許一種或多種蝕刻劑在光阻下方的一個或多個層中形成對應的一個開口，例如一個溝渠1402，且由此將光阻中的圖案轉印到光阻下方的一個或多個層。在一些實施例中，在圖案轉印之後例如透過CMP、蝕刻或其 它合適的技術中的至少一種來去除光阻。根據一些實施例，使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種來剝除或洗掉(中的至少一個)光阻。用於形成一個或多個溝渠1402的其它製程和技術也包括在本公開的範圍內。
根據一些實施例，用來形成一個或多個溝渠1402的蝕刻製程是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於形成一個或多個溝渠1402的其它製程和技術也包括在本公開的範圍內。
圖15根據一些實施例示出形成於第六介電層1302中的多個溝渠1402中的至少一個中的一個或多個第二導電結構1502。在一些實施例中，一個或多個第二導電結構1502上覆於一個或多個第一導電結構1202或調製器結構804中的至少一個。在一些實施例中，一個或多個第二導電結構1502與一個或多個第一導電結構1202直接接觸。根據一些實施例，一個或多個第二導電結構1502包括例如金屬材料(例如銅)或其它合適的材料的導電材料。一個或多個第二導電結構1502透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。儘管描繪一個或多個第二導電結構1502中的兩個導電結構，但一個或多個第二導電結構1502中的任何數目個導電結構是可預期的。
根據一些實施例，一個或多個第一導電結構1202和一個或多個第二導電結構1502透過雙重鑲嵌製程來形成。第五介電層1002形成於第四介電層902之上。第六介電層1302形成於第五介電層1002之上。一個或多個開口形成於第六介電層1302、第五介電層1002或第四介電層902中的至少一個中。一個或多個開口暴露出調製器結構804的頂部表面。一個或多個溝渠形成於第六介電層1302中。在一些實施例中，一個或多個溝渠中的溝渠比一個或多個開口中的開口更寬。溝渠透過去除與一個或多個開口中的開口相鄰或上覆於所述開口的第六介電層1302的一部分來形成於第六介電層1302中。一個或多個第一導電結構1202和一個或多個第二導電結構1502例如透過在一個或多個開口和一個或多個溝渠中沉積導電材料來形成於一個或多個開口和一個或多個溝渠中。一個或多個第一導電結構1202和一個或多個第二導電結構1502透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，一個或多個第一導電結構1202中的至少一些與形成一個或多個第二導電結構1502中的至少一些以相同的製程同時形成或在形成一個或多個第二導電結構1502中的至少一些的所述製程期間同時形成。在一些實施例中，一個或多個第一導電結構1202中的至少一些不與形成一個或多個第二導電結構1502中的至少一些以相同的製程同時形成或不在形成一個或多個第二導電結構1502中的至少一些的所述製程期間同時形成。在一 些實施例中，一個或多個第一導電結構1202中的至少一些具有與一個或多個第二導電結構1502中的至少一些相同的材料組成物。在一些實施例中，一個或多個第一導電結構1202中的至少一些不具有與一個或多個第二導電結構1502中的至少一些相同的材料組成物。用於形成一個或多個第一導電結構1202和一個或多個第二導電結構1502的其它製程和技術也包括在本公開的範圍內。
在一些實施例中，一個或多個第一導電結構1202是一個或多個通孔。一個或多個第一導電結構1202的其它結構和配置也包括在本公開的範圍內。在一些實施例中，一個或多個第二導電結構1502是一個或多個金屬接觸件、一個或多個金屬墊或一個或多個金屬端子中的至少一個。一個或多個第二導電結構1502的其它結構和配置也包括在本公開的範圍內。在一些實施例中，一個或多個第二導電結構1502連接到半導體裝置100的各種摻雜特徵(doped features)、電路系統(circuitry)、輸入/輸出(input/output)等中的至少一個。
在一些實施例中，經由一個或多個第二導電結構1502中的導電結構和一個或多個第一導電結構1202中的對應導電結構將電訊號傳輸到調製器結構804。用於將電訊號傳輸到調製器結構804的其它結構、配置以及技術也包括在本公開的範圍內。在一些實施例中，例如透過調製器結構804或半導體波導802中的至少一個來將電訊號轉換成光訊號。在一些實施例中，光訊號經由半導體波導802或位在半導體波導802之下的氮化矽波導402中的 至少一個傳播。
在一些實施例中，光訊號經由半導體波導802中的至少一些傳播。在一些實施例中，半導體波導802由具有折射率小於半導體波導802之折射率的材料包圍，所述材料例如是第五介電層1002、第四介電層902或第二介電層202中的至少一個的部分。用於經由半導體波導802傳播光訊號的其它結構、配置以及技術包括在本公開的範圍內。在例如第五介電層1002、第四介電層902或第二介電層202中的至少一個包括SiO2的一些實施例中，包圍半導體波導802的材料的折射率在約1.4與約1.6之間。包圍半導體波導802的其它材料和其它折射率也包括在本公開的範圍內。在例如半導體波導802是矽波導的一些實施例中，半導體波導802的折射率在約3.3與約3.7之間。半導體波導802的其它材料和折射率也包括在本公開的範圍內。在一些實施例中，半導體波導802或包圍半導體波導802的材料中的至少一個配置成引導光訊號進入或穿過半導體波導802。包圍半導體波導802的材料的折射率小於半導體波導802的折射率提供透過包圍半導體波導802的材料來反射光訊號的至少一些輻射，使得將所述至少一些輻射保持在半導體波導802內或阻止所述至少一些輻射從半導體波導802離開(中的至少一個)，以便其經由半導體波導802傳播。
在一些實施例中，光訊號從半導體波導802傳送到氮化矽波導402。根據一些實施例，半導體波導802在光訊號傳播的方向上減小尺寸或逐漸變窄。在一些實施例中，由於光訊號到達半 導體波導802的小於閾值大小的一部分，所以光訊號透過穿過第二介電層202來從半導體波導802傳送到氮化矽波導402。用於將光訊號從半導體波導802傳送到氮化矽波導402的其它結構、配置以及技術也包括在本公開的範圍內。在一些實施例中，光訊號經由氮化矽波導402中的至少一些傳播。在一些實施例中，氮化矽波導402由具有折射率小於氮化矽波導402之折射率的材料包圍，所述材料例如是第三介電層502或第二介電層202中的至少一個的部分。用於經由氮化矽波導402傳播光訊號的其它結構、配置以及技術包括在本公開的範圍內。在例如第三介電層502或第二介電層202中的至少一個包括SiO2的一些實施例中，包圍氮化矽波導402的材料的折射率在約1.4與約1.6之間。包圍氮化矽波導402的其它材料和其它折射率也包括在本公開的範圍內。在一些實施例中，氮化矽波導402的折射率在約1.8與約2.2之間。氮化矽波導402的其它材料和折射率也包括在本公開的範圍內。在一些實施例中，氮化矽波導402或包圍氮化矽波導402的材料中的至少一個配置成引導光訊號進入或穿過氮化矽波導402。包圍氮化矽波導402的材料的折射率小於氮化矽波導402的折射率提供透過包圍氮化矽波導402的材料來反射光訊號的至少一些輻射，使得將所述至少一些輻射保持在氮化矽波導402內或阻止所述至少一些輻射從氮化矽波導402離開(中的至少一個)，以便其經由氮化矽波導402傳播。在一些實施例中，光訊號經由氮化矽波導402傳播，其中光訊號經由氮化矽波導402傳播的傳播損耗 比經由半導體波導802傳播的傳播損耗更低。在一些實施例中，光訊號經由半導體波導802傳播，其中光訊號經由半導體波導802傳播的傳播損耗比經由氮化矽波導402傳播的傳播損耗大至少8倍。經由氮化矽波導402和半導體波導802傳播的光訊號的其它傳播損耗也包括在本公開的範圍內。
在一些實施例中，相較於具有位於調製器結構之上的氮化矽波導的一些半導體裝置，由於調製器結構804位於一個或多個氮化矽波導402與一個或多個第二導電結構1502之間的第四介電層902中，所以第二導電結構1502與調製器結構804之間的距離1504減小。在一些實施例中，形成半導體裝置100，使得位於一個或多個氮化矽波導402與一個或多個第二導電結構1502之間的第四介電層902中的調製器結構804提供將距離1504從在具有位於調製器結構之上的氮化矽波導的半導體裝置中的約9,000埃減小到約3,100埃。距離1504的其它值也在本公開的範圍內。減小的距離1504提供以減小的訊號損耗量將電訊號從第二導電結構1502傳輸到調製器結構804。
在一些實施例中，進行第一退火製程或第二退火製程中的至少一個提供改善例如具有約1,500奈米與約1,600奈米之間的波長的光訊號經由氮化矽波導402的傳播。光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，進行第一退火製程或第二退火製程中的至少一個使得半導體裝置100能夠經由氮化矽波導402傳播具有約1,500奈米與約1,600奈米之間的波長的光訊 號。光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，具有在未進行第一退火製程或第二退火製程的情況下形成的氮化矽波導的一些半導體裝置限於傳播具有小於約1,400奈米的波長的訊號，例如具有約1,310奈米的波長的訊號。
在一些實施例中，對半導體裝置進行退火製程可能導致影響半導體裝置的元件或電路系統中的至少一個。在形成第二基底602、調製器結構804或半導體波導802中的至少一個之前形成一個或多個氮化矽波導402或對一個或多個氮化矽波導402進行退火中的至少一個提供在不影響第二基底602、調製器結構804或半導體波導802中的至少一個的情況下對一個或多個氮化矽波導402進行退火，所述影響例如使第二基底602、調製器結構804或半導體波導802中的至少一個中的摻雜劑、熔化材料等活化、遷移等中的至少一個。在一些實施例中，在形成第二基底602、調製器結構804或半導體波導802中的至少一個之前形成一個或多個氮化矽波導402或對一個或多個氮化矽波導402進行退火中的至少一個使得半導體裝置100能夠經由氮化矽波導402傳播具有約1,500奈米與約1,600奈米之間的波長的光訊號。光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，在形成第二基底602、調製器結構804或半導體波導802中的至少一個之前形成一個或多個氮化矽波導402或對一個或多個氮化矽波導402進行退火中的至少一個提供半導體裝置100經由氮化矽波導402以減小的傳播損耗傳播具有約1,500奈米與約1,600奈米之間的波長的 光訊號。光訊號的其它波長也包括在本公開的範圍內。
圖16到圖29是根據一些實施例示出半導體裝置1600的製造方法中的各個階段的橫截面視圖。在一些實施例中，半導體裝置1600包括通信裝置，例如收發器。根據一些實施例，半導體裝置1600包括光子裝置，例如矽基光子IC。在一些實施例中，半導體裝置1600配置成用於光通信，例如光訊號的傳輸。半導體裝置1600的其它結構和配置包括在本公開的範圍內。
圖16示出根據一些實施例的半導體裝置1600。在一些實施例中，半導體裝置1600包括第一基底1602和第一介電層1604。第一基底1602包括磊晶層、SOI結構、晶圓或從晶圓形成的晶粒中的至少一個。第一基底1602的其它結構和配置在本公開的範圍內。第一基底1602包括矽、鍺、碳化物、砷化物、鎵、砷、磷化物、銦、銻化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合適的材料中的至少一種。根據一些實施例，第一基底1602包括單晶矽、具有<100>結晶方向的晶體矽、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例中，第一基底1602包括至少一個摻雜區。
根據一些實施例，第一介電層1604形成於第一基底1602之上。在一些實施例中，第一介電層1604上覆於第一基底1602。在一些實施例中，第一介電層1604與第一基底1602的頂部表面直接接觸。在一些實施例中，第一介電層1604包括矽、氮化物、 諸如SiO2的氧化物或其它合適的材料中的至少一種。在一些實施例中，第一介電層1604是BOX。第一介電層1604的其它結構和配置也包括在本公開的範圍內。第一介電層1604透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第一介電層1604具有約5,000埃與約35,000埃之間的厚度1606。厚度1606的其它值也在本公開的範圍內。
圖17根據一些實施例示出形成於第一介電層1604之上的氮化矽層1702。在一些實施例中，氮化矽層1702上覆於第一介電層1604。在一些實施例中，氮化矽層1702與第一介電層1604的頂部表面直接接觸。在一些實施例中，氮化矽層1702包括SixNy或其它合適的材料。在一些實施例中，x是3或其它不同的合適的值。在一些實施例中，y是4或其它不同的合適的值。氮化矽層1702透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，氮化矽層1702具有約4,000埃與約10,000埃之間的厚度1704。厚度1704的其它值也在本公開的範圍內。
在一些實施例中，氮化矽層1702包括氫，例如於氮化矽層302中所描述。在一些實施例中，在第一退火製程中對氮化矽層1702進行退火以減少或去除(中的至少一個)氮化矽層1702的氫。在一些實施例中，第一退火製程包括在至少1,000℃的溫度或至少1,100℃的溫度下對氮化矽層1702進行退火。用於進行第 一退火製程的其它溫度也在本公開的範圍內。在一些實施例中，第一退火製程包括對氮化矽層1702進行退火至少40分鐘的持續時間或至少60分鐘的持續時間。用於進行第一退火製程的其它持續時間也在本公開的範圍內。在一些實施例中，在氮化矽層1702是半導體裝置1600的一部分的條件下，第一退火製程包括對第一介電層1604或第一基底1602中的至少一個進行退火。用於對氮化矽層1702進行退火的其它製程、技術以及參數也包括在本公開的範圍內。
圖18根據一些實施例示出形成於第一介電層1604之上的一個或多個氮化矽波導1802。在一些實施例中，一個或多個氮化矽波導1802彼此不同以具有不同的長度、深度、厚度、寬度、材料組成物等中的至少一個。在一些實施例中，一個或多個氮化矽波導1802未彼此不同以不具有不同的長度、深度、厚度、寬度、材料組成物等中的至少一個。儘管描繪三個氮化矽波導1802，但任何數目個氮化矽波導1802是可預期的。
在一些實施例中，使氮化矽層1702圖案化以形成一個或多個氮化矽波導1802。在一些實施例中，使用光阻(未繪示)來使氮化矽層1702圖案化以形成一個或多個氮化矽波導1802。在一些實施例中，光阻形成於氮化矽層1702之上。光阻透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。光阻包括光敏感材料，其中光阻的性質(例如溶解度)受光的影響。光 阻是負性光阻或正性光阻。
根據一些實施例，一種或多種蝕刻劑具有選擇性，使得以一種或多種蝕刻劑去除或蝕刻掉暴露或未由光阻覆蓋的一個或多個層之蝕刻速率大於以所述一種或多種蝕刻劑去除或蝕刻掉光阻之蝕刻速率。在一些實施例中，一個或多個層包括氮化矽層1702。在一些實施例中，光阻中的一個開口允許一種或多種蝕刻劑在光阻下方的一個或多個層中形成對應的一個開口，且由此將光阻中的圖案轉印到光阻下方的一個或多個層。在一些實施例中，在圖案轉印之後例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除光阻。根據一些實施例，使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種來剝除或洗掉(中的至少一個)光阻。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：使氮化矽層1702圖案化或形成一個或多個氮化矽波導1802。
根據一些實施例，用來去除氮化矽層1702的部分以暴露第一介電層1604的部分和形成一個或多個氮化矽波導1802的蝕刻製程是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：去除氮化矽層1702的部分以暴露第一介電層1604的部分，或形成一個或多個氮化矽波導1802。
在一些實施例中，氮化矽波導1802的頂部表面的長度1804約等於氮化矽波導1802的側壁的長度1806。在一些實施例中，氮化矽波導1802的頂部表面的長度1804不同於氮化矽波導1802的側壁的長度1806。在一些實施例中，氮化矽波導1802的頂部表面的長度1804在約4,000埃與約10,000埃之間。氮化矽波導1802的頂部表面的長度1804的其它值也在本公開的範圍內。在一些實施例中，氮化矽波導1802的側壁的長度1806在約4,000埃與約10,000埃之間。氮化矽波導1802的側壁的長度1806的其它值也在本公開的範圍內。
在一些實施例中，在第二退火製程中對一個或多個氮化矽波導1802進行退火。在一些實施例中，除進行第一退火製程以對氮化矽層1702進行退火之外，或作為替代方案，進行第二退火製程以對一個或多個氮化矽波導1802進行退火。在一些實施例中，第二退火製程包括對一個或多個氮化矽波導1802進行退火以減少或去除(中的至少一個)一個或多個氮化矽波導1802中的氫。在一些實施例中，第二退火製程包括在至少1,000℃的溫度或至少1,100℃的溫度下對一個或多個氮化矽波導1802進行退火。用於進行第二退火製程的其它溫度也在本公開的範圍內。在一些實施例中，第二退火製程包括對一個或多個氮化矽波導1802進行退火至少40分鐘的持續時間或至少60分鐘的持續時間。用於進行第二退火製程的其它持續時間也在本公開的範圍內。在一些實施例中，在一個或多個氮化矽波導1802是半導體裝置1600的一部分 的條件下，第二退火製程包括對第一介電層1604或第一基底1602中的至少一個進行退火。用於對一個或多個氮化矽波導1802進行退火的其它製程、技術以及參數也包括在本公開的範圍內。
在一些實施例中，一個或多個氮化矽波導1802中的氫的去除或氫的減少中的至少一個提供經由氮化矽波導1802傳播的訊號(例如光訊號)的降低的傳播損耗。在一些實施例中，所述傳播損耗對應于如一個或多個氮化矽波導402所描述的傳播損耗。
圖19根據一些實施例示出形成於一個或多個氮化矽波導1802或第一介電層1604中的至少一個之上的第二介電層1902。在一些實施例中，第二介電層1902上覆於一個或多個氮化矽波導1802或第一介電層1604中的至少一個。在一些實施例中，第二介電層1902與第一介電層1604的頂部表面直接接觸。在一些實施例中，第二介電層1902不同於第一介電層1604，例如具有不同的材料組成物，使得在第二介電層1902與第一介電層1604之間限定一介面。在一些實施例中，第二介電層1902不具有不同於第一介電層1604的材料組成物。在一些實施例中，第二介電層1902包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第二介電層1902透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第二介電層1902的厚度1912是至少5,000埃。厚度1912的其它值也在本公開的範圍內。
在一些實施例中，第二介電層1902與一個或多個氮化矽波導1802的一個或多個頂部表面直接接觸。在一些實施例中，第二介電層1902與一個或多個氮化矽波導1802的側壁直接接觸。在一些實施例中，氮化矽波導1802的底部表面1910是與第一介電層1604直接接觸或相鄰中的至少一個。在一些實施例中，氮化矽波導1802的第一側壁1906是與第二介電層1902的側壁直接接觸或相鄰中的至少一個。在一些實施例中，氮化矽波導1802的第二側壁1908是與第二介電層1902的側壁直接接觸或相鄰中的至少一個。在一些實施例中，氮化矽波導1802的頂部表面1904是與第二介電層1902直接接觸或相鄰中的至少一個。在存在兩個或大於兩個氮化矽波導1802的一些實施例中，第二介電層1902的一部分使第一個氮化矽波導1802與第二個氮化矽波導1802分隔。第二介電層1902的其它結構和配置也包括也包括在本公開的範圍內。
在一些實施例中，第二介電層1902的頂部表面是例如透過CMP、蝕刻或其它合適的技術中的至少一種來平滑化或平坦化中的至少一個。根據一些實施例，例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除第二介電層1902的一部分。根據一些實施例，當去除第二介電層1902的一部分時，使第二介電層1902的頂部表面是實質上平面的。在一些實施例中，當去除第二介電層1902的一部分時，第二介電層1902的厚度1912小於5,000埃。用於形成第二介電層1902的其它製程和技術也包括在本公開 的範圍內。
圖20根據一些實施例示出形成於第二介電層1902之上的複合結構2008。在一些實施例中，複合結構2008上覆於第二介電層1902。在一些實施例中，複合結構2008與第二介電層1902的頂部表面直接接觸。
在一些實施例中，複合結構2008例如透過黏著劑、一個或多個接合層、接合製程或其它合適的技術中的至少一種來與第二介電層1902接合。在複合結構2008使用一個或多個接合層來與第二介電層1902接合的一些實施例中，所述一個或多個接合層位於複合結構2008與第二介電層1902之間。用於形成或接合複合結構2008中的至少一個的其它製程和技術也包括在本公開的範圍內。
在一些實施例中，複合結構2008包括半導體層2002或半導體層2002之上的一個或多個層中的至少一個。複合結構2008的其它結構和配置也包括在本公開的範圍內。在一些實施例中，一個或多個層上覆於半導體層2002。在一些實施例中，一個或多個層包括第二基底2006、第三介電層2004或其它不同層中的至少一個。
在一些實施例中，半導體層2002位於一個或多個層之下。在一些實施例中，半導體層2002與一個或多個層的最底部表面直接接觸。在一些實施例中，半導體層2002上覆於第二介電層1902。在一些實施例中，半導體層2002與第二介電層1902的頂 部表面直接接觸。在一些實施例中，半導體層2002包括半導體材料或其它合適的材料中的至少一種。根據一些實施例，半導體層2002包括矽，例如單晶矽、具有<100>結晶方向的晶體矽、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例中，半導體層2002具有約2,000埃與約4,000埃之間的厚度2010。厚度2010的其它值也在本公開的範圍內。
在一些實施例中，第三介電層2004上覆於半導體層2002。在一些實施例中，第三介電層2004與半導體層2002的頂部表面直接接觸。在一些實施例中，第三介電層2004包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。在一些實施例中，第三介電層2004是BOX。第三介電層2004的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，第二基底2006上覆於第三介電層2004。在一些實施例中，第二基底2006與第三介電層2004的頂部表面直接接觸。第二基底2006包括磊晶層、SOI結構、晶圓或從晶圓形成的晶粒中的至少一個。第二基底2006的其它結構和配置也包括在本公開的範圍內。第二基底2006包括矽、鍺、碳化物、砷化物、鎵、砷、磷化物、銦、銻化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合適的材料中的至少一種。根據一些實施例，第二基底2006包括單晶矽、具有<100>結晶方向的晶體矽、具有<110>結晶方向的晶體矽或其它合適的材料。在一些實施例 中，第二基底2006包括至少一個摻雜區。在一些實施例中，複合結構2008形成有第二基底2006作為複合結構的底部，且接著反轉成放置在第二介電層1902上，如圖20中所示出。
圖21示出根據一些實施例的所述一個或多個層的去除。在一些實施例中，例如透過CMP、蝕刻或其它合適的技術中的至少一種來去除所述一個或多個層。在一些實施例中，去除所述一個或多個層以暴露出半導體層2002。在一些實施例中，透過去除第二基底2006和第三介電層2004來去除所述一個或多個層。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：去除一個或多個層或暴露半導體層2002。
圖22根據一些實施例示出形成於第二介電層1902之上的半導體波導2202。在一些實施例中，半導體波導2202上覆於氮化矽波導1802。儘管描繪一個半導體波導2202，但任何數目個半導體波導2202是可預期的。在一些實施例中，調製器結構2204形成於第二介電層1902之上。在一些實施例中，調製器結構2204透過IMP製程或另一合適的技術中的至少一種來形成。
在一些實施例中，使半導體層2002圖案化以形成半導體波導2202或調製器結構2204中的至少一個。在一些實施例中，在圖案化之前或在圖案化之後(中的至少一個)，半導體層2002經處理，例如使特徵、元件等選擇性地形成於其中、使摻雜劑選擇性地注入在其中等。在一些實施例中，半導體層2002在前述第一退火製程或第二退火製程中的至少一個之前經處理。在一些實 施例中，使半導體層2002圖案化以暴露出第二介電層1902的頂部表面，以便暴露第二介電層1902的頂部表面的第一部分2212或第二介電層1902的頂部表面的第二部分2214中的至少一個。在一些實施例中，第二介電層1902的頂部表面的第一部分2212和第二介電層1902的頂部表面的第二部分2214從半導體波導2202橫向地偏移。在一些實施例中，使半導體層2002圖案化以形成限定在調製器結構2204中的一個或多個溝渠2210。
在一些實施例中，使用光阻(未繪示)(例如對應於先前所描述的光阻的使用)來使半導體層2002圖案化以形成半導體波導2202或調製器結構2204中的至少一個。根據一些實施例，用來去除半導體層2002的部分以暴露第二介電層1902的部分、形成半導體波導2202、形成一個或多個溝渠2210或形成調製器結構2204(中的至少一個)的蝕刻製程(例如對應於先前所描述的蝕刻製程)是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於以下中的至少一個的其它製程和技術包括在本公開的範圍內：使半導體層2002圖案化、形成半導體波導2202或形成調製器結構2204。
在一些實施例中，半導體波導2202的頂部表面2218的長度2206約等於半導體波導2202的側壁的長度2208。在一些實施例中，半導體波導2202的頂部表面2218的長度2206不同於半 導體波導2202的側壁的長度2208。在一些實施例中，半導體波導2202的頂部表面2218的長度2206在約2,000埃與約4,000埃之間。半導體波導2202的頂部表面2218的長度2206的其它值也在本公開的範圍內。在一些實施例中，半導體波導2202的側壁的長度2208在約2,000埃與約4,000埃之間。半導體波導2202的側壁的長度2208的其它值也在本公開的範圍內。在一些實施例中，半導體波導2202與位在半導體波導2202之下的氮化矽波導1802之間的距離2216在約1,000埃與約5,000埃之間。半導體波導2202與氮化矽波導1802之間的距離2216的其它值也在本公開的範圍內。
圖23根據一些實施例示出形成於半導體波導2202、調製器結構2204或第二介電層1902中的至少一個之上的第四介電層2302。在一些實施例中，第四介電層2302上覆於半導體波導2202、調製器結構2204或第二介電層1902中的至少一個。在一些實施例中，第四介電層2302與第二介電層1902的頂部表面的一個或多個部分(例如第二介電層1902的頂部表面的第一部分2212和第二介電層1902的頂部表面的第二部分2214)直接接觸。在一些實施例中，第四介電層2302不同於第二介電層1902，例如具有不同的材料組成物，使得在第四介電層2302與第二介電層1902之間限定一介面。在一些實施例中，第四介電層2302不具有不同於第二介電層1902的材料組成物。在一些實施例中，第四介電層2302包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料 中的至少一種。第四介電層2302透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。
在一些實施例中，第四介電層2302與半導體波導2202的頂部表面2218或調製器結構2204的頂部表面2205中的至少一個直接接觸。根據一些實施例，第四介電層2302的頂部表面與半導體波導2202的頂部表面2218實質上共面。根據一些實施例，第四介電層2302的頂部表面與調製器結構2204的頂部表面2205實質上共面。在一些實施例中，第四介電層2302與半導體波導2202的側壁或調製器結構2204的側壁中的至少一個直接接觸。在一些實施例中，半導體波導2202的底部表面2304是與第二介電層1902直接接觸或相鄰中的至少一個。在一些實施例中，調製器結構2204的底部表面是與第二介電層1902直接接觸或相鄰中的至少一個。在一些實施例中，半導體波導2202的第一側壁2306是與第四介電層2302的側壁直接接觸或相鄰中的至少一個。在一些實施例中，半導體波導2202的第二側壁2308是與第四介電層2302的側壁直接接觸或相鄰中的至少一個。在一些實施例中，第四介電層2302的側壁是與調製器結構2204直接接觸或與調製器結構2204相鄰中的至少一個。在一些實施例中，第四介電層2302的一部分使半導體波導2202與調製器結構2204分隔。在一些實施例中，第四介電層2302的一部分上覆於半導體波導2202的頂部表面2218或調製器結構2204的頂部表面2205中的至少一個， 或與所述頂部表面2218或所述頂部表面2205中的至少一個直接接觸(實現其中的至少一個)。第四介電層2302、半導體波導2202、第二介電層1902以及調製器結構2204的其它結構和配置也包括在本公開的範圍內。
圖24根據一些實施例示出形成於第四介電層2302之上的第五介電層2402。在一些實施例中，第五介電層2402上覆於第四介電層2302。在一些實施例中，第五介電層2402與第四介電層2302的頂部表面直接接觸。在一些實施例中，第五介電層2402不同於第四介電層2302，例如具有不同的材料組成物，使得在第五介電層2402與第四介電層2302之間限定一介面。在一些實施例中，第五介電層2402包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。在一些實施例中，第五介電層2402透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第五介電層2402是ILD。第五介電層2402的其它結構和配置也包括在本公開的範圍內。
圖25根據一些實施例示出形成於第五介電層2402或第四介電層2302中的至少一個中的一個或多個第一開口2502。在一些實施例中，一個或多個第一開口2502暴露調製器結構2204的頂部表面2205。在一些實施例中，去除第五介電層2402的一部分以形成一個或多個第一開口2502中的開口。在第四介電層2302的一部分上覆於調製器結構2204的頂部表面2205或與所述頂部 表面2205直接接觸(中的至少一個)的一些實施例中，去除第四介電層2302的一部分以形成一個或多個第一開口2502中的開口。一個或多個第一開口2502的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，使用光阻(未繪示)(例如對應於先前所描述的光阻的使用)來使第五介電層2402或第四介電層2302中的至少一個圖案化以形成一個或多個第一開口2502。根據一些實施例，用來形成一個或多個第一開口2502的蝕刻製程(例如對應於先前所描述的蝕刻製程)是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於形成一個或多個第一開口2502的其它製程和技術也包括在本公開的範圍內。
圖26根據一些實施例示出形成於第五介電層2402或第四介電層2302中的至少一個中的第一開口2502中的至少一個中的一個或多個第一導電結構2602。在一些實施例中，一個或多個第一導電結構2602上覆於調製器結構2204。在一些實施例中，一個或多個第一導電結構2602與調製器結構2204直接接觸。根據一些實施例，一個或多個第一導電結構2602包括例如金屬材料(例如銅)或其它合適的材料的導電材料。一個或多個第一導電結構2602透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、 ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。儘管描繪一個或多個第一導電結構2602中的兩個導電結構，但一個或多個第一導電結構2602中的任何數目個導電結構是可預期的。
圖27根據一些實施例示出形成於第五介電層2402之上的第六介電層2702。在一些實施例中，第六介電層2702上覆於第五介電層2402。在一些實施例中，第六介電層2702與第五介電層2402的頂部表面直接接觸。在一些實施例中，第六介電層2702不同於第五介電層2402，例如具有不同的材料組成物，使得在第六介電層2702與第五介電層2402之間限定一介面。在一些實施例中，第六介電層2702不具有不同於第五介電層2402的材料組成物。在一些實施例中，第六介電層2702包括矽、氮化物、諸如SiO2的氧化物或其它合適的材料中的至少一種。第六介電層2702透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。在一些實施例中，第六介電層2702是IMD。第六介電層2702的其它結構和配置也包括在本公開的範圍內。
圖28根據一些實施例示出形成於第六介電層2702中的一個或多個溝渠2802。在一些實施例中，一個或多個溝渠2802暴露一個或多個第一導電結構2602。在一些實施例中，去除第六介電層2702的一部分以形成一個或多個溝渠2802中的溝渠。一個或多個溝渠2802的其它結構和配置也包括在本公開的範圍內。
在一些實施例中，使用光阻(未繪示)(例如對應於先前所描述的光阻的使用)來使第六介電層2702圖案化以形成一個或多個溝渠2802。根據一些實施例，用來形成一個或多個溝渠2802的蝕刻製程(例如對應於先前所描述的蝕刻製程)是乾式蝕刻製程、濕式蝕刻製程、非等向性蝕刻製程、等向性蝕刻製程或另一合適的製程中的至少一種。根據一些實施例，蝕刻製程使用HF、稀釋HF、諸如HCl的氯化合物、H2S或其它合適的材料中的至少一種。用於形成一個或多個溝渠2802的其它製程和技術也包括在本公開的範圍內。
圖29根據一些實施例示出形成於第六介電層2702中的多個溝渠2802中的至少一個中的一個或多個第二導電結構2902。在一些實施例中，一個或多個第二導電結構2902上覆於一個或多個第一導電結構2602或調製器結構2204中的至少一個。在一些實施例中，一個或多個第二導電結構2902與一個或多個第一導電結構2602直接接觸。根據一些實施例，一個或多個第二導電結構2902包括例如金屬材料(例如銅)或其它合適的材料的導電材料。一個或多個第二導電結構2902透過PVD、濺射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋塗、生長或其它合適的技術中的至少一種來形成。儘管描繪一個或多個第二導電結構2902中的兩個導電結構，但一個或多個第二導電結構2902中的任何數目個導電結構是可預期的。
根據一些實施例，一個或多個第一導電結構2602和一個 或多個第二導電結構2902透過雙重鑲嵌製程(例如對應於關於第一導電結構1202和第二導電結構1502所描述的雙重鑲嵌製程)來形成。在一些實施例中，一個或多個第一導電結構2602中的至少一些與形成一個或多個第二導電結構2902中的至少一些以相同的製程同時形成或在形成一個或多個第二導電結構2902中的至少一些的所述製程期間同時形成。在一些實施例中，一個或多個第一導電結構2602中的至少一些不與形成一個或多個第二導電結構2902中的至少一些以相同的製程同時形成或不在形成一個或多個第二導電結構2902中的至少一些的所述製程期間同時形成。在一些實施例中，一個或多個第一導電結構2602中的至少一些具有與一個或多個第二導電結構2902中的至少一些相同的材料組成物。在一些實施例中，一個或多個第一導電結構2602中的至少一些不具有與一個或多個第二導電結構2902中的至少一些相同的材料組成物。用於形成一個或多個第一導電結構2602和一個或多個第二導電結構2902的其它製程和技術也包括在本公開的範圍內。
在一些實施例中，一個或多個第一導電結構2602是一個或多個通孔。一個或多個第一導電結構2602的其它結構和配置也包括在本公開的範圍內。在一些實施例中，一個或多個第二導電結構2902是一個或多個金屬接觸件、一個或多個金屬墊或一個或多個金屬端子中的至少一個。一個或多個第二導電結構2902的其它結構和配置也包括在本公開的範圍內。在一些實施例中，一個或多個第二導電結構2902連接到半導體裝置1600的各種摻雜特 徵、電路系統、輸入/輸出等中的至少一個。
在一些實施例中，經由一個或多個第二導電結構2902中的導電結構和一個或多個第一導電結構2602中的對應導電結構將電訊號傳輸到調製器結構2204。用於將電訊號傳輸到調製器結構2204的其它結構、配置以及技術也包括在本公開的範圍內。在一些實施例中，例如透過調製器結構2204或半導體波導2202中的至少一個來將電訊號轉換成光訊號。在一些實施例中，光訊號經由半導體波導2202或位在半導體波導2202之下的氮化矽波導1802中的至少一個傳播。根據一些實施例，另外的進一步操作對應於關於圖15所描述的操作。
在一些實施例中，相較於具有位於調製器結構之上的氮化矽波導(例如對應於關於圖15所描述的氮化矽波導)的一些半導體裝置，由於調製器結構2204位於一個或多個氮化矽波導1802與一個或多個第二導電結構2902之間的第四介電層2302中，所以第二導電結構2902與調製器結構2204之間的距離2904減小。減小的距離2904提供以減小的訊號損耗量將電訊號從第二導電結構2902傳輸到調製器結構2204。
在一些實施例中，進行第一退火製程或第二退火製程中的至少一個提供改善例如具有約1,500奈米與約1,600奈米之間的波長的光訊號經由氮化矽波導1802的傳播。光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，進行第一退火製程或第二退火製程中的至少一個使得半導體裝置1600能夠經由氮化矽 波導1802(例如對應於關於圖15所描述的氮化矽波導)傳播具有約1,500奈米與約1,600奈米之間的波長的光訊號。光訊號的其它波長也包括在本公開的範圍內。
在形成調製器結構2204或半導體波導2202中的至少一個之前形成一個或多個氮化矽波導1802或對一個或多個氮化矽波導1802進行退火中的至少一個提供在不影響調製器結構2204或半導體波導2202中的至少一個的情況下對一個或多個氮化矽波導1802進行退火，所述影響例如使調製器結構2204或半導體波導2202中的至少一個中的摻雜劑、熔化材料等活化、遷移等中的至少一個。在一些實施例中，在形成調製器結構2204或半導體波導2202中的至少一個之前形成一個或多個氮化矽波導1802或對一個或多個氮化矽波導1802進行退火中的至少一個使得半導體裝置1600能夠經由氮化矽波導1802傳播具有約1,500奈米與約1,600奈米之間的波長的光訊號。光訊號的其它波長也包括在本公開的範圍內。在一些實施例中，在形成調製器結構2204或半導體波導2202中的至少一個之前形成一個或多個氮化矽波導1802或對一個或多個氮化矽波導1802進行退火中的至少一個提供半導體裝置1600經由氮化矽波導1802以減小的傳播損耗傳播具有約1,500奈米與約1,600奈米之間的波長的光訊號。光訊號的其它波長也包括在本公開的範圍內。
根據一些實施例，本文中所公開的一個或多個層、特徵、結構、元件等中的至少一個與本文中所公開的一個或多個層、特 徵、結構、元件等中的另一個直接接觸。根據一些實施例，例如在存在一個或多個介入、分隔等的層、特徵、結構、元件等的情況下，本文中所公開的一個或多個層、特徵、結構、元件等中的至少一個不與本文中所公開的一個或多個層、特徵、結構、元件等中的另一個直接接觸。
在一些實施例中，提供一種半導體裝置。所述半導體裝置包含位於基底之上的第一介電層中的氮化矽波導。所述半導體裝置包含位於所述第一介電層之上的第二介電層中的半導體波導。包含所述氮化矽波導的所述第一介電層位於包含所述半導體波導的所述第二介電層與所述基底之間。
在一些實施例中，所述半導體裝置還包括：調製器結構，位於所述第二介電層中。在一些實施例中，所述半導體裝置還包括：第一導電結構，位於所述第二介電層之上的第三介電層中；以及第二導電結構，與所述第一導電結構和所述調製器結構接觸。在一些實施例中，所述半導體裝置還包括：第四介電層，位於所述第二介電層與所述第三介電層之間，其中所述第二導電結構穿過所述第四介電層。在一些實施例中，在所述半導體裝置中，其中所述半導體波導上覆於所述氮化矽波導。在一些實施例中，所述半導體裝置還包括：第三介電層，位於所述基底與所述第一介電層之間。
在一些實施例中，提供一種用於形成半導體裝置的方法。所述方法包含在半導體層之上形成第一介電層。所述方法包 含在所述第一介電層之上形成氮化矽波導。所述方法包含在所述氮化矽波導之上形成第二介電層。所述方法包含在所述第二介電層之上形成基底。所述方法包含進行反轉操作以使得所述基底是所述半導體裝置的最底部層。所述方法包含去除所述半導體層之上的一個或多個層以暴露所述半導體層。
在一些實施例中，所述用於形成半導體裝置的方法還包括：在形成所述氮化矽波導之後和形成所述第二介電層之前，對所述氮化矽波導進行退火。在一些實施例中，在所述用於形成半導體裝置的方法中，其中形成所述氮化矽波導包括：在所述第一介電層之上形成氮化矽層；以及使所述氮化矽層圖案化。在一些實施例中，所述用於形成半導體裝置的方法還包括：在形成所述氮化矽層之後，對所述氮化矽層進行退火。在一些實施例中，所述用於形成半導體裝置的方法還包括：在暴露所述半導體層之後，使所述半導體層圖案化以形成上覆於所述氮化矽波導的半導體波導，其中使所述半導體層圖案化暴露所述第一介電層的頂部表面。在一些實施例中，所述用於形成半導體裝置的方法還包括：在所述第一介電層的所述頂部表面之上形成第三介電層，其中所述半導體波導的底部表面與所述第一介電層相鄰，所述半導體波導的第一側壁與所述第三介電層相鄰，且所述半導體波導的第二側壁與所述第三介電層相鄰。在一些實施例中，所述用於形成半導體裝置的方法還包括：在所述第三介電層之上形成第四介電層；在所述第四介電層中形成第一導電結構，其中所述第一導電 結構與所述第三介電層中的調製器結構接觸；在所述第四介電層之上形成第五介電層；以及在所述第五介電層中形成第二導電結構，其中所述第二導電結構與所述第一導電結構接觸。
在一些實施例中，提供一種用於形成半導體裝置的方法。所述方法包含在第一基底之上形成第一介電層。所述方法包含在所述第一介電層之上形成氮化矽波導。所述方法包含在所述氮化矽波導之上形成第二介電層。所述方法包含在所述第二介電層之上形成複合結構，其中所述複合結構包含半導體層和所述半導體層之上的一個或多個層。所述方法包含去除所述一個或多個層以暴露所述半導體層。
在一些實施例中，在所述用於形成半導體裝置的方法中，其中去除所述一個或多個層包括：去除第三介電層之上的第二基底，其中所述第三介電層位於所述半導體層之上；以及去除所述第三介電層。在一些實施例中，所述用於形成半導體裝置的方法還包括：在形成所述氮化矽波導之後和所述形成所述第二介電層之前，對所述氮化矽波導進行退火。在一些實施例中，在所述用於形成半導體裝置的方法中，其中形成所述氮化矽波導包括：在所述第一介電層之上形成氮化矽層；以及使所述氮化矽層圖案化。在一些實施例中，所述用於形成半導體裝置的方法還包括：在暴露所述半導體層之後，使所述半導體層圖案化以在所述氮化矽波導之上形成半導體波導，其中使所述半導體層圖案化暴露所述第二介電層的頂部表面。在一些實施例中，所述用於形成 半導體裝置的方法還包括：在所述第二介電層的所述頂部表面之上形成第三介電層，其中半導體波導的底部表面與所述第二介電層相鄰，所述半導體波導的第一側壁與所述第三介電層相鄰，且所述半導體波導的第二側壁與所述第三介電層相鄰。在一些實施例中，所述用於形成半導體裝置的方法還包括：在所述第三介電層之上形成第四介電層；在所述第四介電層中形成第一導電結構，其中所述第一導電結構與所述第三介電層中的調製器結構接觸；在所述第四介電層之上形成第五介電層；以及在所述第五介電層中形成第二導電結構，其中所述第二導電結構與所述第一導電結構接觸。
前文概述若干實施例的特徵以使本領域的技術人員可更好地理解本公開的方面。本領域的技術人員應瞭解，其可易於使用本公開作為設計或修改用於進行本文中所介紹的實施例的相同目的或實現相同優點的其它製程和結構的基礎。本領域的技術人員還應認識到，這種等效構造並不脫離本公開的精神和範圍，且本領域的技術人員可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
儘管已以具體針對結構特徵或方法動作的語言來描述主題，但應理解，所附權利要求書的主題不必限於上文所描述的具體特徵或動作。相反，公開上文所描述的具體特徵和動作作為實施權利要求中的至少一些的實例形式。
本文中提供實施例的各種操作。描述操作中的一些或所 有的次序不應解釋為暗示這些操作必然依賴於次序。應瞭解替代排序具有本說明書的益處。另外，應理解，並非所有操作都一定存在于本文中所提供的每一實施例中。此外，應理解，並非所有操作一定在一些實施例中。
應瞭解，本文中所描繪的層、特徵、元件等以相對於彼此的特定尺寸(例如結構尺寸或定向)示出，例如，為了簡單起見並易於理解，在一些實施例中，相同的實際尺寸實質上不同于本文中所示出的尺寸。另外，存在用於形成本文中所提及的層/膜層、區/區域、特徵、元件等的各種技術，例如蝕刻技術、平坦化技術、注入技術、摻雜技術、旋塗技術、濺射技術、生長技術或例如化學氣相沉積(CVD)的沉積技術中的至少一種。
此外，“示範性”在本文中用來意指充當實例、情形、說明等，且不一定是有利的。如本申請中所使用，“或”意欲意指包含性的“或”而不是排它性的“或”。此外，除非另外規定或從待涉及單數形式的上下文中可知，否則如本申請和所附權利要求書中所使用的“一(a/an)”通常解釋為意指“一個或多個”。此外，A和B中的至少一個和/或類似物通常意指A或B，或A和B兩者。此外，就使用“包含”、“具有(having/has/with)”或其變體來說，這些術語意欲以類似於術語“包括”的方式而為包含性的。此外，除非另外規定，否則“第一”、“第二”或類似物並不意欲暗示時間方面、空間方面、次序等。相反，這些術語僅用作用於特徵、元件、物品等的識別字、名稱等。舉例來說， 第一元件和第二元件通常對應於元件A和元件B，或兩個不同或兩個相同元件，或同一元件。
此外，儘管已相對於一個或多個實施方案繪示和描述了本公開，但本領域的其它技術人員將基於對本說明書和附圖的閱讀和理解來想到等效的更改和修改。本公開包括所有這些修改和更改，且僅受限於所附權利要求書的範圍。尤其對於透過上述元件(例如，元件、資源等)來進行的各種功能來說，除非另有指示，否則用於描述這些元件的術語意欲對應於進行所描述元件的指定功能(例如，功能上等效的)的任何元件，即使結構上不等效於所公開的結構也是這樣。此外，雖然可能已相對於若干實施方案中的僅一個公開了本公開的特定特徵，但這些特徵可以與其它實施方案的一個或多個其它特徵組合，這可能對於任何給定或特定的應用來說是符合期望的且有利的。
雖然本發明實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:半導體裝置
202:第二介電層
402:氮化矽波導
502:第三介電層
602:第二基底
802:半導體波導
804:調製器結構
902:第四介電層
1002:第五介電層
1202:第一導電結構
1302:第六介電層
1502:第二導電結構
1504:距離

Claims (10)

  1. 一種半導體裝置，包括：氮化矽波導，位於基底之上的第一介電層中；調製器結構，位在所述第一介電層之上，其中所述調製器結構具有一個或多個溝渠；以及半導體波導，位於所述第一介電層之上的第二介電層中，其中包括所述氮化矽波導的所述第一介電層位於包括所述半導體波導的所述第二介電層與所述基底之間。
  2. 如請求項1所述的所述的半導體裝置，其中所述調製器結構位於所述第二介電層中。
  3. 如請求項2所述的所述的半導體裝置，更包括：第一導電結構，位於所述第二介電層之上的第三介電層中；以及第二導電結構，與所述第一導電結構和所述調製器結構接觸。
  4. 如請求項1所述的所述的半導體裝置，其中：所述半導體波導上覆於所述氮化矽波導。
  5. 一種用於形成半導體裝置的方法，包括：在半導體層之上形成第一介電層；在所述第一介電層之上形成氮化矽波導；在所述氮化矽波導之上形成第二介電層；在所述第二介電層之上形成基底；進行反轉操作以使得所述基底是所述半導體裝置的最底部層；以及去除所述半導體層之上的一個或多個層以暴露所述半導體層。
  6. 如請求項5所述的用於形成半導體裝置的方法，更包括：在形成所述氮化矽波導之後和形成所述第二介電層之前，對所述氮化矽波導進行退火。
  7. 如請求項5所述的用於形成半導體裝置的方法，更包括：在暴露所述半導體層之後，使所述半導體層圖案化以形成上覆於所述氮化矽波導的半導體波導，其中使所述半導體層圖案化暴露所述第一介電層的頂部表面。
  8. 一種用於形成半導體裝置的方法，包括：在第一基底之上形成第一介電層；在所述第一介電層之上形成氮化矽波導；在所述氮化矽波導之上形成第二介電層，所述第一介電層的材料不同於所述第二介電層的材料；在所述第二介電層之上形成複合結構，其中所述複合結構包括半導體層和所述半導體層之上的一個或多個層；以及去除所述一個或多個層以暴露所述半導體層。
  9. 如請求項8所述的用於形成半導體裝置的方法，更包括：在形成所述氮化矽波導之後和所述形成所述第二介電層之前，對所述氮化矽波導進行退火。
  10. 如請求項8所述的用於形成半導體裝置的方法，更包括：在暴露所述半導體層之後，使所述半導體層圖案化以在所述氮化矽波導之上形成半導體波導，其中使所述半導體層圖案化暴露所述第二介電層的頂部表面。
TW109123757A 2020-02-11 2020-07-14 半導體裝置及其形成方法 TWI730842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/787,976 US11256114B2 (en) 2020-02-11 2020-02-11 Semiconductor device and method of making
US16/787,976 2020-02-11

Publications (2)

Publication Number Publication Date
TWI730842B true TWI730842B (zh) 2021-06-11
TW202131036A TW202131036A (zh) 2021-08-16

Family

ID=76968677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123757A TWI730842B (zh) 2020-02-11 2020-07-14 半導體裝置及其形成方法

Country Status (5)

Country Link
US (1) US11256114B2 (zh)
KR (2) KR20210102812A (zh)
CN (1) CN113253490A (zh)
DE (1) DE102020104331A1 (zh)
TW (1) TWI730842B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921325B2 (en) 2020-02-27 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US11869991B2 (en) * 2020-09-18 2024-01-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
CN117075364A (zh) * 2022-05-09 2023-11-17 北京万集科技股份有限公司 一种移相器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213751B1 (en) * 2008-11-26 2012-07-03 Optonet Inc. Electronic-integration compatible photonic integrated circuit and method for fabricating electronic-integration compatible photonic integrated circuit
US20160327741A1 (en) * 2015-03-09 2016-11-10 Artic Photonics Inc. Controlled Tunneling Waveguide Integration (CTWI) for Effective Coupling Between Different Components in a Photonic Chip
US20170045686A1 (en) * 2015-08-11 2017-02-16 Oracle International Corporation Optical mode converter having multiple regions

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5277930A (en) * 1990-04-27 1994-01-11 Ngk Insulators, Ltd. Method of fabricating a substrate for an optical surface mount circuit
US7091612B2 (en) 2003-10-14 2006-08-15 Infineon Technologies Ag Dual damascene structure and method
WO2008030468A2 (en) * 2006-09-07 2008-03-13 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
WO2009119145A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 導波路型半導体光変調器及びその製造方法
US7985639B2 (en) * 2009-09-18 2011-07-26 GlobalFoundries, Inc. Method for fabricating a semiconductor device having a semiconductive resistor structure
US8559769B2 (en) 2011-01-27 2013-10-15 Alcatel Lucent All-optical phase shifter in silicon
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
US9036956B2 (en) * 2012-02-17 2015-05-19 Haynes and Boone, LLP Method of fabricating a polymer waveguide
EP2685297B1 (en) 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
US8938134B2 (en) * 2012-12-21 2015-01-20 Alcatel Lucent Hybrid optical modulator for photonic integrated circuit devices
US9568677B2 (en) * 2013-05-30 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguide structure and method for fabricating the same
CN104283093B (zh) * 2013-07-01 2019-07-02 Imec公司 混合波导激光器和用于制造混合波导激光器的方法
WO2015108589A2 (en) * 2013-10-22 2015-07-23 Massachusetts Institute Of Technology Waveguide formation using cmos fabrication techniques
US9620601B2 (en) * 2014-07-01 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures and methods of forming the same
US9250388B1 (en) * 2014-07-17 2016-02-02 Intel Corporation Optical device using echelle grating that provides total internal reflection of light
EP3035092B1 (en) 2014-12-16 2020-05-20 IMEC vzw Integrated semiconductor optical coupler.
US9461441B2 (en) * 2015-02-09 2016-10-04 Stmicroelectronics Sa Integrated hybrid laser source compatible with a silicon technology platform, and fabrication process
EP3141941B1 (en) * 2015-09-10 2019-11-27 ams AG Semiconductor device with photonic and electronic functionality and method for manufacturing a semiconductor device
DE102016114724B4 (de) * 2016-03-25 2021-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
US9779984B1 (en) 2016-03-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming trenches with different depths
US10510696B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Pad structure and manufacturing method thereof in semiconductor device
JP2019109447A (ja) * 2017-12-20 2019-07-04 ルネサスエレクトロニクス株式会社 半導体装置
GB2573576B (en) * 2018-05-11 2020-06-10 Rockley Photonics Ltd Optoelectronic device and method of manufacturing thereof
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213751B1 (en) * 2008-11-26 2012-07-03 Optonet Inc. Electronic-integration compatible photonic integrated circuit and method for fabricating electronic-integration compatible photonic integrated circuit
US20160327741A1 (en) * 2015-03-09 2016-11-10 Artic Photonics Inc. Controlled Tunneling Waveguide Integration (CTWI) for Effective Coupling Between Different Components in a Photonic Chip
US20170045686A1 (en) * 2015-08-11 2017-02-16 Oracle International Corporation Optical mode converter having multiple regions

Also Published As

Publication number Publication date
KR20210102812A (ko) 2021-08-20
US20210247633A1 (en) 2021-08-12
TW202131036A (zh) 2021-08-16
KR20220034086A (ko) 2022-03-17
KR102526309B1 (ko) 2023-04-26
CN113253490A (zh) 2021-08-13
US11256114B2 (en) 2022-02-22
DE102020104331A1 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
TWI730842B (zh) 半導體裝置及其形成方法
TWI514560B (zh) 矽上iii-v族半導體裝置之混合整合
TWI538183B (zh) 光學通訊整合
US10770374B2 (en) Through-silicon vias for heterogeneous integration of semiconductor device structures
US9618776B2 (en) Electro-absorption optical modulation device and method of fabricating the same
KR102007258B1 (ko) 광전 집적회로 기판의 제조방법
TW202132834A (zh) 半導體器件及其製造方法
TW202119609A (zh) 半導體裝置及其形成方法
CN114578477B (zh) 具有衰减器的波导
CN109950258B (zh) 半导体器件及其制造方法
US11921318B2 (en) Semiconductor structure and method of forming the same
TWI826780B (zh) 半導體器件以及用於形成半導體器件的方法
KR20200076215A (ko) 광 전자 소자 및 이의 제조 방법
CN112186075B (zh) 一种波导型光电探测器及制造方法
US11320589B1 (en) Grating couplers integrated with one or more airgaps
TWI846531B (zh) 波導與主動元件的整合結構及其製造方法
US11892681B2 (en) Fiber to chip coupler and method of making the same
US20240111088A1 (en) Structure including hybrid plasmonic waveguide using metal silicide layer
CN112750847B (zh) 半导体装置及其形成方法
US20240361532A1 (en) Fiber to chip coupler and method of making the same
CN109727915B (zh) 一种光子器件及其制造方法