JP2019109447A - 半導体装置 - Google Patents

Abstract

【課題】光デバイスを備える半導体装置の信頼性を向上させる。【解決手段】第１半導体層ＦＳ上に誘電体層を介して第２半導体層ＳＳが積層される構成を有するＳＩＳ型の光導波路部ＬＤにおいて、第１半導体層ＦＳは、第２半導体層ＳＳが積層されていない引出部ＦＳｓ１で電極Ｅ１と電気的に接続されている。また、第２半導体層ＳＳは、第１半導体層ＦＳと重ならない引出部ＳＳｐ１で電極Ｅ２と電気的に接続されている。これにより、電極Ｅ２の形成のためのコンタクトホールＣＮＴ２をドライエッチングにより形成する際に、第１半導体層ＦＳと第２半導体層ＳＳとの間の誘電体層が損傷または破壊されることが無いので、第１半導体層ＦＳと第２半導体層ＳＳとの短絡不良を防止できる。したがって、光導波路部ＬＤの信頼性を向上させることができる。【選択図】図１

Description

本発明は、半導体装置に関し、例えば、光デバイスを有する半導体装置技術に関する。

光デバイスを構成する光変調器の一例としてＳＩＳ（Semiconductor Insulator Semiconductor）型のシリコンフォトニクスデバイスがある。このデバイスは、基板上に絶縁層を介して形成された第１半導体層上に誘電体層を介して第２半導体層を形成し、さらに、それらを絶縁膜で被覆することで構成されている。第１半導体層は、主に光信号を伝送する光導波路（コア部）を構成し、第２半導体層は、主に光信号の伝送状態を制御する制御電極を構成している。さらに、第１半導体層の下地の絶縁層および第１、第２半導体層を覆う絶縁膜は、信号用の光に対する屈折率が第１半導体層より低い材料からなり、クラッド部を構成している。

このようなＳＩＳ型のシリコンフォトニクスデバイスについては、例えば、特許文献１，２に記載がある。特許文献１には、誘電体層の上層の第２導電型の半導体層上に、少なくとも近赤外波長領域では光学的に透明な透明電極を積層した構成が開示されている。また、特許文献２には、リブ導波路形状の第１シリコン半導体層を構成するリブ部にスラブ部を介して隣接する高濃度ドープ領域の高さを、リブ部の高さと同等とする構成が開示されている。

国際公開第２０１０/１０３８９１号 国際公開第２０１４/１５５４５０号

シリコンフォトニクス技術は、光デバイスの小型（高集積）化、低コスト化および高機能化等が可能な優れた技術であるため、実用化にあたりさらなる信頼性の向上が望まれている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態における半導体装置では、基板の第１面上に、第１面に沿って光を伝搬する光導波路部と、光導波路部を覆う第１絶縁膜とが形成されている。光導波路部は、第１面上に形成された第１半導体層と、第１半導体層上に形成された誘電体層と、誘電体層上に形成された第２半導体層とを備えている。第１半導体層は、光を伝搬する第１部分と、第１部分と一体で形成され、平面視で第１部分と重ならないように形成された第２部分とを有している。第２半導体層は、第１部分を覆うように形成された第３部分と、第３部分と一体で形成され、平面視で第１部分および第２部分と重ならないように形成された第４部分とを有している。第１絶縁膜には、第２部分に達する第１接続孔と、第４部分に達する第２接続孔とが形成され、第１接続孔内には、第２部分と電気的に接続される第１電極が形成され、第２接続孔内には、第４部分と電気的に接続される第２電極が形成されている。そして、第１電極と基板との間には、第１半導体層は配置されているが、第２半導体層は配置されておらず、かつ、第２電極と基板との間には、第２半導体層は配置されているが、第１半導体層は配置されていない。

一実施の形態によれば、光デバイスを備える半導体装置の信頼性を向上させることができる。

実施の形態１の半導体装置の要部平面図である。 図１の半導体装置を構成する第１半導体層の要部平面図である。 図１の半導体装置を構成する第２半導体層の要部平面図である。 図１のＩ−Ｉ線の断面図である。 図１のＩＩ−ＩＩ線の断面図である。 図４および図５の半導体装置の要部拡大断面図である。 図１の半導体装置を用いた光変調器の概略平面図である。 図７の光変調器を用いた光電気混載装置の一例の構成図である。 実施の形態１の半導体装置の製造工程中の要部平面図である。 上段は図９のＩ−Ｉ線の断面図、下段は図９のＩＩ−ＩＩ線の断面図である。 図９で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図１１のＩ−Ｉ線の断面図、下段は図１１のＩＩ−ＩＩ線の断面図である。 図１１で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図１３のＩ−Ｉ線の断面図、下段は図１３のＩＩ−ＩＩ線の断面図である。 図１３で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図１５のＩ−Ｉ線の断面図、下段は図１５のＩＩ−ＩＩ線の断面図である。 図１５で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図１７のＩ−Ｉ線の断面図、下段は図１７のＩＩ−ＩＩ線の断面図である。 図１７で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図１９のＩ−Ｉ線の断面図、下段は図１９のＩＩ−ＩＩ線の断面図である。 図１９で説明した製造工程後の半導体装置の製造工程中の要部平面図である。 上段は図２１のＩ−Ｉ線の断面図、下段は図２１のＩＩ−ＩＩ線の断面図である。 実施の形態１の変形例１の半導体装置の要部平面図である。 図２３の半導体装置を構成する第２半導体層の要部平面図である。 図２３のＩ−Ｉ線の断面図である。 図２３のＩＩ−ＩＩ線の断面図である。 実施の形態１の変形例２の半導体装置の要部平面図である。 図２７のＩ−Ｉ線の断面図である。 実施の形態１の変形例３の半導体装置の要部平面図である。 左図は図２９の半導体装置を構成する第１半導体層の要部平面図、右図は図２９の半導体装置を構成する第２半導体層の要部平面図である。 図２９のＩ−Ｉ線の断面図である。 図２９のＩＩ−ＩＩ線の断面図である。 実施の形態１の変形例４の半導体装置の要部平面図である。 左図は図３３の半導体装置を構成する第１半導体層の要部平面図、右図は図３３の半導体装置を構成する第２半導体層の要部平面図である。 図３３のＩ−Ｉ線の断面図である。 図３３のＩＩ−ＩＩ線の断面図である。 実施の形態２の半導体装置の要部平面図である。 左図は図３７の半導体装置を構成する第１半導体層の要部平面図、右図は図３７の半導体装置を構成する第２半導体層の要部平面図である。 図３７のＩ−Ｉ線の断面図である。 図３７のＩＩ−ＩＩ線の断面図である。 実施の形態２の変形例１の半導体装置の要部平面図である。 左図は図４１の半導体装置を構成する第１半導体層の要部平面図、右図は図４１の半導体装置を構成する第２半導体層の要部平面図である。 図４１のＩ−Ｉ線の断面図である。 図４１のＩＩ−ＩＩ線の断面図である。 特許文献１の光変調器において光の伝搬方向に交差する面の概略断面図である。 特許文献２の光変調器において光の伝搬方向に交差する面の概略断面図である。

（本明細書における記載形式・基本的用語・用法の説明）
本明細書において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨を明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＢからなるＫ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ｂ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ｂを主要な成分として含むＫ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

また、本明細書において「電極」および「配線」という用語は、これらを機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もある。さらに、「電極」および「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合等も含む。

また、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であっても良いし、その特定の数値未満の数値でも良い。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

また、本明細書において、平面視とは、基板の主面に垂直な方向から視た場合を意味する。

＜発明者の検討＞
近年、ボード間、コンピュータ間および周辺機器間等のような電子機器間の接続で、電気配線による信号遅延、発熱および電磁放射ノイズ（Electromagnetic interference：ＥＭＩ）等の問題が表面化しており、その対策として、シリコンフォトニクス技術を用いた光インターコネクションが開発されつつある。

シリコンフォトニクス技術は、シリコン（Ｓｉ）を材料とする光デバイス技術である。また、光インターコネクション技術は、外部機器等からの電気信号を光信号に、また、光信号を電気信号に変換して、別の外部機器等に伝送し、信号のやり取りを行う技術である。この光インターコネクションは、電気配線での寄生容量に因る信号遅延、グランドの不安定性に因る信号劣化、配線から放射されるＥＭＩの放射に因る不具合を解消できる。

シリコンフォトニクスを適用した光電気混在型の半導体チップは、半導体プロセスによって作製される。例えば、光送信用の光電気混在型の半導体チップには、半導体チップを構成するＳｉ基板上に光導波路およびクラッド層が形成されている。また、このＳｉ基板上において、光導波路の末端には、外部光導波路（光ファイバ）と光結合を行うためのグレーティングカプラ等が配置されている。

光変調器を構成する光導波路は、例えば、ＳＩＳ（Semiconductor Insulator Semiconductor）構造で構成されている。ＳＩＳ構造は、光導波路（コア）用の半導体層上に誘電体層を介して制御用の半導体層を設けることで構成されている。ＳＩＳ構造では、Ｓｉのキャリアプラズマ効果を利用して、光導波路中のキャリア密度を変化させることで、光導波路を伝搬する光の屈折率を変化させ、光導波路を伝搬する光の振幅や位相を変化させている。なお、キャリアプラズマ効果では、例えば、媒質中の自由電子と正孔との対が増加すると、プラズマ振動数が高くなり、屈折率が下がる。

このようなＳＩＳ構造の光導波路については、上記したように特許文献１，２に開示されている。図４５は特許文献１の光変調器において光の伝搬方向に交差（直交）する面の概略断面図を示している。基板１００上には酸化層１０１を介してｐ型の半導体層１０２が形成されている。この半導体層１０２上には薄い誘電体層１０３を介してｎ型の半導体層１０４が形成されている。また、半導体層１０４の直上には、シリサイド層１０５を介して導電層１０６が形成されている。また、このようなＳＩＳ構造の光導波路１０７を覆うように酸化物クラッド１０８が形成されている。さらに、酸化物クラッド１０８には、導電層１０６に達するコンタクトホール１０９が形成されており、そのコンタクトホール１０９内には、金属電極１１０が導電層１０６に接合された状態で形成されている。この場合、プラズマエッチング等により酸化物クラッド１０８に金属電極形成用のコンタクトホール１０９を形成する際に、チャージアップ等により半導体層１０２と半導体層１０４との間の薄い誘電体層１０３が損傷または破壊され、半導体層１０２と半導体層１０４とが短絡する場合がある。すなわち、通常、プラズマは高周波放電により励起されるので、負電荷を持つ電子電流と、正電荷を持つイオン電流とが交互に基板１００に流れ込み、基板１００の表面に電荷が残留する。すると、その残留した電荷によって半導体層１０２と半導体層１０４との間の薄い誘電体層１０３に大きな電圧が印加される結果、誘電体層１０３が損傷または破壊され、半導体層１０２と半導体層１０４とが短絡する。したがって、光変調器の信頼性が低下する、という問題がある。

また、図４６は特許文献２の光変調器において光の伝搬方向に交差（直交）する面の概略断面図を示している。Ｓｉ基板２００上には、酸化物層２０１を介してｐ型の第１Ｓｉ半導体層２０２が形成されている。この第１Ｓｉ半導体層２０２の幅方向中央はリブ導波路２０３となっている。このリブ導波路２０３は、突起部２０３ｒとその両側に接続されたスラブ部２０３ｓとを有している。このリブ導波路２０３の突起部２０３ｒの上面には、誘電体層２０４を介してｎ型の半導体層２０５が形成されている。この半導体層２０５は、平面視で、突起部２０３ｒの幅よりも広く、その両側のスラブ部２０３ｓにも平面視で重なるように張り出している。この場合、その製造に際して、ｎ型の半導体層２０５を張り出させる関係上、ｎ型の半導体層２０５とスラブ部２０３ｓとの間の窪みを絶縁膜２０６で埋め込み平坦化する必要性があり、製造工程が増える上、製造自体が難しい、という問題がある。

（実施の形態１）
＜半導体装置の構成例＞
図１は本実施の形態１の半導体装置の要部平面図、図２は図１の半導体装置を構成する第１半導体層の要部平面図、図３は図１の半導体装置を構成する第２半導体層の要部平面図、図４は図１のＩ−Ｉ線の断面図、図５は図１のＩＩ−ＩＩ線の断面図、図６は図４および図５の半導体装置の要部拡大断面図である。

図１に示すように、本実施の形態１の半導体装置を構成する基板ＳＢは、図４および図５に示すように、支持基板ＳＳＢと、支持基板ＳＳＢ上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬとを有するＳＯＩ（Silicon on Insulator）基板で構成されている。ただし、基板ＳＢは、支持基板ＳＳＢを有するものに限定されるものではなく、例えば、ＳＯＳ（Silicon on Sapphire）基板のように、支持基板自体を持たず、支持基板として機能する絶縁層（サファイア）上に半導体層を設けた２層構造の基板を用いても良い。

最下層の支持基体ＳＳＢは、例えば、面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のシリコン（Ｓｉ）単結晶からなる。中間の絶縁層ＣＬは、ＢＯＸ（Buried Oxide）層とも称され、例えば、酸化シリコン（ＳｉＯ_２）膜からなる。絶縁層ＣＬの厚さは、光損失を低減するために、例えば、１μｍ以上、具体的には、例えば、２〜３μｍ程度である。さらに、最上層の半導体層ＳＬは、ＳＯＩ層あるいは素子形成層とも称され、例えば面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のＳｉ単結晶基板が薄化されたものである。半導体層ＳＬの厚さは、例えば、１８０〜２５０ｎｍ程度である。

この半導体層ＳＬを構成するＳｉは、例えば、光通信用の１．３〜１．６μｍ帯（通信波長帯）の光に対して透明な材料であり、Ｓｉの屈折率は、当該波長帯の光で、例えば、３．５である。このようなＳｉからなる半導体層ＳＬは、後述するように、光を伝搬するコア部を構成している。これに対して、絶縁層ＣＬを構成するＳｉＯ_２の屈折率は、半導体層ＳＬの屈折率より低く、当該波長の光で、例えば、１．４５〜１．５であり、絶縁層ＣＬは、クラッド部を構成している。

このような基板ＳＢの主面（第１面）上には、図１、図４および図５に示すように、光導波路部ＬＤと、それを覆うように絶縁膜ｉＦとが形成されている。絶縁膜ｉＦは、絶縁層ＣＬと同一材料からなり、クラッド部を構成している。絶縁膜ｉＦの厚さは、光損失を低減するために、例えば、１μｍ以上、具体的には、例えば、２〜５μｍ程度である。このように光導波路部ＬＤを下層の絶縁層ＣＬおよび上層の絶縁膜ｉＦで取り囲むことで、光導波路部ＬＤを伝搬する光の漏れを低減できるので、光の伝搬損失を低減できる。

光導波路部ＬＤは、基板ＳＢの主面に沿って光を伝搬する構成部であり、絶縁層ＣＬ上に形成された第１半導体層ＦＳと、その上に形成された誘電体層ＤＬと、さらにその上に形成された第２半導体層ＳＳとを有するＳＩＳ構造で構成されている。

第１半導体層ＦＳは、上記した半導体層ＳＬで構成されており、光の伝搬方向に対して交差する断面の形状が凸状に形成されている。すなわち、第１半導体層ＦＳは、相対的に厚いリブ部（第１部分）ＦＳｒと、その幅方向（短方向、光の伝搬方向に交差し、基板ＳＢの主面に沿う方向）の両側に隣接するように形成された相対的に薄いスラブ部（第２部分）ＦＳｓとを一体で有している。

リブ部ＦＳｒは、主に光を伝搬するコア部の機能を有している。リブ部ＦＳｒは、第１半導体層ＦＳの幅方向（短方向、光の伝搬方向に交差し、基板ＳＢの主面に沿う方向）中央に配置されており、図１および図２に示すように、光の伝搬方向（図１および図２の上下方向）に沿って延在する帯状のパターンで形成されている。図６に示すように、リブ部ＦＳｒの幅Ｘｒは、光の伝搬方向（図６の上下方向）に沿って同一であり、例えば、３００ｎｍ〜４００ｎｍ程度である。

また、図４および図５に示すように、リブ部ＦＳｒは、断面視でスラブ部ＦＳｓの上面から上方に突出するようにスラブ部ＦＳｓより厚く形成されている。すなわち、絶縁層ＣＬの上面からのリブ部ＦＳｒの上面の高さは、絶縁層ＣＬの上面からのスラブ部ＦＳｓの上面の高さより高い。図６に示すように、リブ部ＦＳｒの高さ（厚さ）Ｈｒは、光の伝搬方向に沿って同一である。また、リブ部ＦＳｒの高さ（厚さ）Ｈｒは、半導体層ＳＬの高さ（厚さ）と等しく、例えば、１８０〜２５０ｎｍ程度である。また、スラブ部ＦＳｓの高さ（厚さ）Ｈｓは、光の伝搬方向に沿って同一であり、例えば、１００ｎｍ程度である。

スラブ部ＦＳｓは、主にリブ部ＦＳｒに電位を供給する電極の機能を有している。スラブ部ＦＳｓは、リブ部ＦＳｒに重ならないように配置されている。スラブ部ＦＳｓは、図２に示すように、複数の引出部（第５部分）ＦＳｓ１と、複数の引出部ＦＳｓ１のうち、互いに隣り合う２つの引出部ＦＳｓ１を互いに連結するように形成された連結部（第7部分）ＦＳｓ２とを一体で有している。

各引出部ＦＳｓ１は、図１および図２に示すように、光の伝搬方向に沿って複数配置されている。各引出部ＦＳｓ１は、等間隔とならないように配置されていることが好ましい。また、各引出部ＦＳｓ１が等しい間隔Ｙｓで配置されている場合には、間隔Ｙｓは、下記式１を満たすことが好ましい。これにより、光変調部ＬＤ内を伝搬する光が、ブラッグ反射によって減衰し、光の伝送損失が発生することを抑制することができる。

ｄ≠ｍλ／２ｎ ・・・（式１）
ここで、ｍは整数、ｎはＳｉの屈折率である。また、図１、図２および図４に示すように、各引出部ＦＳｓ１には、電極（第１電極）Ｅ１が電気的に接続されている。

電極Ｅ１は、第１半導体層ＦＳに対して、例えば、基準電位（グランドで０Ｖ）を供給するための電極であり、絶縁膜ｉＦおよび誘電体層ＤＬに穿孔されたコンタクトホール（第１接続孔）ＣＮＴ１内に導体膜が埋め込まれることで構成されている。コンタクトホールＣＮＴ１の底面から露出する第１半導体層ＦＳ（引出部ＦＳｓ１）の上面にシリサイド層を形成しても良い。この場合、シリサイド層も電極Ｅ１に含まれる。そして、電極Ｅ１と基板ＳＢ（絶縁層ＣＬ）との間には、第１半導体層ＦＳ（引出部ＦＳｓ１）は配置されているが、第２半導体層ＳＳは配置されていない。すなわち、電極Ｅ１は、第１半導体層ＦＳにおいて、第２半導体層ＳＳが積層されていない引出部ＦＳｓ１で接触している。言い換えると、第１半導体層ＦＳは、第２半導体層ＳＳが積層されていない引出部ＦＳｓ１で電極Ｅ１と接触し電気的に接続されている。

また、各電極Ｅ１は、共通の配線ＷＬ１と電気的に接続されている。配線ＷＬ１は、図１および図４に示すように、リブ部ＦＳｒに重ならないように、平面視で光の伝搬方向に沿って延在する帯状のパターンで形成されている。電極Ｅ１および配線ＷＬ１は、例えば、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）/アルミニウム（Ａｌ）、またはＴｉ／ＴｉＮ／銅（Ｃｕ）あるいはＴｉ／ＴｉＮ／タングステン（Ｗ）等のような導体膜により一体で形成されている。なお、電極Ｅ１と配線ＷＬ１とを別体で形成することもできる。また、ここでは説明を簡単にするため配線ＷＬ１を第１層に設けた場合について例示したが、これに限定されるものではなく、第１層より上層の第２層や第３層に配線ＷＬ１を設けることもできる。

また、図１、図２および図４に示すように、各引出部ＦＳｓ１において電極Ｅ１が接触する部分には、ｐ^＋型の半導体領域（第１半導体領域）ＰＲ１が形成されている。この半導体領域ＰＲ１の不純物濃度は、電極Ｅ１と引出部ＦＳｓ１との接触状態がオーミック接触となるように、リブ部ＦＳｒの不純物濃度より高く設定されている。図６に示すように、半導体領域ＰＲ１の長さＸｓは、キャリアが供給できる程度あれば良く、例えば、０．５μｍ程度である。また、光導波路となるリブ部ＦＳｒ内を光が伝搬するときに、リブ部ＦＳｒ外に染み出す光が、半導体領域ＰＲ１内部の不純物によって散乱され、光の伝搬損失が生じることを抑制する観点から、リブ部ＦＳｒの幅方向の端から半導体領域ＰＲ１の端までの間隔Ｘｒｓは、ある程度大きいことが好ましい。間隔Ｘｒｓは、例えば、１μｍ（＝１．５／１．４５）より大きい。

また、図２および図５に示すように、上記した連結部ＦＳｓ２には、ｐ^＋型の半導体領域（第２半導体領域）ＰＲ２が、ｐ^＋型の半導体領域ＰＲ１と一体で形成されている。すなわち、複数の引出部ＦＳｓ１のｐ^＋型の半導体領域ＰＲ１は、それらの間の連結部ＦＳｓ２のｐ^＋型の半導体領域ＰＲ２を通じて互いに電気的に接続されている。これにより、複数の引出部ＦＳｓ１間の抵抗を低減できる。このため、第１半導体層ＦＳに対して効率的に基準電位を供給できるので、光導波路部ＬＤでの消費電力を低減できる。また、第１半導体層ＦＳの広範囲に安定的に基準電位を供給できるので、光導波路部ＬＤの動作安定性を向上させることができる。ただし、第１半導体層ＦＳの連結部ＦＳｓ２に半導体領域ＰＲ２を設けない構成にすることもできる。なお、図１および図２では図面を見易くするため半導体領域ＰＲ１，ＰＲ２にハッチングを付した。

誘電体層ＤＬは、例えば、酸化シリコンからなる。誘電体層ＤＬの厚さは、光信号の伝送に影響を及ぼさないように、通信波長帯（１．３〜１．６μｍ）の光に対して薄く形成されており、例えば、１０ｎｍ程度である。後述するように、誘電体層ＤＬは、例えば、ＣＶＤ（Chemical Vapor Deposition）法等により堆積膜で形成されている。このため、図４および図５に示すように、誘電体層ＤＬが絶縁層ＣＬ上にも形成されている。ただし、誘電体層ＤＬは、半導体層ＳＬの表面を熱酸化することで形成しても良い。熱酸化の場合、誘電体層ＤＬは、第１半導体層ＦＳの表面（上面および側面）に形成され、絶縁層ＣＬ上には形成されない。

第２半導体層ＳＳは、例えば、ｎ型の多結晶Ｓｉからなり、図１、図３〜図５に示すように、制御部（第３部分）ＳＳｃと、その幅方向（短方向、光の伝搬方向に交差し、基板ＳＢの主面に沿う方向）の両側に隣接するように形成された周辺部（第４部分）ＳＳｐとを一体で有している。なお、図６に示すように、第２半導体層ＳＳの厚さＨｓｓは、例えば、１５０ｎｍ程度である。

制御部ＳＳｃは、図１および図３に示すように、光の伝搬方向（図１および図３の上下方向）に沿って延在している。また、制御部ＳＳｃは、図４および図５に示すように、リブ部ＦＳｒの上面と、リブ部ＦＳｒの幅方向の両側面とを覆うように形成されている。すなわち、特許文献２では、図４６に示したように、ｎ型の半導体層２０５（制御部）がリブ導波路２０３の上面のみを覆っている。これに対して、本実施の形態１では制御部ＳＳｃがリブ部ＦＳｒの上面のみならず両側面をも覆っている。これにより、制御部ＳＳｃの平面視での面積を変えないで、制御部ＳＳｃとリブ部ＦＳｒとの対向面積を増大させることができる。このため、特許文献２より大きなキャリアプラズマ効果を生じさせることができるので、リブ部ＦＳｒを伝搬する光の状態をより効率的（効果的）に変化させることができる。したがって、光導波路部ＬＤの占有面積（光の伝搬方向における光導波路部ＬＤの長さ）を増大させることなく、光導波路部ＬＤでの消費電力を低減できる。

周辺部ＳＳｐは、制御部ＳＳｃの幅方向の両側に形成された複数の引出部（第６部分）ＳＳｐ１と、光の伝搬方向に隣接する複数の引出部ＳＳｐ１の間の連結部（第８部分）ＳＳｐ２とを一体で有している。

引出部ＳＳｐ１は、図１および図３に示すように、平面視で、光の伝搬方向に沿って複数配置されている。各引出部ＳＳｐ１は、等間隔とならないように配置されていることが好ましい。また、各引出部ＳＳｐ１が等しい間隔Ｙｄで配置されている場合には、間隔Ｙｄは、下記式２を満たすことが好ましい。

ｄ≠ｍλ／２ｎ ・・・（式２）
各引出部ＳＳｐ１の間隔Ｙｄは、第１半導体層ＦＳの引出部ＦＳｓ１の間隔Ｙｓと同じであっても良いし、異なっていても良い。また、図１、図３および図５に示すように、複数の引出部ＳＳｐ１の各々には、電極（第２電極）Ｅ２が電気的に接続されている。

電極Ｅ２は、第２半導体層ＳＳに所定の電圧（制御電圧）を供給するための電極であり、絶縁膜ｉＦに穿孔されたコンタクトホール（第２接続孔）ＣＮＴ２内に導体膜が埋め込まれることで構成されている。コンタクトホールＣＮＴ２の底面から露出する第２半導体層ＳＳ（引出部ＳＳｐ１）の上面にシリサイド層を形成しても良い。この場合、シリサイド層も電極Ｅ２に含まれる。そして、電極Ｅ２と基板ＳＢ（絶縁層ＣＬ）との間には、第２半導体層ＳＳ（引出部ＳＳｐ１）は配置されているが、第１半導体層ＦＳは配置されていない。すなわち、電極Ｅ２は、第２半導体層ＳＳにおいて、第１半導体層ＳＳと重ならない引出部ＳＳｐ１で接触している。言い換えると、第２半導体層ＳＳは、第１半導体層ＦＳと重なっていない引出部ＳＳｐ１で電極Ｅ２と接触し電気的に接続されている。

また、各電極Ｅ２は、共通の配線ＷＬ２と電気的に接続されている。配線ＷＬ２は、図１および図５に示すように、リブ部ＦＳｒに重ならないように、平面視で光の伝搬方向に沿って延在する帯状のパターンで形成されている。ここで、平面視で電極Ｅ１と電極Ｅ２とは、光の伝搬方向に交差し、基板ＳＢの主面に沿う方向において互いにずれている。すなわち、平面視でリブ部ＦＳｒと電極Ｅ２との間隔は、リブ部ＦＳｒと電極Ｅ１との間隔より大きい。このように電極Ｅ１，Ｅ２の位置をずらしたことにより、上記した配線ＷＬ１，ＷＬ２を、単純な帯状のパターンで形成でき、互いに並べて配置することができる。なお、電極Ｅ２および配線ＷＬ２の構成、材料または配線層位置は、電極Ｅ１および配線ＷＬ１と同じである。

また、図１、図３および図５に示すように、各引出部ＳＳｐ１において電極Ｅ２が接触する部分には、ｎ^＋型の半導体領域（第３半導体領域）ＮＲ１が形成されている。この半導体領域ＮＲ１の不純物濃度は、電極Ｅ２と引出部ＳＳｐ１との接触状態がオーミック接触となるように、制御部ＳＳｃの不純物濃度より高く設定されている。なお、図１および図３では図面を見易くするため半導体領域ＮＲ１にハッチングを付した。

このような第２半導体層ＳＳの引出部ＳＳｐ１は、第１半導体層ＦＳのリブ部ＦＳｒに重ならないように配置されている。また、第２半導体層ＳＳの各引出部ＳＳｐ１と、第１半導体層ＦＳの各引出部ＦＳｓ１とは、互いに平面視で重ならないように、光の伝搬方向に沿ってずれている。これらの構成により、電極Ｅ１，Ｅ２が配置されるところでは、第１半導体層ＦＳと第２半導体層ＳＳとが重ならないようになっている。これにより、電極Ｅ２の形成のためのコンタクトホールＣＮＴ２をドライエッチングにより形成する際に、第１半導体層ＦＳと第２半導体層ＳＳとの間の誘電体層ＤＬが損傷または破壊されることが無いので、第１半導体層ＦＳと第２半導体層ＳＳとの短絡不良を防止できる。したがって、光導波路部ＬＤの信頼性を向上させることができる。

＜半導体装置の動作例＞
次に、本実施の形態１の半導体装置の光変調器ＬＭを構成する光導波路部ＬＤの動作例について図４および図５を参照して説明する。

本実施の形態１では、配線ＷＬ１（電極Ｅ１）を通じて第１半導体層ＦＳに基準電位を供給した状態で、配線ＷＬ２（電極Ｅ２）を通じて第２半導体層ＳＳに所定の制御電圧を印加する。すると、第１半導体層ＦＳと第２半導体層ＳＳとの間のバイアス電圧の値に応じて、誘電体層ＤＬの厚さ方向の上下の第１半導体層ＦＳおよび第２半導体層ＳＳの各々で自由キャリア（電子正孔対）が蓄積、除去または反転する。これにより、第１半導体層ＦＳ（主にリブ部ＦＳｒ）中において光信号電界が感知する自由キャリアの密度が変化するので、第１半導体層ＦＳ（主にリブ部ＦＳｒ）を伝搬する光の実効的な屈折率が変化する（キャリアプラズマ効果）。例えば、自由キャリア密度が増加すれば、プラズマ振動数が高くなるので、第１半導体層ＦＳの光の屈折率が下がる。そして、第１半導体層ＦＳの屈折率が変化すると、第１半導体層ＦＳ（主にリブ部ＦＳｒ）を伝搬する光の伝搬速度が変化するので、第１半導体層ＦＳを伝搬する光の波長が変化する。したがって、第１半導体層ＦＳ（主にリブ部ＦＳｒ）を伝搬する光の位相を変化させることができる。その上、本実施の形態１では、第２半導体層ＳＳの制御部ＳＳｃが、第１半導体層ＦＳのリブ部ＦＳｒの上面および両側面を覆うように形成されているので、さらにより大きなキャリアプラズマ効果を生じさせることができる。したがって、光の状態をより一層効率的（効果的）に変化させることができるので、光導波路部ＬＤでの消費電力を低減できる。

＜光変調器の構成例＞
次に、本実施の形態１の半導体装置を構成する光導波路部ＬＤを用いた光変調器の一例について図７を参照して説明する。図７は図１の半導体装置を用いた光変調器の概略平面図である。なお、図７の矢印は光の伝搬方向を示している。

光変調器ＬＭは、入力用の光導波路部ＬＤｉと、出力用の光導波路部ＬＤｏと、それらの間に光学的に並列に接続された２本の光導波路部ＬＤ，ＬＤとを有している。

入力用の光導波路部ＬＤｉおよび出力用の光導波路部ＬＤｏは、Ｓｉ光導波路で構成されている。すなわち、半導体層ＳＬ（図４または図５参照）で構成された光導波路を絶縁層ＣＬと絶縁膜ｉＦ（図４または図５参照）で取り囲むことで構成されている。また、各光導波路部ＬＤ，ＬＤの構造は上記した通りである。

このような光変調器ＬＭでは、入力用の光導波路部ＬＤｉを通じて入力された光が、２本の光導波路部ＬＤ，ＬＤに分岐され、各々の光導波路部ＬＤ，ＬＤで位相差を与えられてから、出力用の光導波路部ＬＤｏで合流されるようになっている。そして、その合流のときの光の干渉により、光の振幅や位相を変調することができるようになっている。

本実施の形態１によれば、上記したように光導波路部ＬＤの安定性および信頼性を向上させることができるので、光変調器ＬＭの安定性および信頼性を向上させることができる。また、光導波路部ＬＤでの消費電力を低減できるので、光変調器ＬＭの消費電力も低減できる。

＜光電気混載装置の構成例＞
次に、図７の光変調器ＬＭを用いた光電気混載装置の一例について図８を参照して説明する。図８は図７の光変調器を用いた光電気混載装置の一例の構成図である。

光電気混載装置ＬＥは、例えば、４個の半導体チップ（以下、単にチップという）ＳＣ１〜ＳＣ４と、光源ＬＳとが実装されている。

チップＳＣ１，ＳＣ２，ＳＣ３には、それぞれ電子回路ＥＣ１，ＥＣ２，ＥＣ３が形成され、チップＳＣ４には、光回路ＬＣ１〜ＬＣ４が形成されている。光源ＬＳは、所定波長のレーザ光を放射するレーザ発振器であり、チップＳＣ４の光回路ＬＣ１と光学的に接続されている。すなわち、光源ＬＳから放射された所定波長の連続波レーザ（Continuous Wave Laser）光は、光回路ＬＣ１の入力に入射するようになっている。

チップＳＣ１の電子回路ＥＣ１は、制御回路およびメモリ回路を備えており、チップＳＣ２の電子回路ＥＣ２と電気的に接続されている。電子回路ＥＣ２は、例えば、トランシーバＩＣ（Transceiver Integrated Circuit）等のような双方向の信号のやり取りが可能な回路で構成されており、チップＳＣ４の光回路ＬＣ１と電気的に接続されている。

光回路ＬＣ１は、電気信号を光信号に変換する光回路であり、例えば、上記した光変調器ＬＭで構成されている。光回路ＬＣ１では、光源ＬＳから入射された光の位相を、電子回路ＥＣ１から電子回路ＥＣ２を介して送られた制御信号（電気信号）に基づいて変調するようになっている。なお、この場合、光源ＬＳは、光回路ＬＣ１（光変調器ＬＭ）の入力用の光導波路ＬＤｉ（図７参照）と光学的に接続されている。これにより、光源ＬＳから放射された連続波レーザ光は、光回路ＬＣ１（光変調器ＬＭ）の入力用の光導波路ＬＤｉ（図７参照）に入射するようになっている。また、電子回路ＥＣ２は、光回路ＬＣ１（光変調器ＬＭ）の各々の光導波路部ＬＤ，ＬＤ（図７参照）の第１半導体層ＦＳおよび第２半導体層ＳＳ（図４または図５等参照）と電気的に接続されている。これにより、電子回路ＥＣ１から電子回路ＥＣ２を介して光回路ＬＣ１に供給された電位は、光回路ＬＣ１の各々の光導波路部ＬＤ，ＬＤ（図７参照）の第１半導体層ＦＳおよび第２半導体層ＳＳ（図４または図５等参照）に供給されるようになっている。

光回路ＬＣ１の出力（光変調器ＬＭの出力用の光導波路ＬＤｏ（図７参照））は、同一のチップＳＣ４内の光回路ＬＣ２と光学的に接続されている。光回路ＬＣ２は、例えば、グレーティングカプラまたはスポットサイズ変換器等のようなＩ／Ｏ素子（入出力素子）である。光回路ＬＣ１から送られた光信号は、光回路ＬＣ２を介して光電気混載装置ＬＥの外部に出力されるようになっている。

チップＳＣ４の光回路ＬＣ３は、例えば、グレーティングカプラまたはスポットサイズ変換器等のようなＩ／Ｏ素子であり、光回路ＬＣ４と光学的に接続されている。光電気混載装置ＬＥの外部から入力された光信号は、光回路ＬＣ３を介して光回路ＬＣ４に入力されるようになっている。光回路ＬＣ４は、光回路ＬＣ３から送られた光信号を電気信号に変換する光電変換用の受光器であり、チップＳＣ３の電子回路ＥＣ３と電気的に接続されている。この電子回路ＥＣ３は、例えば、トランシーバＩＣ等のような双方向の信号のやり取りが可能な回路で構成されており、チップＳＣ１の電子回路ＥＣ１と電気的に接続されている。

本実施の形態１によれば、上記したように光変調器ＬＭの安定性および信頼性を向上させるので、光電気混載装置ＬＥの安定性および信頼性を向上させることができる。また、光変調器ＬＭの消費電力を低減できるので、光電気混載装置ＬＥの消費電力も低減できる。

また、上記の説明では、電子回路と光回路とをそれぞれ別々のチップに形成しているが、これに限定されるものではなく、１つのチップに電子回路と光回路とを形成することもできる。これにより、光電気混載回路ＬＥをより小型化できる。また、光電気混載回路ＬＥを高集積化できるので、光電気混載回路ＬＳの機能を向上させることができる。

＜半導体装置の製造方法例＞
次に、本実施の形態１の半導体装置の製造方法の一例について図９〜図２２を参照して説明する。なお、図９〜図２２において、奇数図番は本実施の形態１の半導体装置の製造工程中の要部平面図を示している。また、偶数図番の上段は奇数図番のＩ−Ｉ線の断面図を示し、偶数図番の下段は奇数図番のＩＩ−ＩＩ線の断面図を示している。

まず、図９および図１０に示すように、半導体装置の製造装置に基板ＳＢを導入する。基板ＳＢは、例えば、支持基板ＳＳＢ上に絶縁層ＣＬを介して半導体層ＳＬが形成されたＳＯＩ基板である。絶縁層ＣＬは、例えば、酸化シリコンからなり、その厚さは、光損失を低減する観点から、例えば、１μｍ以上に設定されている。半導体層ＳＬは、例えば、ｐ型のＳｉ単結晶からなり、その厚さは、例えば、１００〜５００ｎｍ程度である。ここでは、半導体層ＳＬの導電型が予めｐ型に設定されているＳＯＩ基板を用いたが、これに限定されるものではく、導電型が設定されていない真性半導体層を持つＳＯＩ基板を用いても良い。その場合は、真性半導体層に、例えば、ホウ素（Ｂ）等のような不純物をイオン注入法等により導入した後、熱処理を施すことで半導体層の導電型をｐ型に設定する。

次いで、図１１および図１２に示すように、半導体層ＳＬ上に第１半導体層のリブ部形成用のレジストマスクＭＡ１をリソグラフィ法等により形成する。レジストマスクＭＡ１は、リブ部形成領域を覆い、それ以外を露出させるように形成されている。続いて、レジストマスクＭＡ１をエッチングマスクとして半導体層ＳＬの表層一部（所望の深さ分）をドライエッチング法等により除去することで第１半導体層のベースを形成する。

次いで、レジストマスクＭＡ１を除去した後、図１３および図１４に示すように、半導体層ＳＬ上に第１半導体層形成用のレジストマスクＭＡ２をリソグラフィ法等により形成する。レジストマスクＭＡ２は、第１半導体層の形成領域を覆い、それ以外を露出させるように形成されている。続いて、レジストマスクＭＡ２をエッチングマスクとして半導体層ＳＬの残りの一部をドライエッチング法等により除去することにより、断面視で凸形状の第１半導体層ＦＳを形成する。第１半導体層ＦＳは、リブ部ＦＳｒと、その幅方向の両側のスラブ部ＦＳｓとを一体で有している。スラブ部ＦＳｓは、複数の引出部ＦＳｓ１と、複数の引出部ＦＳｓのうち、互いに隣り合う２つの引出部ＦＳｓを互いに連結するように形成された連結部ＦＳｓ２とを一体で有している。

次いで、レジストマスクＭＡ２を除去した後、図１５および図１６に示すように、基板ＳＢ上にｐ型の半導体領域形成用のレジストマスクＭＡ３をリソグラフィ法等により形成する。レジストマスクＭＡ３は、第１半導体層ＦＳのスラブ部ＦＳｓの一部を露出させ、それ以外を覆うように形成されている。続いて、レジストマスクＭＡ３をイオン注入マスクとして第１半導体層ＦＳに、例えば、Ｂ等のような不純物をイオン注入することで、第１半導体層ＦＳのスラブ部ＦＳｓの一部にｐ^＋型の半導体領域ＰＲ１，ＰＲ２を一体で形成する。

次いで、レジストマスクＭＡ３を除去した後、図１７および図１８に示すように、基板ＳＢの主面上に、第１半導体層ＦＳを覆うように誘電体層ＤＬをＣＶＤ法等により形成する。誘電体層ＤＬは、例えば、酸化シリコンからなり、その厚さは、例えば、１０ｎｍ程度である。ただし、誘電体層ＤＬは熱酸化法等により形成しても良い。この場合、誘電体層ＤＬは第１半導体層ＦＳの表面（上面および側面）にのみ形成され、絶縁層ＣＬ上には形成されない。続いて、誘電体層ＤＬ上に、例えば、厚さが１５０ｎｍ程度のｎ型の多結晶Ｓｉからなる半導体層をＣＶＤ法等により堆積した後、これを上記のようなリソグラフィ法およびドライエッチング法等によりパターニングすることで、第２半導体層ＳＳを形成する。第２半導体層ＳＳは、制御部ＳＳｃと、その幅方向の両側の周辺部ＳＳｐとを一体で有している。周辺部ＳＳｐは、複数の引出部ＳＳｐ１と、複数の引出部ＳＳｐ１のうち、互いに隣り合う２つの引出部ＳＳｐ１を互いに連結するように形成された連結部ＳＳｐ２とを一体で有している。

次いで、第２半導体層形成用のレジストマスク（図示せず）を除去した後、図１９および図２０に示すように、基板ＳＢ上にｎ型の半導体領域形成用のレジストマスクＭＡ４をリソグラフィ法等により形成する。レジストマスクＭＡ４は、第２半導体層ＳＳの引出部ＳＳｐ１の一部を露出させ、それ以外を覆うように形成されている。続いて、レジストマスクＭＡ４をイオン注入マスクとして第２半導体層ＳＳの引出部ＳＳｐ１に、例えば、リン（Ｐ）またはヒ素（Ａｓ）等のような不純物をイオン注入することで、第２半導体層ＳＳの引出部ＳＳｐ１の一部にｎ^＋型の半導体領域ＮＲ１を形成する。

次いで、レジストマスクＭＡ４を除去した後、図２１および図２２に示すように、基板ＳＢ上に、クラッド部形成用の絶縁膜ｉＦ（図２２参照）をＣＶＤ法等により堆積する。絶縁膜ｉＦは、例えば、酸化シリコンからなり、その厚さは、例えば、１μｍ以上、具体的には、例えば、２〜５μｍ程度である。

続いて、絶縁膜ｉＦ上にリソグラフィ法等によりコンタクトホール形成用のレジストマスクＭＡ５を形成した後、これをエッチングマスクとして、第１半導体層ＦＳのｐ^＋型の半導体領域ＰＲ１および第２半導体層ＳＳのｎ^＋型の半導体領域ＮＲ１の一部が露出するようなコンタクトホールＣＮＴ１，ＣＮＴ２をプラズマドライエッチング法等により絶縁膜ｉＦに形成する。

この際、本実施の形態１では、コンタクトホールＣＮＴ１，ＣＮＴ２の形成箇所に第１半導体層ＦＳと第２半導体層ＳＳとが積層されていない。このため、コンタクトホールＣＮＴ１，ＣＮＴ２をドライエッチング処理により形成する時に、第１半導体層ＦＳと第２半導体層ＳＳとの間の誘電体層ＤＬがチャージアップ等に起因して損傷または破壊する不具合を回避できる。なお、コンタクトホールＣＮＴ１下の第１半導体層ＦＳ上には誘電体層ＤＬが存在するものの、その上に第２半導体層が重なっていないので、チャージアップ等に起因して誘電体層ＤＬが損傷または破壊しても第１半導体層ＦＳと第２半導体層ＳＳとが短絡不良に至ることはない。また、コンタクトホールＣＮＴ２下の第２半導体層ＳＳ下にも誘電体層ＤＬが存在するものの、その下に第１半導体層ＦＳがあるわけではないので、第１半導体層ＦＳと第２半導体層ＳＳとが短絡不良に至ることはない。

その後、レジストマスクＭＡ５を除去した後、基板ＳＢ上に、例えば、Ｔｉ／ＴｉＮ／Ａｌ（またはＣｕあるいはＷ）を下層から順にスパッタリング法またはＣＶＤ法等により堆積した後、これを上記と同様にレジストマスクをエッチングマスクとして反応性エッチング法等によりパターニングする。これにより、図１、図４および図５に示したように、電極Ｅ１，Ｅ２および配線ＷＬ１，ＷＬ２を形成する。

このように本実施の形態１では、光導波路部ＬＤを構成する第１半導体層ＦＳと第２半導体層ＳＳとの短絡不良を防止できるので、光導波路部ＰＤの信頼性を向上させることができる。また、光導波路部ＬＤの製造に際して、特殊な製造工程を追加するわけではないので、半導体装置の製造工程が増加することもないし、光導波路部ＬＤの製造が困難になることもない。

（実施の形態１の変形例１）
図２３は実施の形態１の変形例１の半導体装置の要部平面図、図２４は図２３の半導体装置を構成する第２半導体層の要部平面図、図２５は図２３のＩ−Ｉ線の断面図、図２６は図２３のＩＩ−ＩＩ線の断面図である。なお、第１半導体層ＦＳの要部平面図は図２と同じなので省略する。

この変形例１では、図２３および図２４に示すように、第２半導体層ＦＳの複数の引出部ＳＳｐ１の全域にｎ^＋型の半導体領域ＮＲ１が形成されている。また、複数の引出部ＳＳｐ１のうち、互いに隣り合う２つの引出部ＳＳｐ１を互いに連結するように形成された連結部ＳＳｐ２にもｎ^＋型の半導体領域（第４半導体領域）ＮＲ２が形成されている。ｎ^＋型の半導体領域ＮＲ２は、引出部ＳＳｐ１のｎ^＋型の半導体領域ＮＲ１と一体で形成されている。すなわち、複数の引出部ＳＳｐ１のｎ^＋型の半導体領域ＮＲ１は、それらの間の連結部ＳＳｐ２のｎ^＋型の半導体領域ＮＲ２を通じて互いに電気的に接続されている。これにより、複数の引出部ＳＳｐ１間の抵抗を低減できる。このため、第２半導体層ＳＳに対して効率的に制御電圧を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、第２半導体層ＳＳの広範囲に安定的に制御電圧を供給できるので、光導波路部ＬＤの動作安定性をより一層向上させることができる。

連結部ＳＳｐ２にｎ^＋型の半導体領域ＮＲ２を形成するには、図１９および図２０で説明したｎ^＋型の半導体領域ＮＲ１の形成工程時に同時に形成すれば良い。ｎ^＋型の半導体領域ＮＲ２には、例えば、ＰまたはＡｓが導入されている。なお、図２３および図２４では図面を見易くするため半導体領域ＰＲ１，ＰＲ２，ＮＲ１，ＮＲ２にハッチングを付した。これ以外の構成、製法および効果は前記実施の形態１と同じである。

（実施の形態１の変形例２）
図２７は実施の形態１の変形例２の半導体装置の要部平面図、図２８は図２７のＩ−Ｉ線の断面図である。なお、図２７のＩＩ−ＩＩ線の断面図は図５と同じなので省略する。

変形例２では、第１半導体層ＦＳのスラブ部ＦＳｓを構成する引出部ＦＳｓ１の外方端部の上面の高さが、スラブ部ＦＳｓの他の部分（連結部ＦＳｓ２等）の上面高さよりも高くなっている。すなわち、スラブ部ＦＳｓの引出部ＦＳｓ１の外方端部の厚さが、スラブ部ＦＳｓの他の部分（連結部ＦＳｓ２等）の厚さより厚くなっている。

この引出部ＦＳｓ１の外方端部の上面の高さは、リブ部ＦＳｒの上面の高さとほぼ同じになっている。すなわち、引出部ＦＳｓ１の外方端部の厚さは、リブ部ＦＳｒの厚さとほぼ同じになっている。言い換えると、図２８に示すように、第１半導体層ＦＳは、リブ部ＦＳｒとスラブ部ＦＳｓの引出部ＦＳｓ１の外方端部との間に凹部が形成されている。

この構成を形成するには、図１１および図１２で説明した半導体層ＳＬのエッチング工程の際に、半導体層ＳＬにおいてスラブ部ＦＳｓの引出部ＦＳｓ１の外方端部に該当する部分上にも、リブ部ＦＳｒと同様に、レジストマスクＭＡ１を形成し、その箇所に半導体層ＳＬが厚い状態で残るようにすれば良い。

変形例２によれば、コンタクトホールＣＮＴ１を浅くすることができるので、コンタクトホールＣＮＴ１の底面にシリサイド層を形成する場合に、シリサイド層を安定した状態で形成することができる。このため、電極Ｅ１と第１半導体層ＦＳの半導体領域ＰＲ１との接触抵抗を低減できる。したがって、第１半導体層ＦＳに対して効率的に基準電位を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。これ以外の構成、製法および効果は前記実施の形態１と同じである。

（実施の形態１の変形例３）
図２９は実施の形態１の変形例３の半導体装置の要部平面図、図３０の左図は図２９の半導体装置を構成する第１半導体層の要部平面図、図３０の右図は図２９の半導体装置を構成する第２半導体層の要部平面図、図３１は図２９のＩ−Ｉ線の断面図、図３２は図２９のＩＩ−ＩＩ線の断面図である。

変形例３では、図２９に示すように、リブ部ＦＳｒの幅方向の両側の各々において、電極Ｅ１，Ｅ２の位置がほぼ一致している。すなわち、リブ部ＦＳｒから電極Ｅ１までの間隔と、リブ部ＦＳｒから電極Ｅ２までの間隔とがほぼ同じである。この場合、リブ部ＦＳｒから第１半導体層ＦＳの引出部ＦＳｓ１の外方端部までの距離（張出長さ）が、リブ部ＦＳｒから第２半導体層ＳＳの引出部ＳＳｐ１の外方端部までの距離（張出長さ）とほぼ同じである。また、この場合、図２９、図３１および図３２に示すように、配線ＷＬ１，ＷＬ２が光の伝搬方向（すなわち、リブ部ＦＳｒ）に対して交差（直交）し、かつ基板ＳＢの主面に沿うように配置されている。なお、図３０左図に示す第１半導体層ＦＳの平面図は図２と同じである。また、図３０右図に示す第２半導体層ＳＳの平面図は引出部ＳＳｐ１の張出長さが図３の第２半導体層ＳＳの引出部ＳＳｐ１の張出長さに比べて短いだけで他は同じである。なお、配線ＷＬ１，ＷＬ２の構成、配線層位置および材料は前記実施の形態１と同じである。

変形例３によれば、第２半導体層ＳＳの引出部ＳＳｐ１の張出長さと、第１半導体層ＦＳのスラブ部ＦＳｓの引出部ＦＳｓ１の張出長さとがほぼ同じなので、光導波路部ＰＤの占有面積を縮小させることができる。また、第２半導体層ＳＳの引出部ＳＳｐ１から制御部ＳＳｃまでの距離を短くすることができるので、その間の抵抗を前記実施の形態１よりも低減できる。したがって、第２半導体層ＳＳに対して効率的に制御電圧を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、第２半導体層ＳＳの広範囲に安定的に制御電圧を供給できるので、光導波路部ＬＤの動作安定性をより一層向上させることができる。これ以外の構成、および効果は前記実施の形態１と同じである。

（実施の形態１の変形例４）
図３３は実施の形態１の変形例４の半導体装置の要部平面図、図３４の左図は図３３の半導体装置を構成する第１半導体層の要部平面図、図３４の右図は図３３の半導体装置を構成する第２半導体層の要部平面図、図３５は図３３のＩ−Ｉ線の断面図、図３６は図３３のＩＩ−ＩＩ線の断面図である。

変形例４では、第１半導体層ＦＳのリブ部ＦＳｒの幅方向両側の引出部ＦＳｓ１、ＦＳｓ１の配置が千鳥配置になっている。すなわち、第１半導体層ＦＳの幅方向両側の引出部ＦＳｓ１，ＦＳｓ１の位置が、光の伝搬方向にずれている。言い換えると、平面視において、リブ部ＦＳｒの一方に隣接するように配置されている引出部ＦＳｓ１と、リブ部ＦＳｒの他方に隣接するように配置されている引出部ＦＳｓ１とが、リブ部ＦＳｒを挟んで互いに対向しないように配置されている。

また、第２半導体層ＳＳの制御部ＳＳｃの幅方向両側の引出部ＳＳｐ１，ＳＳｐ１の配置も千鳥配置になっている。すなわち、第２半導体層ＳＳの幅方向両側の引出部ＳＳｐ１，ＳＳｐ１は、光の伝搬方向にずれている。言い換えると、平面視において、制御部ＳＳｃの一方に隣接するように配置されている引出部ＦＳｐ１と、制御部ＳＳｃの他方に隣接するように配置されている引出部ＦＳｐ１とが、制御部ＳＳｃを挟んで互いに対向しないように配置されている。

変形例４によれば、第１半導体層ＦＳと第２半導体層ＳＳとに供給される電位の状態をより良好にすることができる。したがって、第１半導体層ＦＳおよび第２半導体層ＳＳに対して、より効率的に電位を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、光導波路部ＬＤの動作安定性をより一層向上させることができる。これ以外の構成、製法および効果は前記実施の形態１と同じである。

（実施の形態２）
図３７は実施の形態２の半導体装置の要部平面図、図３８の左図は図３７の半導体装置を構成する第１半導体層の要部平面図、図３８の右図は図３７の半導体装置を構成する第２半導体層の要部平面図、図３９は図３７のＩ−Ｉ線の断面図、図４０は図３７のＩＩ−ＩＩ線の断面図である。

本実施の形態２では、図３７、図３９および図４０に示すように、第１半導体層ＦＳに電位を供給する電極Ｅ１がリブ部ＦＳｒの幅方向の一方側に配置され、第２半導体層ＳＳに電位を供給する電極Ｅ２がリブ部ＦＳｒの幅方向の他方側に配置されている。すなわち、電極Ｅ１，Ｅ２がリブ部ＦＳｒを挟んで光変調器ＬＭの両側に配置されている。言い換えると、第１半導体層ＦＳおよび第２半導体層ＳＳに対する電位供給構成が片持ち構成になっている。

図３７および図３８左図に示すように、第１半導体層ＦＳにおいて電極Ｅ１側のスラブ部ＦＳｓは、リブ部ＦＳｒから電極Ｅ１の下方まで張り出している。また、電極Ｅ１側のスラブ部ＦＳｓは、電極Ｅ１毎に分割されておらず光の伝搬方向に沿って一体に形成されている。図３７、図３８左、図３９および図４０に示すように、電極Ｅ１側のスラブ部ＦＳｓには、ｐ^＋型の半導体領域ＰＲ３が形成されている。電極Ｅ１はｐ^＋型の半導体領域ＰＲ３に接触した状態で第１半導体層ＦＳと電気的に接続されている。このｐ^＋型の半導体領域ＰＲ３の不純物濃度は、電極Ｅ１とスラブ部ＦＳｓとの接触状態がオーミック接触となるように、リブ部ＦＳｒの不純物濃度より高く設定されている。そして、ここでは、図３７および図３８に示すように、ｐ^＋型の半導体領域ＰＲ３が光の伝搬方向に沿って等幅の状態で延在している。このため、第１半導体層ＦＳの電位供給部の抵抗を前記実施の形態１より低減できる。したがって、第１半導体層ＦＳに対して、より効率的に基準電位を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、第１半導体層ＦＳの広範囲に、より安定的に基準電位を供給できるので、光導波路部ＬＤの動作安定性をより一層向上させることができる。

また、図３８左図、図３９および図４０に示すように、第１半導体層ＦＳにおいて電極Ｅ２側のスラブ部ＦＳｓは、電極Ｅ２の下方まで張り出しておらず、リブ部ＦＳｒと電極Ｅ２との間で終端している。すなわち、リブ部ＦＳｒの幅方向中心から電極Ｅ２側のスラブ部ＦＳｓの外方端部までの長さの方が、リブ部ＦＳｒの幅方向中心から電極Ｅ１側のスラブ部ＦＳｓの外方端部までの長さより短い。この電極Ｅ２側のスラブ部ＦＳｓには、ｐ^＋型の半導体領域ＰＲ３が光の伝搬方向に沿って等幅で延在した状態で形成されている。すなわち、リブ部ＦＳｒの幅方向の両側にｐ^＋型の半導体領域ＰＲ３，ＰＲ３が形成されている。これにより、リブ部ＦＳｒに対するキャリアの供給バランスの安定性を向上させることができる。

図３７および図３８右図に示すように、第２半導体層ＳＳにおいて電極Ｅ２側の周辺部ＳＳｐは、制御部ＳＳｃから電極Ｅ２の下方まで張り出している。また、電極Ｅ２側の周辺部ＳＳｐは、光の伝搬方向に沿って複数配置されておらず一体に形成されている。図３７、図３８右図、図３９および図４０に示すように、電極Ｅ２側の周辺部ＳＳｐには、ｎ^＋型の半導体領域ＮＲ３が形成されている。電極Ｅ２は、ｎ^＋型の半導体領域ＮＲ３に接触した状態で電気的に接続されている。このｎ^＋型の半導体領域ＮＲ３の不純物濃度は、電極Ｅ２と周辺部ＳＳｐとの接触状態がオーミック接触となるように、制御部ＳＳｃの不純物濃度より高く設定されている。そして、ここでは、ｎ^＋型の半導体領域ＮＲ３が光の伝搬方向に沿って等幅の状態で延在している。このため、第２半導体層ＳＳの電位供給部の抵抗を前記実施の形態１より低減できる。したがって、第２半導体層ＳＳに対して、より効率的に制御電圧を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、第２半導体層ＳＳの広範囲に、より安定的に制御電圧を供給できるので、光導波路部ＬＤの動作安定性をより一層向上させることができる。

また、図３８右図、図３９および図４０に示すように、第２半導体層ＳＳにおいて電極Ｅ１側の周辺部ＳＳｐは、電極Ｅ１の下方まで張り出しておらず、制御部ＳＳｃと電極Ｅ１との間の途中位置で終端している。すなわち、制御部ＳＳｃの幅方向中心から電極Ｅ１側の周辺部ＳＳｐの外方端部までの長さの方が、制御部ＳＳｃの幅方向中心から電極Ｅ２側の周辺部ＳＳｐの外方端部までの長さより短い。なお、この電極Ｅ１側の周辺部ＳＳｐには、ｎ^＋型の半導体領域が形成されていない。

また、図３７、図３９および図４０に示すように、第１半導体層ＦＳに電位を供給する配線ＷＬ１および第２半導体層ＳＳに電位を供給する配線ＷＬ２は、前記実施の形態１と同様に、リブ部ＦＳｒに重ならないようにリブ部ＦＳｒに沿って配置されている。ただし、配線ＷＬ１はリブ部ＦＳｒの幅方向の一方側だけに配置され、配線ＷＬ２はリブ部ＦＳｒの幅方向の他方側だけに配置されている。このため、配線ＷＬ１，ＷＬ２の本数を前記実施の形態１より低減できる。

また、ここでは、電極Ｅ１，Ｅ２形成用のコンタクトホールＣＮＴ１，ＣＮＴ２が光の伝搬方向に沿って複数配置されているが、本実施の形態２の場合、電極Ｅ１，Ｅ２形成用のコンタクトホールＣＮＴ１，ＣＮＴ２を光の伝搬方向に沿って連続的に延在させても良い。

本実施の形態２によれば、第１半導体層ＦＳと第２半導体層ＳＳとに供給される電位の状態をより良好にすることができる。したがって、第１半導体層ＦＳおよび第２半導体層ＳＳに対して、より効率的に電位を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、光導波路部ＬＤの動作安定性をより一層向上させることができる。

また、光導波路部ＬＤの構成を簡素化できるので、光導波路部ＬＤの占有面積を前記実施の形態１より縮小できる。したがって、光導電路部ＬＤの小型化、高集積化および高機能化を推進することができる。これ以外の構成、製法および効果は前記実施の形態１と同じである。

（実施の形態２の変形例１）
図４１は実施の形態２の変形例１の半導体装置の要部平面図、図４２の左図は図４１の半導体装置を構成する第１半導体層の要部平面図、図４２の右図は図４１の半導体装置を構成する第２半導体層の要部平面図、図４３は図４１のＩ−Ｉ線の断面図、図４４は図４１のＩＩ−ＩＩ線の断面図である。

実施の形態２の変形例１では、図４１、図４２左、図４３および図４４に示すように、第１半導体層ＦＳにおいてリブ部ＦＳｒの幅方向の一方（電極Ｅ１側）には、上記実施の形態２と同様に、スラブ部ＦＳｓおよびｐ^＋型の半導体領域ＰＲ３が形成されている。ただし、第１半導体層ＦＳにおいてリブ部ＦＳｒの幅方向の他方（電極Ｅ２側）には、スラブ部ＦＳｓおよびｐ^＋型の半導体領域ＰＲ３が形成されていない。このため、光導波路部ＬＤの占有面積を前記実施の形態２よりさらに縮小できる。したがって、光導電路部ＬＤの小型化および高機能化をさらに推進することができる。また、第１半導体層ＦＳにおいてリブ部ＦＳｒの幅方向の他方（電極Ｅ２側）のスラブ部ＦＳｓを無くした分、第２半導体層ＳＳにおいて電極Ｅ２側の周辺部ＳＳｐをリブ部ＦＳｒ側に寄せることができる。このため、第２半導体層ＳＳのｎ^＋型の半導体領域ＮＲ３と制御部ＳＳｃとの距離を前記実施の形態２より短くすることができるので、第２半導体層ＳＳの電位供給部の抵抗を前記実施の形態２より低減できる。したがって、第２半導体層ＳＳに対して、より効率的に制御電圧を供給できるので、光導波路部ＬＤでの消費電力をより一層低減できる。また、第２半導体層ＳＳの広範囲に、より安定的に制御電圧を供給できるので、光導波路部ＬＤの動作安定性をより一層向上させることができる。これ以外の構成、製法および効果は、前記実施の形態２と同じである。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[付記１]
（ａ）基板の第１面上に、前記第１面に沿って光を伝搬する光導波路部を形成する工程、
（ｂ）前記光導波路部を覆うように前記第１面上に第１絶縁膜を堆積する工程、
（ｃ）前記第１絶縁膜に接続孔を形成する工程、
（ｄ）前記接続孔内に電極を形成する工程、
を有し、
前記（ａ）工程は、
（ａ１）前記基板の絶縁層上に形成された半導体層をパターニングすることで第１半導体層を形成する工程、
（ａ２）前記第１半導体層を覆うように前記絶縁層上に誘電体層を形成する工程、
（ａ３）前記誘電体層上に第２半導体層を形成する工程、
を有し、
前記（ａ１）工程後の前記第１半導体層は、前記光を伝搬する第１部分と、前記第１部分と一体で形成され、平面視で前記第１部分と重ならないように形成された第２部分とを有し、
前記（ａ３）工程の前記第２半導体層は、前記第１部分を覆う第３部分と、前記第３部分と一体で形成され、平面視で前記第１部分および前記第２部分と重ならないように形成された第４部分とを有し、
前記（ｃ）工程は、前記第２部分に達する第１接続孔と、前記第４部分に達する第２接続孔とを形成する工程を有し、
前記（ｄ）工程は、前記第１接続孔内に前記第２部分と電気的に接続される第１電極と、前記第２接続孔内に前記第４部分と電気的に接続される第２電極とを形成する工程を有する、半導体装置の製造方法。

[付記２]
付記１記載の半導体装置の製造方法において、
前記第２部分は、前記第１電極が接する第５部分を有し、
前記第５部分の不純物濃度は、前記第１部分の不純物濃度より高い、半導体装置の製造方法。

[付記３]
付記１記載の半導体装置の製造方法において、
前記第４部分は、前記第２電極が接する第６部分を有し、
前記第６部分の不純物濃度は、前記第３部分の不純物濃度より高い、半導体装置の製造方法。

[付記４]
付記１記載の半導体装置の製造方法において、
前記第２部分は、前記第１電極が接する第５部分を有し、
前記第４部分は、前記第２電極が接する第６部分を有し、
前記第５部分と前記第６部分とを互いに重ならないように形成する、半導体装置の製造方法。

[付記５]
付記４記載の半導体装置の製造方法において、
平面視で前記５部分と前記第６部分とを、前記光を伝搬する方向に沿って互いにずれるように形成する、半導体装置の製造方法。

[付記６]
付記５記載の半導体装置の製造方法において、
平面視で前記第５部分と前記第６部分とを、前記光を伝搬する方向に沿って複数形成する、半導体装置の製造方法。

[付記７]
付記６記載の半導体装置の製造方法において、
前記第２部分は、複数の前記第５部分のうち、互いに隣り合う２つの前記第５部分を互いに連結するように形成された第７部分を有し、
前記複数の第５部分に、前記第１部分と同一の導電型で、かつ、前記第１部分より不純物濃度の高い第１半導体領域を形成し、
前記第７部分に、前記第１部分と同一の導電型で、かつ、前記第１部分より不純物濃度の高い第２半導体領域を形成し、
前記複数の第５部分の各々の前記第１半導体領域を、前記第２半導体領域を通じて互いに電気的に接続する、半導体装置の製造方法。

[付記８]
付記６記載の半導体装置の製造方法において、
前記第４部分は、複数の前記第６部分のうち、互いに隣り合う２つの前記第６部分を互いに連結するように形成された第８部分を有し、
前記複数の第６部分に、前記第３部分と同一の導電型で、かつ、前記第３部分より不純物濃度の高い第３半導体領域を形成し、
前記第８部分に、前記第３部分と同一の導電型で、かつ、前記第３部分より不純物濃度の高い第４半導体領域を形成し、
前記複数の第６部分の各々の前記第３半導体領域を、前記第４半導体領域を通じて互いに電気的に接続する、半導体装置の製造方法。

[付記９]
付記４記載の半導体装置の製造方法において、
平面視で前記第１電極と前記第２電極とは、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向に沿って互いにずれている、半導体装置の製造方法。

[付記１０]
付記９記載の半導体装置の製造方法において、
平面視で前記第１部分と前記第２電極との間隔は、前記第１部分と前記第１電極との間隔より大きい、半導体装置の製造方法。

[付記１１]
付記１記載の半導体装置の製造方法において、
前記（ａ１）工程では、前記第１部分を、前記第２部分の上面から突出するように前記第２部分より厚く形成し、
前記（ａ２）工程では、前記誘電体層を、前記第１部分の上面および側面を覆うように形成し、
前記（ａ３）工程では、前記第３部分を前記第１部分の上面および側面を覆うように形成する、半導体装置の製造方法。

[付記１２]
付記１記載の半導体装置の製造方法において、
複数の前記第１電極、複数の前記第２部分、複数の前記第２電極、および複数の前記第４部分を形成し、
平面視で前記複数の第１電極は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置し、
平面視で前記複数の第２部分は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置し、
平面視で前記複数の第２電極は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置し、
平面視で前記複数の第４部分は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置する、半導体装置の製造方法。

[付記１３]
付記１記載の半導体装置の製造方法において、
平面視で前記第１電極と前記第２電極とを、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分を挟むように配置し、
平面視で前記第２部分を、前記第１電極が配置される側に配置し、
平面視で前記第４部分を、前記第２電極が配置される側に配置する、半導体装置の製造方法。

[付記１４]
付記１記載の半導体装置の製造方法において、
前記第１半導体層はｐ型半導体で形成し、前記第２半導体層はｎ型半導体で形成する、半導体装置の製造方法。

ＳＢ 半導体基板
ＳＳＢ 支持基板
ＣＬ 絶縁層
ＳＬ 半導体層
ＬＤ 光導波路部
ｉＦ 絶縁膜
ＦＳ 第１半導体層
ＦＳｒ リブ部
ＦＳｓ スラブ部
ＦＳｓ１ 引出部
ＦＳｓ２ 連結部
ＤＬ 誘電体層
ＳＳ 第２半導体層
ＳＳｃ 制御部
ＳＳｐ 周辺部
ＳＳｐ１ 引出部
ＳＳｐ２ 連結部
ＰＲ１，ＰＲ２，ＰＲ３ ｐ^＋型の半導体領域
ＮＲ１，ＮＲ２，ＮＲ３ ｎ^＋型の半導体領域
Ｅ１，Ｅ２ 電極
ＣＮＴ１，ＣＮＴ２ コンタクトホール
ＷＬ１，ＷＬ２ 配線
ＬＭ 光変調器
ＬＥ 光電気混載装置

Claims (14)

1. 基板と、
   前記基板の第１面上に配置され、前記第１面に沿って光を伝搬する光導波路部と、
   前記光導波路部を覆うように前記第１面上に形成された第１絶縁膜と、
   を備え、
   前記光導波路部は、
   前記第１面上に形成された第１半導体層と、
   前記第１半導体層上に形成された誘電体層と、
   前記誘電体層上に形成された第２半導体層と、
   を備え、
   前記第１半導体層は、
   前記光を伝搬する第１部分と、
   前記第１部分と一体で形成され、平面視で前記第１部分と重ならないように形成された第２部分と、
   を有し、
   前記第２半導体層は、
   前記第１部分を覆うように形成された第３部分と、
   前記第３部分と一体で形成され、平面視で前記第１部分および前記第２部分と重ならないように形成された第４部分と、
   を有し、
   前記第１絶縁膜には、前記第２部分に達する第１接続孔と、前記第４部分に達する第２接続孔とが形成され、
   前記第１接続孔内には、前記第２部分と電気的に接続される第１電極が形成され、
   前記第２接続孔内には、前記第４部分と電気的に接続される第２電極が形成され、
   前記第１電極と前記基板との間には、前記第１半導体層は配置されているが、前記第２半導体層は配置されておらず、かつ、前記第２電極と前記基板との間には、前記第２半導体層は配置されているが、前記第１半導体層は配置されていない、半導体装置。
2. 請求項１記載の半導体装置において、
   前記第２部分は、前記第１電極が接する第５部分を有し、
   前記第５部分の不純物濃度は、前記第１部分の不純物濃度より高い、半導体装置。
3. 請求項１記載の半導体装置において、
   前記第４部分は、前記第２電極が接する第６部分を有し、
   前記第６部分の不純物濃度は、前記第３部分の不純物濃度より高い、半導体装置。
4. 請求項１記載の半導体装置において、
   前記第２部分は、前記第１電極が接する第５部分を有し、
   前記第４部分は、前記第２電極が接する第６部分を有し、
   前記第５部分と前記第６部分とは互いに重ならないように配置されている、半導体装置。
5. 請求項４記載の半導体装置において、
   平面視で前記第５部分と前記第６部分とは前記光を伝搬する方向に沿って互いにずれている、半導体装置。
6. 請求項５記載の半導体装置において、
   平面視で前記第５部分と前記第６部分とは、前記光を伝搬する方向に沿ってそれぞれ複数配置されている、半導体装置。
7. 請求項６記載の半導体装置において、
   前記第２部分は、複数の前記第５部分に隣接する第７部分を有し、
   前記複数の第５部分には、前記第１部分と同一の導電型で、かつ、前記第１部分より不純物濃度の高い第１半導体領域が形成され、
   前記第７部分には、前記第１部分と同一の導電型で、かつ、前記第１部分より不純物濃度の高い第２半導体領域が形成され、
   前記複数の第５部分の各々の前記第１半導体領域は、前記第２半導体領域を通じて互いに電気的に接続されている、半導体装置。
8. 請求項６記載の半導体装置において、
   前記第４部分は、複数の前記第６部分のうち、互いに隣り合う２つの前記第６部分を連結するように形成された第８部分を有し、
   前記複数の第６部分には、前記第３部分と同一の導電型で、かつ、前記第３部分より不純物濃度の高い第３半導体領域が形成され、
   前記第８部分には、前記第３部分と同一の導電型で、かつ、前記第３部分より不純物濃度の高い第４半導体領域が形成され、
   前記複数の第６部分の各々の前記第３半導体領域は、前記第４半導体領域を通じて互いに電気的に接続されている、半導体装置。
9. 請求項４記載の半導体装置において、
   平面視で前記第１電極と前記第２電極とは、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において互いにずれている、半導体装置。
10. 請求項９記載の半導体装置において、
    平面視で前記第１部分と前記第２電極との間隔は、前記第１部分と前記第１電極との間隔より大きい、半導体装置。
11. 請求項１記載の半導体装置において、
    前記第１部分は、前記第２部分の上面から突出するように前記第２部分より厚く形成され、前記誘電体層および前記第３部分は、前記第１部分の上面および側面を覆うように形成されている、半導体装置。
12. 請求項１記載の半導体装置において、
    前記第１電極、前記第２電極、前記第２部分および前記第４部分は、それぞれ複数形成されており、
    平面視で前記複数の第１電極は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置され、
    平面視で前記複数の第２部分は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置され、
    平面視で前記複数の第２電極は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置され、
    平面視で前記複数の第４部分は、前記光を伝搬する方向に交差し、かつ前記第１面に沿う方向において、前記第１部分の両側に配置されている、半導体装置。
13. 請求項１記載の半導体装置において、
    平面視で前記第１電極と前記第２電極とは、前記光を伝搬する方向に交差する方向に沿って、前記第１部分を挟むように配置され、
    平面視で前記第２部分は、前記第１電極が配置される側に配置され、
    平面視で前記第４部分は、前記第２電極が配置される側に配置されている、半導体装置。
14. 請求項１記載の半導体装置において、
    前記第１半導体層はｐ型半導体で構成され、前記第２半導体層はｎ型半導体で構成されている、半導体装置。

Images