JP4260275B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4260275B2 JP4260275B2 JP07387999A JP7387999A JP4260275B2 JP 4260275 B2 JP4260275 B2 JP 4260275B2 JP 07387999 A JP07387999 A JP 07387999A JP 7387999 A JP7387999 A JP 7387999A JP 4260275 B2 JP4260275 B2 JP 4260275B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- film
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000002955 isolation Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 66
- 239000012535 impurity Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 43
- 230000001681 protective effect Effects 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000009413 insulation Methods 0.000 description 17
- 239000012528 membrane Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成された不純物拡散領域と上層配線とを電気的に接続するコンタクトプラグを自己整合的（セルフアライン）に形成した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）のより一層の高集積化が進み、各素子を更に微細に形成することが要求されている。しかし、素子の微細化が進むと、半導体基板に形成された不純物拡散領域と配線とを電気的に接続するコンタクトプラグの形成が難しくなる。
【０００３】
コンタクトプラグは、一般的に、フォトリソグラフィ技術を使用して形成される。すなわち、半導体基板上に形成された絶縁膜の上にフォトレジストを塗布し、所望のホールパターンを有するレティクル（露光マスク）を介してフォトレジストを露光する。その後、現像処理を施してフォトレジストに開口部を形成し、このフォトレジストをエッチングマスクとして絶縁膜をエッチングすることにより、絶縁膜にコンタクトホールが形成される。その後、コンタクトホールに導電材料を埋め込むことによりコンタクトプラグが形成される。
【０００４】
素子の微細化に伴ってコンタクトホールも微細化する必要がある。コンタクトホールを微細化するためにレティクルのホールパターンを小さくすると、露光時にフォトレジストに十分な光量が照射されず、ホールが未開口になることがある。これを避けるために、レティクルのホールパターンを大きくして露光量を多くしようとすると、近接するホールが接続してしまう。
【０００５】
そこで、露光時の解像度に影響されることなく微小なコンタクトプラグを形成するために、コンタクトプラグを自己整合的に製造する技術が提案されている（Y. Kohyama et al. Sympo. on VLSI Technology Digest, p17,1997、 K.N. Kim et al. Sympo. on VLSI Technology Digest, p16 ,1998）。
図９〜図１３は、コンタクトプラグを自己整合的に形成する従来の半導体装置（ＤＲＡＭ：dynamic random access memory）の製造方法を工程順に示す図である。
【０００６】
図９（ａ）に上面図、図９（ｂ）に図９（ａ）のＤ−Ｄ線による断面図を示すように、埋め込み素子分離（Shallow Trench Isolation：以下、ＳＴＩという）法により素子分離領域を形成する。すなわち、半導体基板５１に溝（Trench）を掘り、その溝内にシリコン酸化物を埋め込んで素子分離領域５２を形成する。この素子分離領域５２により、半導体基板５１が複数の素子領域５３に区画される。この例では、図９（ａ）に示すように、各素子領域５３は長円形であり、モザイク状に並んでいる。その後、半導体基板５１の各素子領域５３の表面を熱酸化させてゲート酸化膜（図示せず）を形成する。
【０００７】
次に、半導体基板５１の上側全面に、多結晶シリコン膜、タングステンシリサイド膜及びシリコン窒化膜を順次形成し、これらの多結晶シリコン膜、タングステン膜及びシリコン窒化膜をパターニングして、図１０（ａ）に上面図、図１０（ｂ）に断面図を示すように、複数本の相互に平行に配列されたワード線５４を形成する。このワード線５４は、例えば図１０（ｂ）に示すように、多結晶シリコン膜５６ａとタングステンシリサイド膜５６ｂとにより構成する。その後、素子領域５３のワード線５４の両側部分に不純物を導入する。
【０００８】
次に、半導体基板５１の上側全面にシリコン窒化膜を形成し、このシリコン窒化膜を異方性エッチングすることにより、ワード線５４の両側部分にのみシリコン窒化膜を残存させてサイドウォールスペーサを形成する。図１０（ｂ）の保護膜５７は、このサイドウォールスペーサと先に形成したワード線５４上のシリコン窒化膜により構成されている。
【０００９】
次に、図１１（ａ）に上面図、図１１（ｂ）に図１１（ａ）のＥ−Ｅ線による断面図を示すように、半導体基板５１の上にＢＰＳＧ（Boron-doped Phospho-Silicate Glass）膜を形成し、そのＢＰＳＧ膜をパターニングして、各素子領域５３に隣接する位置に素子領域５３と同一形状（長円形）のプラグ絶縁膜６１を形成する。
【００１０】
次いで、図１２に上面図、図１３（ａ）に図１２のＦ−Ｆ線による断面図、図１３（ｂ）に図１２のＧ−Ｇ線による断面図を示すように、半導体基板５１の上側全面を導電性ポリシリコンにより被覆し、そのポリシリコンをＣＭＰ（Chemical Mechanical Polishing ：化学的機械研磨）法により研磨してプラグ絶縁膜６１及び保護膜５７が露出するまで研磨する。これにより、残存した導電性ポリシリコンによりコンタクトプラグ５９（図１２中に網掛けした部分）が形成される。その後、半導体基板５１の上方に層間絶縁膜、コンタクトプラグ５９とのコンタクトを形成するためのコンタクト窓、配線（ビット線）、キャパシタ及びメタル配線を形成することにより半導体装置が完成する。
【００１１】
この方法では、コンタクトプラグ５９の大きさ及び位置は、ワード線５４及びプラグ絶縁膜６１の位置により決まるので、露光時の解像度に影響されることなく、微細で高密度なコンタクトプラグを形成することができる。
【００１２】
【発明が解決しようとする課題】
一般的に、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成された素子分離領域は基板表面よりも突出することが知られているが、上述したＳＴＩ法で素子分離領域を形成した場合も、素子分離領域が基板の表面よりも若干突出する。
【００１３】
以下、図１４〜図１９を参照して、ＳＴＩ法による素子分離領域の形成方法を更に詳細に説明するとともに、従来の問題点について説明する。但し、図１４〜図１９において、図９〜図１３と同一物には同一符号を付して、重複する部分の説明は省略する。
まず、図１４に示すように、半導体基板５１の上にストッパ膜７１としてシリコン窒化膜を形成した後、素子分離領域５２とすべき部分にトレンチ（溝）５２ａを形成する。その後、半導体基板５１の上側全面にシリコン酸化物を堆積させてトレンチ５２ａにシリコン酸化物を埋め込むとともに、基板５１の上にシリコン酸化膜７２を形成する。
【００１４】
そして、図１５に示すように、ＣＭＰ法により半導体基板５１上のシリコン酸化膜７２を研磨してストッパ膜７１を露出させる。このようにして、素子分離領域５２が形成される。
ＣＭＰ法により半導体基板５１上のシリコン酸化膜７２を研磨すると、素子を疎に形成する部分（図１４の中央部分：以下、孤立素子部ともいう）では研磨が速く進み、表面がへこむディッシングといわれる現象が発生する。このため、シリコン窒化物（ＳｉＮ）からなるストッパ膜７１はシリコン酸化膜７２に比べて研磨されにくいものの、図１５に示すように、孤立素子部にストッパ膜７１が残るようにすると、素子を密に形成する部分にはストッパ膜７１が厚く残ってしまう。その後、ストッパ膜７１は除去するが、ストッパ膜７１の厚さ分（例えば、６０ｎｍ）だけ素子分離領域５２が素子領域５３の表面から突出する。従って、素子分離領域５２の突出高さを小さくすることは困難である。
【００１５】
その後、図１６に示すように、ワード線５４及び保護膜５７を形成するが、素子分離領域５２の表面が素子領域５３の表面よりも突出すると、素子領域５３上に形成された保護膜５７の上面位置と素子分離領域５２に形成された保護膜５７の上面位置が、素子分離領域５２の突出分（図１６中にＨで示す）だけ異なる。その後、基板５１の上側全面にプラグ絶縁膜６１を形成し、コンタクトプラグを形成する部分に開口部を設けた後、この開口部を埋め込むようにして導電体膜７４を形成する。そして、これらの導電体膜７４及びプラグ絶縁膜６１をＣＭＰ研磨してコンタクトプラグを形成する。この場合、隣接するコンタクトプラグの短絡を防止するためには、素子領域の上の保護膜５７の上面が露出するまで導電体膜７４及びプラグ絶縁膜６１を研磨する必要がある。
【００１６】
ところで、図１６に示すように、素子を疎に形成する部分には導電体膜７４及びプラグ絶縁膜６１に小さな突起が形成され、素子を密に形成する部分には導電体膜７４及びプラグ絶縁膜６１に大きな突起が形成される。ＣＭＰ研磨により導電体膜７４及びプラグ絶縁膜６１を研磨する場合、小さな突起は大きな突起に比べて研磨されやすく、また、素子を疎に形成する部分ではディッシングが発生するため、各コンタクトプラグが相互に電気的に分離されるまで導電体膜７４及びプラグ絶縁膜６１を研磨すると、図１７に示すように、素子を疎に形成する部分ではワード線５４が露出したり、極端な場合にはワード線５４も研磨されて消失してしまうこともある。また、ディッシングにより半導体基板５１の上が平坦でなくなるため、その後の露光工程で焦点ずれの原因となる。
【００１７】
例えば、素子分離領域５２の突出量が６０ｎｍであり、保護膜５７の高さが約４００ｎｍ、プラグ絶縁膜６１の厚さが６００ｎｍ、プラグ絶縁膜６１に開口部を形成するときのエッチング時におけるワード線５４上の保護膜５７の膜減りが４０ｎｍであるとする。このとき、素子分離領域５２上の保護膜５７の上面位置と素子領域５３上の保護膜５７の上面位置との差は約１００ｎｍとなる。従って、素子分離領域５２の上の保護膜５７は１００ｎｍ以上研磨する必要がある。しかし、このように研磨量を多くすると、孤立素子部では保護膜５７の上部が研磨により消失してワード線５４が露出し、半導体装置の信頼性が著しく低下する。
【００１８】
なお、素子分離領域５２の突出量を低減するために、例えばフッ酸系の溶液を使用してトレンチに埋め込んだシリコン酸化物をエッチングすることも考えられる。しかし、ストッパ膜を除去する際に、図１８（ａ）に示すように、素子分離領域５２の縁部がエッチングされて凹部５２ｂが形成される。素子分離領域５２の突出高さを低くするためにエッチングを行うと、図１８（ｂ）に示すように、凹部５２ｂの深さが深くなる。そして、この凹部５２ｂに導電体（ワード線５４の一部）が埋め込まれると寄生トランジスタが発生する。この寄生トランジスタにより、図１９に示すように、横軸にゲート電圧をとり、縦軸にドレイン電流の対数をとって示すＶＧ−ＩＤ特性にハンプ（Hump）があらわれ、寄生トランジスタの影響が観測される。この寄生トランジスタのために、ＭＯＳトランジスタのしきい値電圧が低下し、オフリークが増大して、トランジスタのスタンバイ電流の増大に至ったり、回路動作マージンが減少して動作不良の原因となる。
【００１９】
以上から本発明の目的は、素子分離領域に段差が発生しても、コンタクトプラグの短絡を防止でき、かつ、配線が露出することがなく十分な信頼性を確保できる半導体装置及びその製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記した課題は、半導体基板と、前記半導体基板に設けられた複数の素子領域と、前記素子領域間に設けられて前記素子領域の表面よりも高い位置に表面を有する素子分離領域と、前記半導体基板の前記素子領域内に形成された不純物拡散領域と、前記素子領域及び前記素子分離領域の上方に形成された複数の帯状の導電層と、前記導電層の上面及び側面を被覆する第１の絶縁膜と、前記素子領域上の前記第１の絶縁膜上に形成された第２の絶縁膜と、前記素子分離領域上の前記第１の絶縁膜並びに前記素子領域上の前記第１の絶縁膜及び前記第２の絶縁膜により相互に電気的に分離され、かつ前記不純物拡散領域と電気的に接続する複数のコンタクトプラグとを有し、前記コンタクトプラグの上面と、前記素子分離領域の上方の第１の絶縁膜の上面と、前記素子領域の上方の前記第２の絶縁膜の上面とが同一面上にあることを特徴とする半導体装置により解決する。
【００２１】
例えば、素子領域の表面と素子分離領域の表面との間に段差がある場合に、従来方法でコンタクトプラグを形成するためには素子領域の上の保護膜が露出するまで導電体膜を研磨する必要があった。しかし、本発明においては、素子領域の上の第１の絶縁膜（保護膜）の上に第２の絶縁膜が残っているので、素子領域の上の第１の絶縁膜が露出するまで研磨しなくとも各コンタクトプラグを電気的に分離することができる。
【００２２】
この場合、コンタクトプラグは、例えば導電性を有するポリシリコンや、銅（Ｃｕ）又はタングステン（Ｗ）等の金属又はその合金等により形成することができる。
また、上記した課題は、半導体基板に、前記半導体基板を複数の素子領域に区画し前記素子領域の表面よりも高い位置に表面を有する素子分離領域を形成する工程と、少なくとも前記素子領域上に第１の絶縁膜を形成する工程と、前記素子分離領域及び前記素子領域の上方を通る複数の帯状の導電層を形成する工程と、前記素子領域の前記導電層の両側の前記半導体基板に不純物を導入して不純物拡散領域を形成する工程と、前記導電層の上面及び側面を第２の絶縁膜で被覆する工程と、前記第２の絶縁膜上を含む前記半導体基板の上側全面に第３の絶縁膜を形成する工程と、前記第３の絶縁膜に、複数の前記素子領域にまたがって前記不純物拡散領域にそれぞれ到達する開口部を形成する工程と、前記第３の絶縁膜上を含む前記半導体基板の上側全面に導電体を堆積させて前記開口部を埋める導電体膜を形成する工程と、前記素子分離領域の上方の前記第２の絶縁膜、及び前記素子領域の上方の前記第２の絶縁膜の少なくとも一方が露出するまで前記第３の絶縁膜及び前記導電体膜を除去し、各開口部に埋め込まれた導電体を相互に電気的に分離することによりコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法により解決する。
【００２３】
本発明においては、まず、半導体基板に素子分離領域を形成して半導体基板を複数の素子領域に区画した後、素子領域の上に第１の絶縁膜（ゲート絶縁膜）を形成する。この場合、素子分離領域の表面が素子領域の表面よりも上側に突出してもよい。
次に、半導体基板上に、ＭＯＳトランジスタ素子のゲートとなる導電層を形成し、導電層の両側部分の素子領域不純物を導入する。そして、その導電層の周囲を第２の絶縁膜（保護膜）で覆う。
【００２４】
その後、半導体基板の上側全面に絶縁物を堆積させて第３の絶縁膜（プラグ絶縁膜）を形成する。そして、この第３の絶縁膜に、複数の素子領域にまたがって各素子領域の不純物拡散領域を露出させる開口部を形成する。本発明においては、このように第３の絶縁膜に開口部を形成するので、素子領域の上の第２の絶縁膜上には第３の絶縁膜が残り、素子分離領域の上の第２の絶縁膜上には第３の絶縁膜が存在しない。
【００２５】
次いで、半導体基板の上側に不純物を導入した多結晶シリコンや、銅若しくはタングステン等の金属又は合金等からなる導電体を堆積させて、第３の絶縁膜の開口部を埋め込んだ後、例えばＣＭＰ法により各第２の絶縁膜間の開口部に埋め込まれた導電体膜が相互に電気的に分離されるまで、導電体膜及び第３の絶縁膜を除去する。この場合、本発明においては、素子領域上の第２の絶縁膜上に第３の絶縁膜が存在するので、素子分離領域上の第２の絶縁膜が露出した時点でＣＭＰを終了しても、素子領域上のコンタクトプラグが短絡することを防止できる。また、本発明方法においては、第２の絶縁膜の研磨量が少なくてもよいので、孤立素子部で配線（導電層）が露出することが回避される。
【００２６】
但し、本発明方法において、素子分離領域の突出量が少ないときはＣＭＰ研磨により素子分離領域上の第２の絶縁膜と素子領域上の第２の絶縁膜とがほぼ同時に露出するので、素子領域上の第２の絶縁膜上に第３の絶縁膜が常に残るとは限らない。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図５は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を工程順に示す断面図である。また、図６は図４（ａ）に示す工程における半導体基板の上面図である。なお、図１〜図５はいずれも図６のＡ−Ａ線に対応する位置における断面図である。
【００２８】
まず、図１（ａ）に示すように、シリコン基板１１の表面を熱酸化させてシリコン酸化膜２１を形成する。そして、このシリコン酸化膜２１の上に、ＣＶＤ法等によりシリコン窒化膜（ＳｉＮ膜）２２を形成する。その後、フォトリソグラフィによりシリコン窒化膜２２及びシリコン酸化膜２１をパターニングして、素子分離領域とする部分のシリコン基板１１の表面を露出させた後、露出した部分のシリコン基板１１をエッチングしてトレンチ（溝）２３を形成する。本実施の形態では、図６に示すように、素子領域１２は約６０度の角度で交差する２本の直線Ｘ1 ，Ｙ1 にそれぞれ平行な直線に沿って一定の間隔毎に形成する。半導体基板１１には、この素子領域１２とすべき部分を除いた領域にトレンチ２３を形成する。
【００２９】
次に、トレンチ２３の内壁面を熱酸化させて酸化膜（図示せず）を形成する。その後、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ：High Density Plasma Chemical Vapor Deposition ）法により、基板１１の上側全面にシリコン酸化物を堆積させて、該シリコン酸化物によりトレンチ２３を埋め込むとともに、基板１１上にシリコン酸化膜（図示せず）を形成する。そして、ＣＭＰ法により、基板１１の上のシリコン酸化膜を研磨して、シリコン窒化膜２２を露出させる。この場合に、シリコン酸化膜に比べてシリコン窒化膜２２のほうが研磨レートが小さいので、シリコン窒化膜２２によりシリコン基板１１の表面が保護される。これにより、図１（ｂ）に示すように、トレンチ２３に埋め込まれたシリコン酸化物からなる素子分離領域１３が形成され、この素子分離領域１３により各素子領域１２が画定される。
【００３０】
次に、シリコン窒化膜２２及びシリコン酸化膜２１を除去する。その後、シリコン基板１１の表面を酸化してスルー酸化膜といわれる薄い酸化膜２５を形成する。そして、このスルー酸化膜２５の上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして素子領域１２にウェルを形成するための不純物をイオン注入する。その後、レジストパターンを除去する。
【００３１】
次に、スルー酸化膜２５を除去した後、図２（ａ）に示すように、シリコン基板１１の素子領域１２の表面を熱酸化させて、ゲート酸化膜１５を形成する。また、基板１１の上側全面に、アモルファスシリコン膜１６ａ及びタングステンシリサイド膜１６ｂを順次形成する。アモルファスシリコン膜１６ａには例えばＰ（リン）を１．４×１０21ｃｍ-3の濃度でドープして導電性を付与する。また、タングステンシリサイド膜１６ｂの厚さは例えば１００ｎｍとする。
【００３２】
その後、タングステンシリサイド膜１６ｂの上に、反射防止膜としてシリコン酸窒化（ＳｉＯＮ）膜（図示せず）を４０ｎｍの厚さに形成し、更にその上に低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）法によりシリコン窒化（ＳｉＮ）膜２９を１３２ｎｍの厚さに形成する。そして、シリコン窒化膜２９の上にフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをマスクとして、図２（ｂ）に示すように、シリコン窒化膜２９、シリコン酸窒化膜、タングステンシリサイド膜１６ｂ及びアモルファスシリコン膜１６ａをパターニングする。これにより、アモルファスシリコン膜１６ａ及びタングステンシリサイド膜１６ｂからなるワード線１４が形成される。本実施の形態においては、図６に示すように、各素子領域１２の上にそれぞれ２本のワード線１４が通るようにする。
【００３３】
次に、ワード線１４及びシリコン窒化膜２９をマスクとして、ワード線１４の両側部分の素子領域１２に不純物を浅く導入して、不純物拡散領域（ＬＤＤ(lightly Dopes Drain)拡散領域）２０を自己整合的に形成する。
次に、ＬＰＣＶＤ法により、基板１１の上側全面にシリコン窒化膜を６０ｎｍの厚さに形成し、このシリコン窒化膜を異方性エッチングして、ワード線１４の両側にサイドウォールスペーサを形成する。図３（ａ）に示す保護膜１７は、このサイドウォールスペーサとワード線１４の上のシリコン窒化膜２９とにより構成される。なお、図示しない周辺回路部では、セル領域のゲート酸化膜１５及びワード線１４と同時にゲート酸化膜及びゲート電極を形成し、ゲート電極の両側部分の半導体基板に高濃度に不純物を導入してトランジスタを形成する。
【００３４】
次に、ＬＰＣＶＤ法により、基板１１の上側全面にストッパ膜として厚さが２０ｎｍのブランケットシリコン窒化膜（図示せず）を形成する。このシリコン窒化膜は、後工程でプラグ絶縁膜１８をエッチングする際に、素子分離領域１３の酸化物が掘られないようにするためである。
次に、図３（ｂ）に示すように、基板１１の上側全面にプラグ絶縁膜１８を約６００ｎｍの厚さに形成する。このプラグ絶縁膜１８は、例えばＴＥＯＳ（Tetra-Etoxy silane：Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を用いたＢＰＳＧにより形成する。そして、８００℃の温度に加熱することによりＢＰＳＧをフローしてその表面を平坦化する。なお、フロー後にプラグ絶縁膜１８の表面を研磨してより高い平坦性を確保するようにしてもよい。
【００３５】
そして、プラグ絶縁膜１８の上にレジストパターン（図示せず）を形成し、該レジストパターンをマスクとし、ブランケットシリコン窒化膜に対し選択比が大きくなる条件でプラグ絶縁膜１８を異方性エッチングして、図４（ａ）に示すように、プラグ絶縁膜１８及びブランケットシリコン窒化膜に開口部１８ａを形成する。この開口部１８ａは、図６に示すように、一直線上に並んだ各素子領域１２の端部間をつなぐような形状で形成する。すなわち、各開口部１８ａは、それぞれ２つの素子領域１２にまたがって各素子領域１２の端部の不純物拡散領域２０を露出させるように形成する。この場合、開口部１８ａは比較的大きなパターンであるので、フォトリソグラフィにより容易に形成することができる。
【００３６】
次に、図４（ｂ）に示すように、基板１１の上側全面にＰ（リン）濃度が例えば５．０×１０20ｃｍ-3のアモルファスシリコン膜３０を約２００ｎｍの厚さに形成する。なお、アモルファスシリコン膜３０に替えて、銅又はタングステン等の金属又は合金の膜を形成してもよい。
次いで、ポリシリコンとＢＰＳＧとの研磨レートがほぼ等しい条件で、アモルファスシリコン膜３０及びプラグ絶縁膜１８をＣＭＰ研磨し、素子分離領域１３上の保護膜１７を露出させる。このようにして、図５（ａ）に図６のＡ−Ａ線における断面図、図５（ｂ）に図６のＢ−Ｂ線における断面図を示すように、不純物領域２０と電気的に接続したコンタクトプラグ１９が自己整合的に形成され、各コンタクトプラグ１９が相互に電気的に分離される。その後、公知の方法で層間絶縁膜、コンタクトプラグ１９とのコンタクトを形成するためのコンタクト窓、配線（ビット線）、キャパシタ及びメタル配線を形成する。このようにして本発明に係る半導体装置が完成する。
【００３７】
本実施の形態においては、図５（ａ）に示すように、素子領域１２上の保護膜１７の上にはプラグ絶縁膜（ＢＰＳＧ膜）１８が残存しており、素子分離領域１３上の保護膜１７の上にはプラグ絶縁膜１８がないので、素子分離領域１３の上の保護膜１７が露出した時点で研磨を停止しても、素子領域１２のワード線１４の上方にはプラグ絶縁膜１８が残り、隣接するプラグ１９同士が短絡することがない。従って、保護膜１７を余分に研磨する必要がないため、孤立パターン部分で保護膜１７が過剰に研磨されることが抑制され、ワード線１４の露出や研磨による厚さの減少が回避される。これにより、本実施の形態によれば、微細なコンタクトプラグを比較的容易に形成することができるとともに、半導体装置の製造歩留まりが向上し、半導体装置の信頼性も向上する。
【００３８】
なお、上記実施の形態においてはプラグ絶縁膜をＣＭＰ法のみで除去する場合について説明したが、エッチング又はＣＭＰ法とエッチングとの併用により除去してもよい。
また、上記実施の形態では素子分離領域１３の表面の突出高さが比較的高く、素子領域１２上の保護膜１７の上にプラグ絶縁膜が残る場合について説明したが、素子分離領域１３の突出高さが小さいときに本発明方法を適用した場合は、素子分離領域１３上の保護膜１７と素子領域１２上の保護膜１７とがＣＭＰ研磨時にほぼ同時に露出し、素子領域１２上の保護膜１７の上にもプラグ絶縁膜は残らない。
【００３９】
（第２の実施の形態）
図７は本発明の第２の実施の形態の半導体装置の製造方法を示す断面図、図８は図７（ａ）の工程における半導体基板の上面図である。なお、本実施の形態が第１の実施の形態と異なる点は、素子領域の形状及びプラグ絶縁膜の開口部の形状が異なる点にあり、その他の部分は第１の実施の形態と同様であるので、重複する部分の説明を省略する。また、図７（ａ），（ｂ）は、図８のＣ−Ｃ線に対応する位置における断面図である。
【００４０】
本実施の形態においては、図７（ａ）及び図８に示すように、上から見たときに素子領域４２が中央部から側方に突出する突起部を有する長円形状となるように、半導体基板４１に素子分離領域４３を形成する。この素子分離領域４３は、第１の実施の形態と同様に、ＳＴＩ法により形成する。そして、半導体基板４１の上に複数のワード線４４を形成する。本実施の形態においては、ワード線４４は素子領域４２が並ぶ方向に直交するように、かつ各素子領域４２の中央部近傍の上をそれぞれ２本のワード線４４が通り、更に各素子領域４２の両端部の上にもワード線４４が通るように形成する。
【００４１】
次に、素子領域４２のワード線４４の両側部分に不純物を浅く導入して、不純物拡散領域（ＬＤＤ拡散領域）５０を形成する。そして、各ワード線４４の周囲に保護膜４７を形成してワード線４４を覆う。
次に、半導体基板４１の上側全面にプラグ絶縁膜４８を形成し、このプラグ絶縁膜４８に開口部４８ａを形成する。この場合、図８に示すように、各開口部４８ａは、それぞれ２つの素子領域４２にまたがって、かつ素子領域４２とほぼ同じ形状に形成する。但し、各素子領域４２の突起部の向く方向と各開口部４８ａの突起部との向く方向とは逆方向とし、素子領域４２の突起部と開口部４８ａの突起部とが重なるようにする。
【００４２】
次いで、半導体基板４１の上側全面に不純物をドープした多結晶シリコンを堆積させて、開口部４２ａを多結晶シリコンで埋め込むとともに、プラグ絶縁膜４２上に多結晶シリコン膜を形成する。
その後、ＣＭＰ法により素子分離領域４３上の保護膜４７が露出するまで多結晶シリコン膜及びプラグ絶縁膜４８を研磨する。これより、図８（ｂ）に示すように、開口部４８ａ内に埋め込まれた多結晶シリコンが素子領域４２上の保護膜４７上に残存したプラグ絶縁膜４２又は素子分離領域４３上の保護膜４７により分離されて、相互に電気的に分離されたコンタクトプラグ４９が形成される。
【００４３】
本実施の形態においても、素子分離領域４３の突出高さが高いときには素子領域４２の上の保護膜の上にプラグ絶縁膜４８が残り、このプラグ絶縁膜４８により各コンタクトプラグ４９の間の短絡を確実に防止することができる。これにより、第１の実施の形態と同様に微細なコンタクトプラグを比較的容易に形成することができて、半導体装置のより一層の高集積化及び歩留まりの向上に貢献するという効果を奏する。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、素子領域上の第１の絶縁膜上に第２の絶縁膜が存在し、第１の絶縁膜又は第１の絶縁膜と第２の絶縁膜とにより各コンタクトプラグが相互に電気的に分離される。これにより、素子分離領域が半導体基板の表面（素子領域の表面）より突出していても、各コンタクトプラグが確実に分離され、短絡不良の発生が回避される。
【００４５】
また、本発明の半導体装置の製造方法によれは、半導体基板上に導電層（配線）及びその導電層を覆う第２の絶縁膜を形成した後、基板上側の全面に第３の絶縁膜を形成し、この第３の絶縁膜に複数の素子領域にまたがって素子領域内の不純物拡散領域にそれぞれ到達する開口部を形成する。そして、この開口部に導電体を埋め込み、ＣＭＰ研磨等の方法により第３の絶縁膜及び導電体膜を除去してコンタクトプラグを形成する。従って、素子分離領域の表面と素子領域の表面との間に段差があっても、各コンタクトプラグを確実に分離することができる。また、第２の絶縁膜の研磨量が少なくても各コンタクトプラグを確実に分離することができるため、孤立素子部の導電層を被覆する第２の絶縁膜が過剰に研磨されて導電膜が露出するというような不具合の発生を防止でき、半導体装置の製造歩留まりが向上するとともに半導体装置の信頼性が向上するという効果が得られる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その１）である。
【図２】図２は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その４）である。
【図５】図５は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その５）である。
【図６】図６は図４（ａ）に示す工程における半導体基板の上面図である。
【図７】図７は本発明の第２の実施の形態の半導体装置の製造方法を示す断面図である。
【図８】図８は図７（ａ）の工程における半導体基板の上面図である。
【図９】図９は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その１）である。
【図１０】図１０は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その２）である。
【図１１】図１１は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その３）である。
【図１２】図１２は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その４）である。
【図１３】図１３（ａ）は図１２のＦ−Ｆ線による断面図、図１３（ｂ）は図１２のＧ−Ｇ線による断面図である。
【図１４】図１４はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その１）である。
【図１５】図１５はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その２）である。
【図１６】図１６はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その３）である。
【図１７】図１７はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その４）である。
【図１８】図１８は素子分離領域の突出高さをエッチングにより低減する場合の問題点を示す図（その１）である。
【図１９】図１９は素子分離領域の突出高さをエッチングにより低減する場合の問題点を示す図（その２）であり、寄生トランジスタによるＶＧ−ＩＤ特性の影響を示す図である。
【符号の説明】
１１，４１，５１ 半導体基板、
１２，４２，５３ 素子領域、
１３，４３，５２ 素子分離領域、
１４，４４，５４ ワード線、
１５，４５ ゲート酸化膜、
１７，４７，５７ 保護膜、
１８，４８．４８，６１ プラグ絶縁膜、
１８ａ，４８ａ プラグ絶縁膜の開口部、
１９，４９，５９ コンタクトプラグ、
２０，５０，６０ 不純物拡散領域、
３０，７４ 導電体膜、
５３ｂ 素子分離領域の凹部、
７１ ストッパ膜（シリコン窒化膜）
７２ シリコン酸化膜。
【発明の属する技術分野】
本発明は、半導体基板に形成された不純物拡散領域と上層配線とを電気的に接続するコンタクトプラグを自己整合的（セルフアライン）に形成した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）のより一層の高集積化が進み、各素子を更に微細に形成することが要求されている。しかし、素子の微細化が進むと、半導体基板に形成された不純物拡散領域と配線とを電気的に接続するコンタクトプラグの形成が難しくなる。
【０００３】
コンタクトプラグは、一般的に、フォトリソグラフィ技術を使用して形成される。すなわち、半導体基板上に形成された絶縁膜の上にフォトレジストを塗布し、所望のホールパターンを有するレティクル（露光マスク）を介してフォトレジストを露光する。その後、現像処理を施してフォトレジストに開口部を形成し、このフォトレジストをエッチングマスクとして絶縁膜をエッチングすることにより、絶縁膜にコンタクトホールが形成される。その後、コンタクトホールに導電材料を埋め込むことによりコンタクトプラグが形成される。
【０００４】
素子の微細化に伴ってコンタクトホールも微細化する必要がある。コンタクトホールを微細化するためにレティクルのホールパターンを小さくすると、露光時にフォトレジストに十分な光量が照射されず、ホールが未開口になることがある。これを避けるために、レティクルのホールパターンを大きくして露光量を多くしようとすると、近接するホールが接続してしまう。
【０００５】
そこで、露光時の解像度に影響されることなく微小なコンタクトプラグを形成するために、コンタクトプラグを自己整合的に製造する技術が提案されている（Y. Kohyama et al. Sympo. on VLSI Technology Digest, p17,1997、 K.N. Kim et al. Sympo. on VLSI Technology Digest, p16 ,1998）。
図９〜図１３は、コンタクトプラグを自己整合的に形成する従来の半導体装置（ＤＲＡＭ：dynamic random access memory）の製造方法を工程順に示す図である。
【０００６】
図９（ａ）に上面図、図９（ｂ）に図９（ａ）のＤ−Ｄ線による断面図を示すように、埋め込み素子分離（Shallow Trench Isolation：以下、ＳＴＩという）法により素子分離領域を形成する。すなわち、半導体基板５１に溝（Trench）を掘り、その溝内にシリコン酸化物を埋め込んで素子分離領域５２を形成する。この素子分離領域５２により、半導体基板５１が複数の素子領域５３に区画される。この例では、図９（ａ）に示すように、各素子領域５３は長円形であり、モザイク状に並んでいる。その後、半導体基板５１の各素子領域５３の表面を熱酸化させてゲート酸化膜（図示せず）を形成する。
【０００７】
次に、半導体基板５１の上側全面に、多結晶シリコン膜、タングステンシリサイド膜及びシリコン窒化膜を順次形成し、これらの多結晶シリコン膜、タングステン膜及びシリコン窒化膜をパターニングして、図１０（ａ）に上面図、図１０（ｂ）に断面図を示すように、複数本の相互に平行に配列されたワード線５４を形成する。このワード線５４は、例えば図１０（ｂ）に示すように、多結晶シリコン膜５６ａとタングステンシリサイド膜５６ｂとにより構成する。その後、素子領域５３のワード線５４の両側部分に不純物を導入する。
【０００８】
次に、半導体基板５１の上側全面にシリコン窒化膜を形成し、このシリコン窒化膜を異方性エッチングすることにより、ワード線５４の両側部分にのみシリコン窒化膜を残存させてサイドウォールスペーサを形成する。図１０（ｂ）の保護膜５７は、このサイドウォールスペーサと先に形成したワード線５４上のシリコン窒化膜により構成されている。
【０００９】
次に、図１１（ａ）に上面図、図１１（ｂ）に図１１（ａ）のＥ−Ｅ線による断面図を示すように、半導体基板５１の上にＢＰＳＧ（Boron-doped Phospho-Silicate Glass）膜を形成し、そのＢＰＳＧ膜をパターニングして、各素子領域５３に隣接する位置に素子領域５３と同一形状（長円形）のプラグ絶縁膜６１を形成する。
【００１０】
次いで、図１２に上面図、図１３（ａ）に図１２のＦ−Ｆ線による断面図、図１３（ｂ）に図１２のＧ−Ｇ線による断面図を示すように、半導体基板５１の上側全面を導電性ポリシリコンにより被覆し、そのポリシリコンをＣＭＰ（Chemical Mechanical Polishing ：化学的機械研磨）法により研磨してプラグ絶縁膜６１及び保護膜５７が露出するまで研磨する。これにより、残存した導電性ポリシリコンによりコンタクトプラグ５９（図１２中に網掛けした部分）が形成される。その後、半導体基板５１の上方に層間絶縁膜、コンタクトプラグ５９とのコンタクトを形成するためのコンタクト窓、配線（ビット線）、キャパシタ及びメタル配線を形成することにより半導体装置が完成する。
【００１１】
この方法では、コンタクトプラグ５９の大きさ及び位置は、ワード線５４及びプラグ絶縁膜６１の位置により決まるので、露光時の解像度に影響されることなく、微細で高密度なコンタクトプラグを形成することができる。
【００１２】
【発明が解決しようとする課題】
一般的に、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成された素子分離領域は基板表面よりも突出することが知られているが、上述したＳＴＩ法で素子分離領域を形成した場合も、素子分離領域が基板の表面よりも若干突出する。
【００１３】
以下、図１４〜図１９を参照して、ＳＴＩ法による素子分離領域の形成方法を更に詳細に説明するとともに、従来の問題点について説明する。但し、図１４〜図１９において、図９〜図１３と同一物には同一符号を付して、重複する部分の説明は省略する。
まず、図１４に示すように、半導体基板５１の上にストッパ膜７１としてシリコン窒化膜を形成した後、素子分離領域５２とすべき部分にトレンチ（溝）５２ａを形成する。その後、半導体基板５１の上側全面にシリコン酸化物を堆積させてトレンチ５２ａにシリコン酸化物を埋め込むとともに、基板５１の上にシリコン酸化膜７２を形成する。
【００１４】
そして、図１５に示すように、ＣＭＰ法により半導体基板５１上のシリコン酸化膜７２を研磨してストッパ膜７１を露出させる。このようにして、素子分離領域５２が形成される。
ＣＭＰ法により半導体基板５１上のシリコン酸化膜７２を研磨すると、素子を疎に形成する部分（図１４の中央部分：以下、孤立素子部ともいう）では研磨が速く進み、表面がへこむディッシングといわれる現象が発生する。このため、シリコン窒化物（ＳｉＮ）からなるストッパ膜７１はシリコン酸化膜７２に比べて研磨されにくいものの、図１５に示すように、孤立素子部にストッパ膜７１が残るようにすると、素子を密に形成する部分にはストッパ膜７１が厚く残ってしまう。その後、ストッパ膜７１は除去するが、ストッパ膜７１の厚さ分（例えば、６０ｎｍ）だけ素子分離領域５２が素子領域５３の表面から突出する。従って、素子分離領域５２の突出高さを小さくすることは困難である。
【００１５】
その後、図１６に示すように、ワード線５４及び保護膜５７を形成するが、素子分離領域５２の表面が素子領域５３の表面よりも突出すると、素子領域５３上に形成された保護膜５７の上面位置と素子分離領域５２に形成された保護膜５７の上面位置が、素子分離領域５２の突出分（図１６中にＨで示す）だけ異なる。その後、基板５１の上側全面にプラグ絶縁膜６１を形成し、コンタクトプラグを形成する部分に開口部を設けた後、この開口部を埋め込むようにして導電体膜７４を形成する。そして、これらの導電体膜７４及びプラグ絶縁膜６１をＣＭＰ研磨してコンタクトプラグを形成する。この場合、隣接するコンタクトプラグの短絡を防止するためには、素子領域の上の保護膜５７の上面が露出するまで導電体膜７４及びプラグ絶縁膜６１を研磨する必要がある。
【００１６】
ところで、図１６に示すように、素子を疎に形成する部分には導電体膜７４及びプラグ絶縁膜６１に小さな突起が形成され、素子を密に形成する部分には導電体膜７４及びプラグ絶縁膜６１に大きな突起が形成される。ＣＭＰ研磨により導電体膜７４及びプラグ絶縁膜６１を研磨する場合、小さな突起は大きな突起に比べて研磨されやすく、また、素子を疎に形成する部分ではディッシングが発生するため、各コンタクトプラグが相互に電気的に分離されるまで導電体膜７４及びプラグ絶縁膜６１を研磨すると、図１７に示すように、素子を疎に形成する部分ではワード線５４が露出したり、極端な場合にはワード線５４も研磨されて消失してしまうこともある。また、ディッシングにより半導体基板５１の上が平坦でなくなるため、その後の露光工程で焦点ずれの原因となる。
【００１７】
例えば、素子分離領域５２の突出量が６０ｎｍであり、保護膜５７の高さが約４００ｎｍ、プラグ絶縁膜６１の厚さが６００ｎｍ、プラグ絶縁膜６１に開口部を形成するときのエッチング時におけるワード線５４上の保護膜５７の膜減りが４０ｎｍであるとする。このとき、素子分離領域５２上の保護膜５７の上面位置と素子領域５３上の保護膜５７の上面位置との差は約１００ｎｍとなる。従って、素子分離領域５２の上の保護膜５７は１００ｎｍ以上研磨する必要がある。しかし、このように研磨量を多くすると、孤立素子部では保護膜５７の上部が研磨により消失してワード線５４が露出し、半導体装置の信頼性が著しく低下する。
【００１８】
なお、素子分離領域５２の突出量を低減するために、例えばフッ酸系の溶液を使用してトレンチに埋め込んだシリコン酸化物をエッチングすることも考えられる。しかし、ストッパ膜を除去する際に、図１８（ａ）に示すように、素子分離領域５２の縁部がエッチングされて凹部５２ｂが形成される。素子分離領域５２の突出高さを低くするためにエッチングを行うと、図１８（ｂ）に示すように、凹部５２ｂの深さが深くなる。そして、この凹部５２ｂに導電体（ワード線５４の一部）が埋め込まれると寄生トランジスタが発生する。この寄生トランジスタにより、図１９に示すように、横軸にゲート電圧をとり、縦軸にドレイン電流の対数をとって示すＶＧ−ＩＤ特性にハンプ（Hump）があらわれ、寄生トランジスタの影響が観測される。この寄生トランジスタのために、ＭＯＳトランジスタのしきい値電圧が低下し、オフリークが増大して、トランジスタのスタンバイ電流の増大に至ったり、回路動作マージンが減少して動作不良の原因となる。
【００１９】
以上から本発明の目的は、素子分離領域に段差が発生しても、コンタクトプラグの短絡を防止でき、かつ、配線が露出することがなく十分な信頼性を確保できる半導体装置及びその製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記した課題は、半導体基板と、前記半導体基板に設けられた複数の素子領域と、前記素子領域間に設けられて前記素子領域の表面よりも高い位置に表面を有する素子分離領域と、前記半導体基板の前記素子領域内に形成された不純物拡散領域と、前記素子領域及び前記素子分離領域の上方に形成された複数の帯状の導電層と、前記導電層の上面及び側面を被覆する第１の絶縁膜と、前記素子領域上の前記第１の絶縁膜上に形成された第２の絶縁膜と、前記素子分離領域上の前記第１の絶縁膜並びに前記素子領域上の前記第１の絶縁膜及び前記第２の絶縁膜により相互に電気的に分離され、かつ前記不純物拡散領域と電気的に接続する複数のコンタクトプラグとを有し、前記コンタクトプラグの上面と、前記素子分離領域の上方の第１の絶縁膜の上面と、前記素子領域の上方の前記第２の絶縁膜の上面とが同一面上にあることを特徴とする半導体装置により解決する。
【００２１】
例えば、素子領域の表面と素子分離領域の表面との間に段差がある場合に、従来方法でコンタクトプラグを形成するためには素子領域の上の保護膜が露出するまで導電体膜を研磨する必要があった。しかし、本発明においては、素子領域の上の第１の絶縁膜（保護膜）の上に第２の絶縁膜が残っているので、素子領域の上の第１の絶縁膜が露出するまで研磨しなくとも各コンタクトプラグを電気的に分離することができる。
【００２２】
この場合、コンタクトプラグは、例えば導電性を有するポリシリコンや、銅（Ｃｕ）又はタングステン（Ｗ）等の金属又はその合金等により形成することができる。
また、上記した課題は、半導体基板に、前記半導体基板を複数の素子領域に区画し前記素子領域の表面よりも高い位置に表面を有する素子分離領域を形成する工程と、少なくとも前記素子領域上に第１の絶縁膜を形成する工程と、前記素子分離領域及び前記素子領域の上方を通る複数の帯状の導電層を形成する工程と、前記素子領域の前記導電層の両側の前記半導体基板に不純物を導入して不純物拡散領域を形成する工程と、前記導電層の上面及び側面を第２の絶縁膜で被覆する工程と、前記第２の絶縁膜上を含む前記半導体基板の上側全面に第３の絶縁膜を形成する工程と、前記第３の絶縁膜に、複数の前記素子領域にまたがって前記不純物拡散領域にそれぞれ到達する開口部を形成する工程と、前記第３の絶縁膜上を含む前記半導体基板の上側全面に導電体を堆積させて前記開口部を埋める導電体膜を形成する工程と、前記素子分離領域の上方の前記第２の絶縁膜、及び前記素子領域の上方の前記第２の絶縁膜の少なくとも一方が露出するまで前記第３の絶縁膜及び前記導電体膜を除去し、各開口部に埋め込まれた導電体を相互に電気的に分離することによりコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法により解決する。
【００２３】
本発明においては、まず、半導体基板に素子分離領域を形成して半導体基板を複数の素子領域に区画した後、素子領域の上に第１の絶縁膜（ゲート絶縁膜）を形成する。この場合、素子分離領域の表面が素子領域の表面よりも上側に突出してもよい。
次に、半導体基板上に、ＭＯＳトランジスタ素子のゲートとなる導電層を形成し、導電層の両側部分の素子領域不純物を導入する。そして、その導電層の周囲を第２の絶縁膜（保護膜）で覆う。
【００２４】
その後、半導体基板の上側全面に絶縁物を堆積させて第３の絶縁膜（プラグ絶縁膜）を形成する。そして、この第３の絶縁膜に、複数の素子領域にまたがって各素子領域の不純物拡散領域を露出させる開口部を形成する。本発明においては、このように第３の絶縁膜に開口部を形成するので、素子領域の上の第２の絶縁膜上には第３の絶縁膜が残り、素子分離領域の上の第２の絶縁膜上には第３の絶縁膜が存在しない。
【００２５】
次いで、半導体基板の上側に不純物を導入した多結晶シリコンや、銅若しくはタングステン等の金属又は合金等からなる導電体を堆積させて、第３の絶縁膜の開口部を埋め込んだ後、例えばＣＭＰ法により各第２の絶縁膜間の開口部に埋め込まれた導電体膜が相互に電気的に分離されるまで、導電体膜及び第３の絶縁膜を除去する。この場合、本発明においては、素子領域上の第２の絶縁膜上に第３の絶縁膜が存在するので、素子分離領域上の第２の絶縁膜が露出した時点でＣＭＰを終了しても、素子領域上のコンタクトプラグが短絡することを防止できる。また、本発明方法においては、第２の絶縁膜の研磨量が少なくてもよいので、孤立素子部で配線（導電層）が露出することが回避される。
【００２６】
但し、本発明方法において、素子分離領域の突出量が少ないときはＣＭＰ研磨により素子分離領域上の第２の絶縁膜と素子領域上の第２の絶縁膜とがほぼ同時に露出するので、素子領域上の第２の絶縁膜上に第３の絶縁膜が常に残るとは限らない。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図５は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を工程順に示す断面図である。また、図６は図４（ａ）に示す工程における半導体基板の上面図である。なお、図１〜図５はいずれも図６のＡ−Ａ線に対応する位置における断面図である。
【００２８】
まず、図１（ａ）に示すように、シリコン基板１１の表面を熱酸化させてシリコン酸化膜２１を形成する。そして、このシリコン酸化膜２１の上に、ＣＶＤ法等によりシリコン窒化膜（ＳｉＮ膜）２２を形成する。その後、フォトリソグラフィによりシリコン窒化膜２２及びシリコン酸化膜２１をパターニングして、素子分離領域とする部分のシリコン基板１１の表面を露出させた後、露出した部分のシリコン基板１１をエッチングしてトレンチ（溝）２３を形成する。本実施の形態では、図６に示すように、素子領域１２は約６０度の角度で交差する２本の直線Ｘ1 ，Ｙ1 にそれぞれ平行な直線に沿って一定の間隔毎に形成する。半導体基板１１には、この素子領域１２とすべき部分を除いた領域にトレンチ２３を形成する。
【００２９】
次に、トレンチ２３の内壁面を熱酸化させて酸化膜（図示せず）を形成する。その後、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ：High Density Plasma Chemical Vapor Deposition ）法により、基板１１の上側全面にシリコン酸化物を堆積させて、該シリコン酸化物によりトレンチ２３を埋め込むとともに、基板１１上にシリコン酸化膜（図示せず）を形成する。そして、ＣＭＰ法により、基板１１の上のシリコン酸化膜を研磨して、シリコン窒化膜２２を露出させる。この場合に、シリコン酸化膜に比べてシリコン窒化膜２２のほうが研磨レートが小さいので、シリコン窒化膜２２によりシリコン基板１１の表面が保護される。これにより、図１（ｂ）に示すように、トレンチ２３に埋め込まれたシリコン酸化物からなる素子分離領域１３が形成され、この素子分離領域１３により各素子領域１２が画定される。
【００３０】
次に、シリコン窒化膜２２及びシリコン酸化膜２１を除去する。その後、シリコン基板１１の表面を酸化してスルー酸化膜といわれる薄い酸化膜２５を形成する。そして、このスルー酸化膜２５の上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして素子領域１２にウェルを形成するための不純物をイオン注入する。その後、レジストパターンを除去する。
【００３１】
次に、スルー酸化膜２５を除去した後、図２（ａ）に示すように、シリコン基板１１の素子領域１２の表面を熱酸化させて、ゲート酸化膜１５を形成する。また、基板１１の上側全面に、アモルファスシリコン膜１６ａ及びタングステンシリサイド膜１６ｂを順次形成する。アモルファスシリコン膜１６ａには例えばＰ（リン）を１．４×１０21ｃｍ-3の濃度でドープして導電性を付与する。また、タングステンシリサイド膜１６ｂの厚さは例えば１００ｎｍとする。
【００３２】
その後、タングステンシリサイド膜１６ｂの上に、反射防止膜としてシリコン酸窒化（ＳｉＯＮ）膜（図示せず）を４０ｎｍの厚さに形成し、更にその上に低圧ＣＶＤ（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）法によりシリコン窒化（ＳｉＮ）膜２９を１３２ｎｍの厚さに形成する。そして、シリコン窒化膜２９の上にフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをマスクとして、図２（ｂ）に示すように、シリコン窒化膜２９、シリコン酸窒化膜、タングステンシリサイド膜１６ｂ及びアモルファスシリコン膜１６ａをパターニングする。これにより、アモルファスシリコン膜１６ａ及びタングステンシリサイド膜１６ｂからなるワード線１４が形成される。本実施の形態においては、図６に示すように、各素子領域１２の上にそれぞれ２本のワード線１４が通るようにする。
【００３３】
次に、ワード線１４及びシリコン窒化膜２９をマスクとして、ワード線１４の両側部分の素子領域１２に不純物を浅く導入して、不純物拡散領域（ＬＤＤ(lightly Dopes Drain)拡散領域）２０を自己整合的に形成する。
次に、ＬＰＣＶＤ法により、基板１１の上側全面にシリコン窒化膜を６０ｎｍの厚さに形成し、このシリコン窒化膜を異方性エッチングして、ワード線１４の両側にサイドウォールスペーサを形成する。図３（ａ）に示す保護膜１７は、このサイドウォールスペーサとワード線１４の上のシリコン窒化膜２９とにより構成される。なお、図示しない周辺回路部では、セル領域のゲート酸化膜１５及びワード線１４と同時にゲート酸化膜及びゲート電極を形成し、ゲート電極の両側部分の半導体基板に高濃度に不純物を導入してトランジスタを形成する。
【００３４】
次に、ＬＰＣＶＤ法により、基板１１の上側全面にストッパ膜として厚さが２０ｎｍのブランケットシリコン窒化膜（図示せず）を形成する。このシリコン窒化膜は、後工程でプラグ絶縁膜１８をエッチングする際に、素子分離領域１３の酸化物が掘られないようにするためである。
次に、図３（ｂ）に示すように、基板１１の上側全面にプラグ絶縁膜１８を約６００ｎｍの厚さに形成する。このプラグ絶縁膜１８は、例えばＴＥＯＳ（Tetra-Etoxy silane：Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を用いたＢＰＳＧにより形成する。そして、８００℃の温度に加熱することによりＢＰＳＧをフローしてその表面を平坦化する。なお、フロー後にプラグ絶縁膜１８の表面を研磨してより高い平坦性を確保するようにしてもよい。
【００３５】
そして、プラグ絶縁膜１８の上にレジストパターン（図示せず）を形成し、該レジストパターンをマスクとし、ブランケットシリコン窒化膜に対し選択比が大きくなる条件でプラグ絶縁膜１８を異方性エッチングして、図４（ａ）に示すように、プラグ絶縁膜１８及びブランケットシリコン窒化膜に開口部１８ａを形成する。この開口部１８ａは、図６に示すように、一直線上に並んだ各素子領域１２の端部間をつなぐような形状で形成する。すなわち、各開口部１８ａは、それぞれ２つの素子領域１２にまたがって各素子領域１２の端部の不純物拡散領域２０を露出させるように形成する。この場合、開口部１８ａは比較的大きなパターンであるので、フォトリソグラフィにより容易に形成することができる。
【００３６】
次に、図４（ｂ）に示すように、基板１１の上側全面にＰ（リン）濃度が例えば５．０×１０20ｃｍ-3のアモルファスシリコン膜３０を約２００ｎｍの厚さに形成する。なお、アモルファスシリコン膜３０に替えて、銅又はタングステン等の金属又は合金の膜を形成してもよい。
次いで、ポリシリコンとＢＰＳＧとの研磨レートがほぼ等しい条件で、アモルファスシリコン膜３０及びプラグ絶縁膜１８をＣＭＰ研磨し、素子分離領域１３上の保護膜１７を露出させる。このようにして、図５（ａ）に図６のＡ−Ａ線における断面図、図５（ｂ）に図６のＢ−Ｂ線における断面図を示すように、不純物領域２０と電気的に接続したコンタクトプラグ１９が自己整合的に形成され、各コンタクトプラグ１９が相互に電気的に分離される。その後、公知の方法で層間絶縁膜、コンタクトプラグ１９とのコンタクトを形成するためのコンタクト窓、配線（ビット線）、キャパシタ及びメタル配線を形成する。このようにして本発明に係る半導体装置が完成する。
【００３７】
本実施の形態においては、図５（ａ）に示すように、素子領域１２上の保護膜１７の上にはプラグ絶縁膜（ＢＰＳＧ膜）１８が残存しており、素子分離領域１３上の保護膜１７の上にはプラグ絶縁膜１８がないので、素子分離領域１３の上の保護膜１７が露出した時点で研磨を停止しても、素子領域１２のワード線１４の上方にはプラグ絶縁膜１８が残り、隣接するプラグ１９同士が短絡することがない。従って、保護膜１７を余分に研磨する必要がないため、孤立パターン部分で保護膜１７が過剰に研磨されることが抑制され、ワード線１４の露出や研磨による厚さの減少が回避される。これにより、本実施の形態によれば、微細なコンタクトプラグを比較的容易に形成することができるとともに、半導体装置の製造歩留まりが向上し、半導体装置の信頼性も向上する。
【００３８】
なお、上記実施の形態においてはプラグ絶縁膜をＣＭＰ法のみで除去する場合について説明したが、エッチング又はＣＭＰ法とエッチングとの併用により除去してもよい。
また、上記実施の形態では素子分離領域１３の表面の突出高さが比較的高く、素子領域１２上の保護膜１７の上にプラグ絶縁膜が残る場合について説明したが、素子分離領域１３の突出高さが小さいときに本発明方法を適用した場合は、素子分離領域１３上の保護膜１７と素子領域１２上の保護膜１７とがＣＭＰ研磨時にほぼ同時に露出し、素子領域１２上の保護膜１７の上にもプラグ絶縁膜は残らない。
【００３９】
（第２の実施の形態）
図７は本発明の第２の実施の形態の半導体装置の製造方法を示す断面図、図８は図７（ａ）の工程における半導体基板の上面図である。なお、本実施の形態が第１の実施の形態と異なる点は、素子領域の形状及びプラグ絶縁膜の開口部の形状が異なる点にあり、その他の部分は第１の実施の形態と同様であるので、重複する部分の説明を省略する。また、図７（ａ），（ｂ）は、図８のＣ−Ｃ線に対応する位置における断面図である。
【００４０】
本実施の形態においては、図７（ａ）及び図８に示すように、上から見たときに素子領域４２が中央部から側方に突出する突起部を有する長円形状となるように、半導体基板４１に素子分離領域４３を形成する。この素子分離領域４３は、第１の実施の形態と同様に、ＳＴＩ法により形成する。そして、半導体基板４１の上に複数のワード線４４を形成する。本実施の形態においては、ワード線４４は素子領域４２が並ぶ方向に直交するように、かつ各素子領域４２の中央部近傍の上をそれぞれ２本のワード線４４が通り、更に各素子領域４２の両端部の上にもワード線４４が通るように形成する。
【００４１】
次に、素子領域４２のワード線４４の両側部分に不純物を浅く導入して、不純物拡散領域（ＬＤＤ拡散領域）５０を形成する。そして、各ワード線４４の周囲に保護膜４７を形成してワード線４４を覆う。
次に、半導体基板４１の上側全面にプラグ絶縁膜４８を形成し、このプラグ絶縁膜４８に開口部４８ａを形成する。この場合、図８に示すように、各開口部４８ａは、それぞれ２つの素子領域４２にまたがって、かつ素子領域４２とほぼ同じ形状に形成する。但し、各素子領域４２の突起部の向く方向と各開口部４８ａの突起部との向く方向とは逆方向とし、素子領域４２の突起部と開口部４８ａの突起部とが重なるようにする。
【００４２】
次いで、半導体基板４１の上側全面に不純物をドープした多結晶シリコンを堆積させて、開口部４２ａを多結晶シリコンで埋め込むとともに、プラグ絶縁膜４２上に多結晶シリコン膜を形成する。
その後、ＣＭＰ法により素子分離領域４３上の保護膜４７が露出するまで多結晶シリコン膜及びプラグ絶縁膜４８を研磨する。これより、図８（ｂ）に示すように、開口部４８ａ内に埋め込まれた多結晶シリコンが素子領域４２上の保護膜４７上に残存したプラグ絶縁膜４２又は素子分離領域４３上の保護膜４７により分離されて、相互に電気的に分離されたコンタクトプラグ４９が形成される。
【００４３】
本実施の形態においても、素子分離領域４３の突出高さが高いときには素子領域４２の上の保護膜の上にプラグ絶縁膜４８が残り、このプラグ絶縁膜４８により各コンタクトプラグ４９の間の短絡を確実に防止することができる。これにより、第１の実施の形態と同様に微細なコンタクトプラグを比較的容易に形成することができて、半導体装置のより一層の高集積化及び歩留まりの向上に貢献するという効果を奏する。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、素子領域上の第１の絶縁膜上に第２の絶縁膜が存在し、第１の絶縁膜又は第１の絶縁膜と第２の絶縁膜とにより各コンタクトプラグが相互に電気的に分離される。これにより、素子分離領域が半導体基板の表面（素子領域の表面）より突出していても、各コンタクトプラグが確実に分離され、短絡不良の発生が回避される。
【００４５】
また、本発明の半導体装置の製造方法によれは、半導体基板上に導電層（配線）及びその導電層を覆う第２の絶縁膜を形成した後、基板上側の全面に第３の絶縁膜を形成し、この第３の絶縁膜に複数の素子領域にまたがって素子領域内の不純物拡散領域にそれぞれ到達する開口部を形成する。そして、この開口部に導電体を埋め込み、ＣＭＰ研磨等の方法により第３の絶縁膜及び導電体膜を除去してコンタクトプラグを形成する。従って、素子分離領域の表面と素子領域の表面との間に段差があっても、各コンタクトプラグを確実に分離することができる。また、第２の絶縁膜の研磨量が少なくても各コンタクトプラグを確実に分離することができるため、孤立素子部の導電層を被覆する第２の絶縁膜が過剰に研磨されて導電膜が露出するというような不具合の発生を防止でき、半導体装置の製造歩留まりが向上するとともに半導体装置の信頼性が向上するという効果が得られる。
【図面の簡単な説明】
【図１】図１は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その１）である。
【図２】図２は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その４）である。
【図５】図５は本発明の第１の実施の形態の半導体装置（ＤＲＡＭ）の製造方法を示す断面図（その５）である。
【図６】図６は図４（ａ）に示す工程における半導体基板の上面図である。
【図７】図７は本発明の第２の実施の形態の半導体装置の製造方法を示す断面図である。
【図８】図８は図７（ａ）の工程における半導体基板の上面図である。
【図９】図９は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その１）である。
【図１０】図１０は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その２）である。
【図１１】図１１は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その３）である。
【図１２】図１２は従来の半導体装置（ＤＲＡＭ）の製造方法を示す図（その４）である。
【図１３】図１３（ａ）は図１２のＦ−Ｆ線による断面図、図１３（ｂ）は図１２のＧ−Ｇ線による断面図である。
【図１４】図１４はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その１）である。
【図１５】図１５はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その２）である。
【図１６】図１６はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その３）である。
【図１７】図１７はＳＴＩ法による素子分離領域の形成方法及び従来の問題点を示す図（その４）である。
【図１８】図１８は素子分離領域の突出高さをエッチングにより低減する場合の問題点を示す図（その１）である。
【図１９】図１９は素子分離領域の突出高さをエッチングにより低減する場合の問題点を示す図（その２）であり、寄生トランジスタによるＶＧ−ＩＤ特性の影響を示す図である。
【符号の説明】
１１，４１，５１ 半導体基板、
１２，４２，５３ 素子領域、
１３，４３，５２ 素子分離領域、
１４，４４，５４ ワード線、
１５，４５ ゲート酸化膜、
１７，４７，５７ 保護膜、
１８，４８．４８，６１ プラグ絶縁膜、
１８ａ，４８ａ プラグ絶縁膜の開口部、
１９，４９，５９ コンタクトプラグ、
２０，５０，６０ 不純物拡散領域、
３０，７４ 導電体膜、
５３ｂ 素子分離領域の凹部、
７１ ストッパ膜（シリコン窒化膜）
７２ シリコン酸化膜。
Claims (9)
- 半導体基板と、
前記半導体基板に設けられた複数の素子領域と、
前記素子領域間に設けられて前記素子領域の表面よりも高い位置に表面を有する素子分離領域と、
前記半導体基板の前記素子領域内に形成された不純物拡散領域と、
前記素子領域及び前記素子分離領域の上方に形成された複数の帯状の導電層と、
前記導電層の上面及び側面を被覆する第１の絶縁膜と、
前記素子領域上の前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記素子分離領域上の前記第１の絶縁膜並びに前記素子領域上の前記第１の絶縁膜及び前記第２の絶縁膜により相互に電気的に分離され、かつ前記不純物拡散領域と電気的に接続する複数のコンタクトプラグとを有し、
前記コンタクトプラグの上面と、前記素子分離領域の上方の第１の絶縁膜の上面と、前記素子領域の上方の前記第２の絶縁膜の上面とが同一面上にあることを特徴とする半導体装置。 - 前記導電層は、ＤＲＡＭのワード線であることを特徴とする請求項１に記載の半導体装置。
- 前記素子領域は、上から見たときに前記導電層に対し斜めに形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 半導体基板に、前記半導体基板を複数の素子領域に区画し前記素子領域の表面よりも高い位置に表面を有する素子分離領域を形成する工程と、
少なくとも前記素子領域上に第１の絶縁膜を形成する工程と、
前記素子分離領域及び前記素子領域の上方を通る複数の帯状の導電層を形成する工程と、
前記素子領域の前記導電層の両側の前記半導体基板に不純物を導入して不純物拡散領域を形成する工程と、
前記導電層の上面及び側面を第２の絶縁膜で被覆する工程と、
前記第２の絶縁膜上を含む前記半導体基板の上側全面に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜に、複数の前記素子領域にまたがって前記不純物拡散領域にそれぞれ到達する開口部を形成する工程と、
前記第３の絶縁膜上を含む前記半導体基板の上側全面に導電体を堆積させて前記開口部を埋める導電体膜を形成する工程と、
前記素子分離領域の上方の前記第２の絶縁膜、及び前記素子領域の上方の前記第２の絶縁膜の少なくとも一方が露出するまで前記第３の絶縁膜及び前記導電体膜を除去し、各開口部に埋め込まれた導電体を相互に電気的に分離することによりコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記複数の素子領域を同一方向に沿って形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記複数の素子領域を、相互に交差する第１及び第２の方向に沿って形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第３の絶縁膜及び前記導電体膜を除去する工程は、化学的機械研磨により行うことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記導電層の上面及び側面を前記第２の絶縁膜で被覆する工程と前記第３の絶縁膜を形成する工程との間に、前記半導体基板の上側全面に前記第３の絶縁膜及び前記導電体膜に比べて研磨レートが低いストッパー膜を形成する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記開口部は、１つの開口部が同時に３つの素子領域の一部を露出するように形成することを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07387999A JP4260275B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置及びその製造方法 |
| US09/505,063 US6320240B1 (en) | 1999-03-18 | 2000-02-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07387999A JP4260275B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269333A JP2000269333A (ja) | 2000-09-29 |
| JP4260275B2 true JP4260275B2 (ja) | 2009-04-30 |
Family
ID=13530943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07387999A Expired - Fee Related JP4260275B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6320240B1 (ja) |
| JP (1) | JP4260275B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474546B1 (ko) * | 1999-12-24 | 2005-03-08 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| EP1213762A1 (fr) * | 2000-12-05 | 2002-06-12 | Koninklijke Philips Electronics N.V. | Dispositif d'isolation d'un élement électrique |
| KR100403629B1 (ko) * | 2001-05-29 | 2003-10-30 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR100557548B1 (ko) * | 2003-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| JP2008140886A (ja) * | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2019109447A (ja) * | 2017-12-20 | 2019-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0170312B1 (ko) * | 1995-06-23 | 1999-02-01 | 김광호 | 고집적 dram 셀 및 그 제조방법 |
| JP3577195B2 (ja) * | 1997-05-15 | 2004-10-13 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| KR100292943B1 (ko) * | 1998-03-25 | 2001-09-17 | 윤종용 | 디램장치의제조방법 |
| JP3219051B2 (ja) * | 1998-05-08 | 2001-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100281692B1 (ko) * | 1998-10-17 | 2001-03-02 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
-
1999
- 1999-03-18 JP JP07387999A patent/JP4260275B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-16 US US09/505,063 patent/US6320240B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269333A (ja) | 2000-09-29 |
| US6320240B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503519B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| JP3571301B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| EP1402576A2 (en) | Structure and method of fabricating embedded vertical dram arrays with silicided bitline and polysilicon interconnect | |
| JPH1027889A (ja) | 半導体装置及びその製造方法 | |
| US20070099125A1 (en) | Fabrication Method for a Damascene Bit Line Contact Plug | |
| US6607955B2 (en) | Method of forming self-aligned contacts in a semiconductor device | |
| JP3604672B2 (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JP2005079576A (ja) | 半導体装置及びこれの製造方法 | |
| US6777812B2 (en) | Semiconductor devices having protected plug contacts and upper interconnections | |
| JP2005019988A (ja) | 半導体装置及びその製造方法 | |
| US5998269A (en) | Technology for high performance buried contact and tungsten polycide gate integration | |
| US6808975B2 (en) | Method for forming a self-aligned contact hole in a semiconductor device | |
| JP2004080029A (ja) | ダマシン配線を利用した半導体素子の製造方法 | |
| US6461959B1 (en) | Method of fabrication of a contact plug in an embedded memory | |
| JP4260275B2 (ja) | 半導体装置及びその製造方法 | |
| US6903022B2 (en) | Method of forming contact hole | |
| KR100403329B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| US6465364B2 (en) | Method for fabrication of a contact plug in an embedded memory | |
| KR100576083B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09321249A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR20010053647A (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |