JP2018082036A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018082036A JP2018082036A JP2016223188A JP2016223188A JP2018082036A JP 2018082036 A JP2018082036 A JP 2018082036A JP 2016223188 A JP2016223188 A JP 2016223188A JP 2016223188 A JP2016223188 A JP 2016223188A JP 2018082036 A JP2018082036 A JP 2018082036A
- Authority
- JP
- Japan
- Prior art keywords
- germanium layer
- semiconductor device
- silicon
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 153
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 189
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 189
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 138
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 138
- 239000010703 silicon Substances 0.000 claims abstract description 138
- 230000003287 optical effect Effects 0.000 claims description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 230000006870 function Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 82
- 238000004519 manufacturing process Methods 0.000 abstract description 45
- 230000008569 process Effects 0.000 abstract description 37
- 238000011109 contamination Methods 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 233
- 230000004048 modification Effects 0.000 description 48
- 238000012986 modification Methods 0.000 description 48
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 45
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 45
- 238000005530 etching Methods 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 14
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 12
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 230000006872 improvement Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910006137 NiGe Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical group [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】シリコン半導体プロセスにおける異種材料であるゲルマニウム(Ge)に起因する半導体製造装置へのコンタミネーションを抑制する。
【解決手段】半導体装置は、n型ゲルマニウム層NRを含むGeフォトダイオードPD1と、n型ゲルマニウム層NRと容量結合するプラグPLG1とを備える。すなわち、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している。
【選択図】図5
【解決手段】半導体装置は、n型ゲルマニウム層NRを含むGeフォトダイオードPD1と、n型ゲルマニウム層NRと容量結合するプラグPLG1とを備える。すなわち、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している。
【選択図】図5
Description
本発明は、半導体装置に関し、例えば、ゲルマニウム層を含む受光素子を有する半導体装置に適用して有効な技術に関する。
特開2015−92641号公報(特許文献1)には、ゲルマニウム化物領域を介して、単結晶n型Ge材料と電極とを電気的に接続する光検出デバイスに関する技術が記載されている。
特開2013−207231号公報(特許文献2)には、Ge層上に、このGe層を覆うようにSi保護膜を形成することにより、電流リークを低減する技術が記載されている。そして、この技術では,Si保護膜が金属層と接触する領域において、シリコン(Si)をすべてニッケル(Ni)との混晶層であるニッケルシリサイド層(NiSi)として、NiGe層と接合することにより、コンタクト抵抗を低減できるとしている。
特開2012−124483号公報(特許文献3)には、n型Ge領域上に、n型不純物が導入された界面シリコン層を介して、電極を形成することにより、接触抵抗を低減できる技術が記載されている。
シリコンフォトニクス技術においては、光回路と電子回路とを融合させるため、光電変換機能を有する受光素子が必要不可欠である。特に、シリコン層を光導波路層として使用するシリコンフォトニクス技術においては、例えば、受光素子として、シリコン層を伝わる光(赤外光)を吸収できるようにシリコンよりもバンドギャップの小さなゲルマニウムを利用したフォトダイオード(以下、Geフォトダイオードという)が使用される。
Geフォトダイオードは、例えば、シリコン半導体プロセスを使用して、シリコン基板上にGe層を部分的にエピタキシャル成長させることによって形成されるが、シリコン半導体プロセスでは、Geは異種材料となるため、半導体製造装置へのコンタミネーションを避ける工夫が望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、ゲルマニウム層を含む受光素子と、ゲルマニウム層と容量結合するプラグとを備える。
一実施の形態によれば、シリコン半導体プロセスにおける異種材料であるゲルマニウム(Ge)に起因する半導体製造装置へのコンタミネーションを抑制することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
<半導体装置の構成>
本実施の形態における半導体装置の構成例について、図1を参照しながら説明する。
本実施の形態における半導体装置の構成例について、図1を参照しながら説明する。
図1は、本実施の形態における半導体装置SAの構成例を示す模式図である。図1に示すように、半導体装置SAは、制御回路やメモリ回路を含む電子回路C1と、トランシーバ集積回路(Transceiver Integrated Circuit)からなる電子回路C2と、レシーバ集積回路(Receiver Integrated Circuit)からなる電子回路C3とを有している。
そして、本実施の形態における半導体装置SAは、さらに、光回路を有している。具体的に、本実施の形態における光回路は、例えば、半導体レーザからなる光源LDと、光変調器PMと、光結合器PC1と、光結合器PC2と、Geフォトダイオード(受光素子)PD1から構成されている。
このように構成されている本実施の形態における半導体装置SAは、以下に示すように動作する。すなわち、まず、電子回路C1で生成された電気信号は、トランシーバ集積回路からなる電子回路C2を介して、光変調器PMへ送られる。この光変調器PMは、電気信号を光信号に変換する光デバイスである。このとき、光源LDから光変調器PMに、例えば、連続波レーザ光(Continuous Wave Laser)が入射される。光変調器PMでは、入射した連続波レーザ光の位相を操作して、光信号の状態を変えることにより、電気信号を光の位相状態に対応づける(変調する)ことができる。光源LDは、例えば、半導体レーザ、レンズ、プリズムミラーおよび光結合素子などから構成される。
光変調器PMにおいて変調された光信号は、例えば、グレーティングカプラまたはスポットサイズ変換器などの光結合器PC1を介して、半導体装置SAから外部へ出力される。一方、半導体装置SAに入力された光信号は、例えば、グレーティングカプラまたはスポットサイズ変換器などの光結合器PC2を介して、GeフォトダイオードPD1へ送られる。GeフォトダイオードPD1は、光信号を電気信号に変換する光デバイスである。そして、GeフォトダイオードPD1において変換された電気信号は、電子回路C3を介して電子回路C1へ送られる。
電子回路C1から電子回路C2を介して光変調器PMに送られる電気信号と、GeフォトダイオードPD1から電子回路C3を介して電子回路C1に送られる電気信号の伝送線路としては、主としてアルミニウム(Al)、銅(Cu)またはタングステン(W)などの導電性材料からなる電気配線が用いられる。一方、光信号の伝送線路には、例えば、多結晶シリコン膜からなる光信号用の伝送線路(光導波路)が用いられる。
ここで、電子回路C1、電子回路C2および電子回路C3は、例えば、それぞれ1つの半導体チップに形成されている。また、光変調器PM、光結合器PC1、光結合器PC2およびGeフォトダイオードPD1は、例えば、1つの光半導体チップに形成されている。さらに、光源LDを構成する部材の一部、例えば、光結合素子も上述した光半導体チップに形成されている。これらの半導体チップ、光半導体チップおよび光源LDは、例えば、1つのインターポーザ上に搭載されて、1つの半導体装置SAを構成している。
なお、本実施の形態では、電子デバイスと光デバイスとをそれぞれ異なる半導体チップと光半導体チップとに形成しているが、これに限定されるものではない。例えば、1つの半導体チップに電子デバイスと光デバイスとを形成することもできる。
<Geフォトダイオードの必要性>
上述したように、近年、シリコン(Si)を材料とした光信号用の伝送線路(光導波路)を基板に作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで、光通信用モジュールを実現する技術であるシリコンフォトニクス技術の開発が積極的に行われている。
上述したように、近年、シリコン(Si)を材料とした光信号用の伝送線路(光導波路)を基板に作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで、光通信用モジュールを実現する技術であるシリコンフォトニクス技術の開発が積極的に行われている。
シリコンからなる基板上に形成された光導波路を基本とする光回路では、シリコンからなるコア層をシリコンよりも屈折率の小さな酸化シリコン層からなるクラッド層で覆う構造からなるシリコン導波路が主に用いられている。シリコンは電子回路において広く使用されている材料であり、シリコン導波路を使用することにより光回路と電子回路とを同一の基板上に作製することが可能となる。
光回路と電子回路とを融合するためには、光信号を電気信号に変換するための受光素子(受光器)が必要不可欠となるが、シリコンフォトニクス技術で使用される受光素子には、シリコンよりもバンドギャップ(禁制帯幅)の小さいゲルマニウム(Ge)を利用した受光素子が検討されている。なぜなら、通信波長帯である1.6μm程度までの近赤外線を光電変換するためには、近赤外線のエネルギーよりもバンドギャップが小さいことが必要であるからである。さらに、ゲルマニウムは、シリコンとの親和性も高く、ゲルマニウムを利用した受光素子をシリコン導波路上にモノリシックに形成できる利点がある。
そこで、本実施の形態では、ゲルマニウムを利用したGeフォトダイオードを受光素子に採用することを前提とする。このとき、Geフォトダイオードは、例えば、シリコン半導体プロセスを使用して、シリコン基板上にGe層を部分的にエピタキシャル成長することによって形成されるが、シリコン半導体プロセスでは、Geは異種材料となるため、半導体製造装置へのコンタミネーションを避ける工夫が望まれている。
以下では、まず、関連技術を使用して、本発明者が新たに見出した改善の余地を説明し、その後、この改善の余地に対する工夫である本実施の形態1における技術的思想について説明することにする。
<関連技術の説明>
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術(未公知技術)を意図して記載された技術である。
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術(未公知技術)を意図して記載された技術である。
図2は、関連技術におけるGeフォトダイオードPDを含む半導体装置の模式的な構成を示す断面図である。図2において、関連技術における半導体装置は、例えば、シリコン単結晶から形成されたシリコン層SLを有しており、このシリコン層SLは、光導波路として機能する。そして、このシリコン層SLの表面領域には、ボロン(B)などのp型不純物が導入されており、これによって、シリコン層SLの表面領域にp型半導体領域PRが形成されていることになる。さらに、図2に示すように、p型半導体領域PRが形成されたシリコン層SL上には、例えば、酸化シリコン膜からなる絶縁膜IF1が形成されており、この絶縁膜IF1の一部に開口部が形成されている、この開口部からは、p型半導体領域PRが露出しており、このp型半導体領域PR上にGeフォトダイオードが形成されている。すなわち、図2に示す関連技術においては、p型半導体領域PRと接するように受光素子であるGeフォトダイオードPDが形成されている。具体的に、GeフォトダイオードPDは、図2に示すように、p型半導体領域PR上に形成された構造体を有する。このとき、構造体は、真性ゲルマニウム層GLと、真性ゲルマニウム層GL上に形成されたn型ゲルマニウム層NRとから構成されている。これにより、GeフォトダイオードPDは、PIN型のフォトダイオードを構成することになる。
続いて、図2に示すように、GeフォトダイオードPDを覆うように層間絶縁膜ILが形成されており、この層間絶縁膜ILには、層間絶縁膜ILを貫通するプラグPLG1とプラグPLG2とが形成されている。例えば、プラグPLG1は、GeフォトダイオードPDに形成されているn型ゲルマニウム層NRと接続されている一方、プラグPLG2は、シリコン層SL内に形成されたp型半導体領域PRと接続されている。このとき、プラグPLG1およびプラグPLG2は、それぞれ、コンタクトホールの内壁に形成されたバリア導体膜と、例えば、コンタクトホールを埋め込む導体膜とを有している。例えば、コンタクトホールに埋め込まれる導体膜としては、アルミニウム膜やタングステン膜を挙げることができる。そして、図2に示すように、プラグPLG1とプラグPLG2とを形成した層間絶縁膜IL上には、配線が形成されており、この配線は、例えば、プラグPLG1と接続される配線WL1と、プラグPLG2と接続される配線WL2とを含んでいる。
<改善の余地>
次に、このように構成されている関連技術におけるGeフォトダイオードPDの製造工程に存在する改善の余地について説明する。すなわち、Geフォトダイオードを製造するシリコン半導体プロセスにおいては、Geは異種材料となるため、シリコン半導体プロセスで使用される半導体製造装置へのGeによるコンタミネーションが改善の余地として顕在化する。時に、図2に示すように、関連技術におけるGeフォトダイオードPDでは、Geフォトダイオードを構成するn型ゲルマニウム層NRとプラグPLG1とが直接接触するように構成されている結果、Geによるコンタミネーションが改善の余地として顕在化することになる。以下では、この改善の余地について図面を参照しながら説明する。
次に、このように構成されている関連技術におけるGeフォトダイオードPDの製造工程に存在する改善の余地について説明する。すなわち、Geフォトダイオードを製造するシリコン半導体プロセスにおいては、Geは異種材料となるため、シリコン半導体プロセスで使用される半導体製造装置へのGeによるコンタミネーションが改善の余地として顕在化する。時に、図2に示すように、関連技術におけるGeフォトダイオードPDでは、Geフォトダイオードを構成するn型ゲルマニウム層NRとプラグPLG1とが直接接触するように構成されている結果、Geによるコンタミネーションが改善の余地として顕在化することになる。以下では、この改善の余地について図面を参照しながら説明する。
図3は、関連技術に存在する改善の余地を説明するための模式図である。図3に示すように、関連技術におけるGeフォトダイオードPDの製造工程においては、GeフォトダイオードPDを覆うように層間絶縁膜ILを形成した後、例えば、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ILにコンタクトホールCNT1およびコンタクトホールCNT2を形成する。このとき、コンタクトホールCNT1に着目すると、コンタクトホールCNT1は、GeフォトダイオードPDを構成するn型ゲルマニウム層NRに達するように形成されることになる。このため、層間絶縁膜ILにコンタクトホールCNT1を形成する工程において、コンタクトホールCNT1をn型ゲルマニウム層NRに達するように形成することに起因して、n型ゲルマニウム層NRの構成材料であるGeも多少削られることになる。この結果、図3に示すように、コンタクトホールCNT1の形成工程において、Geが半導体製造装置中に飛散することになり、これによって、半導体製造装置へのGeによるコンタミネーションが発生するのである。つまり、関連技術では、GeフォトダイオードPDのn型ゲルマニウム層NRに達するようにコンタクトホールCNT1を形成することに起因して、半導体製造装置へのGeによるコンタミネーションが顕在化するのである。
特に、シリコンフォトニクスにおいて形成されるシリコン導波路は、シリコン半導体プロセスの加工精度に極めて敏感な特性を示す。具体的には、シリコン導波路のラフネス(表面粗さ)が大きくなると、シリコン導波路を通る光の散乱が大きくなる結果、シリコン導波路の性能低下を招くことになる。したがって、シリコン導波路は、比較的集積度の高い高精度の加工が可能なシリコン半導体プロセスが使用される。このことから、シリコン導波路とともに形成されるGeフォトダイオードの形成にも集積度の高い高精度の加工が可能なシリコン半導体プロセスが使用されることになる。
ところが、高精度の加工が可能な最先端のシリコン半導体プロセスで製造される集積回路では、Geが使用されないことが多い。したがって、高精度の加工が可能な最先端のシリコン半導体プロセスにおいて、Geは異種材料となる。このため、高精度の加工が可能な最先端のシリコン半導体プロセスでは、異種材料となるGeが対象装置以外の半導体製造装置に転写しないように注意を払う必要がある。例えば、Geが露出する工程では、他の半導体製造装置へのコンタミネーションが生じやすくなるため、細心の注意が必要となる。このことから、Geが露出する工程が存在するシリコン半導体プロセスでは、半導体製造装置の洗浄や部品交換の頻度を上げるなどによって、メンテナンス作業の負担が増加したり、半導体製造装置を専用化したりするなどの対応が必要となる。
特に、図3に示すように、コンタクトホールCNT1を形成する工程においては、Geが露出するだけでなく、n型ゲルマニウム層NRの構成材料であるGeそのものもエッチング雰囲気に曝されることになるため、その後の工程で使用する半導体製造装置(ドライエッチング装置やレジスト除去装置やスパッタリング装置など)も含めて、コンタミネーションに対する対策を施す必要がある。つまり、関連技術では、GeフォトダイオードPDのn型ゲルマニウム層NRに達するようにコンタクトホールCNT1を形成する工程を有することに起因して、半導体製造装置へのGeによるコンタミネーションの影響が大きくなるのである。そこで、本実施の形態では、特に、Geが露出するだけでなく、n型ゲルマニウム層NRの構成材料であるGe自体もエッチング雰囲気に曝されるコンタクトホール形成工程に着目して、このコンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを抑制できる工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明することにする。
<実施の形態における基本思想>
本実施の形態における基本思想は、層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程において、コンタクトホールをGeフォトダイオードの構成要素であるn型ゲルマニウム層に達するように形成するのではなく、n型ゲルマニウム層に達する前にコンタクトホールの形成を停止する思想である。この基本思想によれば、コンタクトホール形成工程において、コンタクトホールの底面からn型ゲルマニウム層が露出しないことになることから、Geを露出することなく、かつ、Geそのものがエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における基本思想によれば、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。以下では、この本実施の形態における基本思想を具現化したGeフォトダイオードの構成について説明する。
本実施の形態における基本思想は、層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程において、コンタクトホールをGeフォトダイオードの構成要素であるn型ゲルマニウム層に達するように形成するのではなく、n型ゲルマニウム層に達する前にコンタクトホールの形成を停止する思想である。この基本思想によれば、コンタクトホール形成工程において、コンタクトホールの底面からn型ゲルマニウム層が露出しないことになることから、Geを露出することなく、かつ、Geそのものがエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における基本思想によれば、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。以下では、この本実施の形態における基本思想を具現化したGeフォトダイオードの構成について説明する。
<Geフォトダイオードの構成>
図4は、本実施の形態におけるGeフォトダイオードPD1の模式的な構成を示す平面図である。図4において、本実施の形態におけるGeフォトダイオードPD1は、上面から見た平面形状が矩形形状のシリコン層SL上に形成されている。このとき、シリコン層SLは、光導波路OWと接続されている。そして、本実施の形態におけるGeフォトダイオードPD1は、n型ゲルマニウム層NRを含み、このn型ゲルマニウム層NRの上方にプラグPLG1が配置されている。一方、平面視において、n型ゲルマニウム層NRは、シリコン層SLに内包されるように配置されており、シリコン層SLと接続するように、シリコン層SL上にプラグPLG2が配置されている。
図4は、本実施の形態におけるGeフォトダイオードPD1の模式的な構成を示す平面図である。図4において、本実施の形態におけるGeフォトダイオードPD1は、上面から見た平面形状が矩形形状のシリコン層SL上に形成されている。このとき、シリコン層SLは、光導波路OWと接続されている。そして、本実施の形態におけるGeフォトダイオードPD1は、n型ゲルマニウム層NRを含み、このn型ゲルマニウム層NRの上方にプラグPLG1が配置されている。一方、平面視において、n型ゲルマニウム層NRは、シリコン層SLに内包されるように配置されており、シリコン層SLと接続するように、シリコン層SL上にプラグPLG2が配置されている。
次に、図5は、図4のA−A線で切断した断面図である。図5に示すように、例えば、シリコン単結晶から形成されたシリコン層SL内にp型半導体領域PRが形成されており、このp型半導体領域PR上に、GeフォトダイオードPD1が形成されている。このとき、図4に示すように、シリコン層SLは、光導波路OWと接続されており、このシリコン層SLは、光導波路層として機能する。そして、GeフォトダイオードPD1は、光導波路層として機能するシリコン層SLを伝わる光を受光可能なように構成されている。すなわち、本実施の形態におけるGeフォトダイオードPD1は、図4に示す光導波路OWからシリコン層SLに伝わる光を受光可能に構成されている。つまり、本実施の形態におけるGeフォトダイオードPD1は、シリコン層SLと接するように構成されている結果、光導波路層として機能するシリコン層SLを伝わる光を受光可能なように構成されていることになる。
続いて、図5に示すように、p型半導体領域PRが形成されたシリコン層SLを覆うように、例えば、酸化シリコン膜からなる絶縁膜IF1が形成されている。そして、この絶縁膜IF1に開口部が形成されており、開口部からp型半導体領域PRの表面の一部が露出している。開口部から露出するp型半導体領域PRの表面上には、開口部の内部に収まるように、真性ゲルマニウム層GLが形成されている。そして、真性ゲルマニウム層GL上には、n型ゲルマニウム層NRが形成されている。
以上のようにして、シリコン層SL上に、本実施の形態におけるGeフォトダイオードPD1の構造体が形成されていることになる。図5に示すように、本実施の形態におけるGeフォトダイオードPD1の構造体は、絶縁膜IF1を貫通する開口部上に形成されていることになる。さらに、本実施の形態におけるGeフォトダイオードPD1の構造体は、シリコン層SLの表面に形成されているp型半導体領域PR上に形成されている。このとき、シリコン層SLおよびp型半導体領域PRは、シリコン(Si)から構成されている一方、GeフォトダイオードPD1の構造体を構成する真性ゲルマニウム層GLとn型ゲルマニウム層NRとは、ゲルマニウム(Ge)から構成されている。
次に、図5に示すように、p型半導体領域PR上に形成されたGeフォトダイオードPD1を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ILが形成されている。そして、層間絶縁膜ILには、底面がGeフォトダイオードPD1のn型ゲルマニウム層NRに達せずに、層間絶縁膜IL内で停止するプラグPLG1が形成されている。このプラグPLG1は、層間絶縁膜IL上に形成されている配線WL1と電気的に接続されている。一方、層間絶縁膜ILと絶縁膜IF1とには、層間絶縁膜ILと絶縁膜IF1とを貫通して、p型半導体領域PRに達するプラグPLG2も形成されている。このプラグPLG2は、層間絶縁膜ILの上面上に形成されている配線WL2と電気的に接続されている。
プラグPLG1およびプラグPLG2は、例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜(アルミニウム合金膜)やタングステン膜から形成されている一方、配線WL1および配線WL2は、例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜(アルミニウム合金膜)とから形成されている。
このように構成された本実施の形態におけるGeフォトダイオードPD1によれば、p型半導体領域PRとn型ゲルマニウム層NRとによって挟まれた真性ゲルマニウム層GLが空乏化して空乏層として機能する。この結果、空乏層として機能する真性ゲルマニウム層GLに、ゲルマニウムのバンドギャップよりも大きなエネルギーを有する光が入射すると、価電子帯の電子が伝導帯に励起されることによって、正孔電子対が発生する。そして、伝導帯に励起された電子は、空乏層内の電界によって、n型ゲルマニウム層NRに注入される一方、価電子帯に形成された正孔は、空乏層内の電界によって、p型半導体領域PRに注入される。これにより、n型ゲルマニウム層NRに注入された電子は、n型ゲルマニウム層NR→(容量結合)→プラグPLG1→配線WL1の経路に沿って流れる。一方、p型半導体領域PRに注入された正孔は、p型半導体領域PR→プラグPLG2→配線WL2の経路に沿って流れる。このようにして、本実施の形態におけるGeフォトダイオードPD1によれば、入射した光を電気信号(電流)に変換する光電変換機能が実現されることがわかる。特に、本実施の形態では、図4に示す光導波路OW→シリコン層SL→p型半導体領域PR→真性ゲルマニウム層GLの経路に沿って伝達する光(光信号)は、例えば、数十GHzの高周波の光信号を想定している。したがって、図5に示すように、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触していなくても、GeフォトダイオードPD1において、高周波の光信号を光電変換した高周波の電気信号に対して、層間絶縁膜ILが介在するn型ゲルマニウム層NRとプラグPLG1との間は容量素子として機能する。すなわち、n型ゲルマニウム層NRとプラグPLG1とは容量結合している結果、高周波の電気信号は、n型ゲルマニウム層NRとプラグPLG1との間を電気的に伝わることができるのである。したがって、プラグPLG1は、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRに入射した光信号を光電変換した電気信号の伝達経路として機能することがわかる。
以上のことから、本実施の形態における半導体装置は、真性ゲルマニウム層GLとn型ゲルマニウム層NRとを含むGeフォトダイオードPD1と、n型ゲルマニウム層NRと離間して配置されたプラグPLG1と、n型ゲルマニウム層NRとプラグPLG1との間に介在する層間絶縁膜ILとを備えることになる。さらに、別の言い方をすれば、本実施の形態における半導体装置において、n型ゲルマニウム層NRとプラグPLG1とは、直接接触していないということもできる。
<Geフォトダイオードの製造方法>
本実施の形態におけるGeフォトダイオードPD1を含む半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
本実施の形態におけるGeフォトダイオードPD1を含む半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図6に示すように、支持基板(図示せず)と、この支持基板上に形成された埋め込み絶縁層(図示せず)と、埋め込み絶縁層上に形成されたシリコン層SLとを有するSOI基板を用意する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、SOI基板のシリコン層SLをパターニングする。具体的に、シリコン層SLのパターニングは、光導波路層を形成するように行なわれる。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、シリコン層SLにボロン(B)などのp型不純物を導入して、シリコン層SLの表面にp型半導体領域PRを形成する。
次に、図6に示すように、パターニングしたシリコン層SLを覆う絶縁膜IF1を形成する。この絶縁膜IF1は、例えば、酸化シリコン膜から形成することができ、例えば、CVD法(Chemical Vapor Deposition)を使用することにより形成することができる。これにより、パターニングされたシリコン層SLは、埋め込み絶縁層と絶縁膜IF1で囲まれることになる。そして、酸化シリコン膜の屈折率は、シリコン層SLの屈折率よりも小さいことから、屈折率の大きなシリコン層SLをコア層とし、かつ、屈折率の小さな酸化シリコン膜をクラッド層とする光導波路層が形成されることになる。すなわち、シリコン層SLを伝わる光は、屈折率の小さなクラッド層によって全反射することにより、クラッド層に漏れ出ることなく、コア層であるシリコン層SLを伝わることになる。
続いて、図6に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜IF1に、絶縁膜IF1を貫通する開口部を形成する。これにより、開口部の底面からは、p型半導体領域PRの表面の一部が露出することになる。その後、図6に示すように、選択エピタキシャル成長法を使用することにより、開口部の底面から露出するp型半導体領域PRの表面に、真性ゲルマニウム層GLを形成する。具体的に、真性ゲルマニウム層GLは、主に、モノゲルマンガスを含む選択エピタキシャル成長法により形成することができる。次に、同じチャンバ内において、モノゲルマンガスにフォスフィンガスを添加した選択エピタキシャル成長法により、真性ゲルマニウム層GLの表面を覆うように、n型ゲルマニウム層NRを形成する。この結果、図6に示すように、n型ゲルマニウム層NRは、真性ゲルマニウム層GLの表面を覆うように形成される。以上のようにして、同一チャンバ内において、供給する原料ガスを切り換えた連続選択エピタキシャル成長法により、真性ゲルマニウム層GLと、n型ゲルマニウム層NRとを含むGeフォトダイオードPD1の構造体を形成することができる。
なお、本実施の形態では、原料ガスを切り換える連続エピタキシャル成長法によって、真性ゲルマニウム層GLとn型ゲルマニウム層NRとを形成する例について説明した。ただし、本実施の形態における技術的思想は、これに限らず、例えば、選択エピタキシャル成長法により、真性ゲルマニウム層GLを形成した後、フォトリソグラフィ技術およびイオン注入法を使用することにより、真性ゲルマニウム層GLの表面にリン(P)などのn型不純物を導入して、n型ゲルマニウム層NRを形成するようにしてもよい。
続いて、図7に示すように、GeフォトダイオードPD1の構造体上を含むSOI基板上に層間絶縁膜ILを形成する。層間絶縁膜ILは、例えば、酸化シリコン膜から形成することができ、例えば、CVD法を使用することにより形成することができる。
そして、図8に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ILに、底面がn型ゲルマニウム層NRまで達しないで、層間絶縁膜IL内に存在するコンタクトホールCNT1を形成する。また、層間絶縁膜ILおよび絶縁膜IF1を貫通してp型半導体領域PRの表面に達するコンタクトホールCNT2を形成する。このとき、本実施の形態では、例えば、コンタクトホールCNT1とコンタクトホールCNT2とは、互いに別工程で形成することになる。なぜなら、底面がn型ゲルマニウム層NRの表面にまで達しないコンタクトホールCNT1と、底面がp型半導体領域PRにまで達するコンタクトホールCNT2では、層間絶縁膜ILをエッチングするエッチング量が異なるからである。
次に、図5に示すように、コンタクトホールCNT1およびコンタクトホールCNT2内を含む層間絶縁膜ILの表面にバリア導体膜を形成し、その後、バリア導体膜上にアルミニウム膜(アルミニウム合金膜)を形成し、さらに、アルミニウム膜上にバリア導体膜を形成する。これにより、コンタクトホールCNT1の内部およびコンタクトホールCNT2の内部を埋め込んだプラグPLG1およびプラグPLG2を形成することができるとともに、層間絶縁膜ILの表面を覆う積層膜(バリア導体膜+アルミニウム膜+バリア導体膜)を形成することができる。このとき、例えば、バリア導体膜は、チタン膜(Ti膜)と窒化チタン膜(TiN膜)からなり、例えば、スパッタリング法を使用することにより形成することができる。また、アルミニウム膜も、スパッタリング法を使用することにより形成することができる。なお、アルミニウム膜に替えて、アルミニウム合金膜(Al−Si−Cu膜など)を使用することもできる。
その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ILの表面に形成されている積層膜をパターニングすることにより、プラグPLG1と電気的に接続される配線WL1およびプラグPLG2と電気的に接続される配線WL2を形成する。以上のようにして、本実施の形態におけるGeフォトダイオードPD1を含む半導体装置を製造することができる。
なお、本実施の形態では、バリア導体膜とアルミニウム膜とからプラグPLG1およびプラグPLG2を形成したが、これに限らず、例えば、プラグPLG1およびプラグPLG2をバリア導体膜とタングステン膜から形成することもできる。また、配線WL1および配線WL2は、アルミニウム配線に限られるものではなく、例えば、ダマシン法を使用した銅配線から形成することもできる。
<実施の形態における特徴>
続いて、本実施の形態における特徴点について説明する。本実施の形態における特徴点は、例えば、図5に示すように、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している点にある。言い換えれば、本実施の形態における特徴点は、例えば、図8に示すように、層間絶縁膜ILにコンタクトホールCNT1を形成するコンタクトホール形成工程において、コンタクトホールCNT1をGeフォトダイオードPD1のn型ゲルマニウム層NRに達するように形成するのではなく、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止する点にある。この本実施の形態における特徴点によれば、コンタクトホール形成工程において、コンタクトホールCNT1の底面からn型ゲルマニウム層NRが露出しないことになることから、Geを露出することなく、かつ、Ge自体がエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における特徴点によれば、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
続いて、本実施の形態における特徴点について説明する。本実施の形態における特徴点は、例えば、図5に示すように、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している点にある。言い換えれば、本実施の形態における特徴点は、例えば、図8に示すように、層間絶縁膜ILにコンタクトホールCNT1を形成するコンタクトホール形成工程において、コンタクトホールCNT1をGeフォトダイオードPD1のn型ゲルマニウム層NRに達するように形成するのではなく、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止する点にある。この本実施の形態における特徴点によれば、コンタクトホール形成工程において、コンタクトホールCNT1の底面からn型ゲルマニウム層NRが露出しないことになることから、Geを露出することなく、かつ、Ge自体がエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における特徴点によれば、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
例えば、図2に示す関連技術では、GeフォトダイオードPDのn型ゲルマニウム層NRとプラグPLG1とが直接接触するように構成されている。この場合、図3に示すように、層間絶縁膜ILにコンタクトホールCNT1を形成するコンタクトホール形成工程において、コンタクトホールCNT1をGeフォトダイオードPDのn型ゲルマニウム層NRに達するように形成することになる。この結果、図3に示すように、コンタクトホール形成工程において、コンタクトホールCNT1の底面からn型ゲルマニウム層NRが露出することになるとともに、Ge自体がエッチング雰囲気に曝されることになる。
したがって、関連技術においては、図3に示すように、コンタクトホールCNT1の形成工程において、Geが半導体製造装置中に飛散することになり、これによって、半導体製造装置へのGeによるコンタミネーションが発生するのである。つまり、関連技術では、GeフォトダイオードPDのn型ゲルマニウム層NRに達するようにコンタクトホールCNT1を形成することに起因して、コンタクトホール形成工程後に使用される半導体製造装置へのGeによるコンタミネーションが顕在化してしまうのである。
これに対し、本実施の形態では、図8に示すように、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止している。このことは、本実施の形態におけるコンタクトホール形成工程では、コンタクトホールCNT1の底面からn型ゲルマニウム層NRが露出しないことを意味する。このことから、本実施の形態によれば、n型ゲルマニウム層NRを露出することなく、かつ、n型ゲルマニウム層NRがエッチング雰囲気に曝されることを抑制できるため、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
このように本実施の形態における特徴点によれば、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止することによって、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを抑制することができるが、この結果、図5に示すように、n型ゲルマニウム層NRとプラグPLG1とが離間して配置されることになる。この場合、n型ゲルマニウム層NRとプラグPLG1とが電気的に導通しなくなってしまうことが懸念される。この点に関し、確かに、直流信号(DC信号)の場合には、n型ゲルマニウム層NRとプラグPLG1とが直接接触していないと、電気的に非導通の状態になると考えられる。ただし、本実施の形態における半導体装置では、数十GHzの光信号を対象としており、GeフォトダイオードPD1では、この数十GHzの光信号を光電変換して、高周波の交流信号(AC信号)を生成している。この高周波の交流信号では、n型ゲルマニウム層NRとプラグPLG1とが離間して配置されていても、n型ゲルマニウム層NRとプラグPLG1との間を伝達することができるのである。なぜなら、n型ゲルマニウム層NRとプラグPLG1とが離間して配置されている構成は、図5に示すように、n型ゲルマニウム層NRとプラグPLG1との間に層間絶縁膜ILが介在することを意味し、この構成によって、n型ゲルマニウム層NRとプラグPLG1とを電極とし、層間絶縁膜ILを容量絶縁膜とする静電容量が形成されるからである。すなわち、静電容量のインピーダンスは、直流信号に対しては、無限大となる一方、信号周波数(角振動数)と静電容量値の積の逆数に比例することから、高周波の交流信号に対しては、静電容量のインピーダンスは小さくなるからである。極端に言えば、交流信号の周波数が大きくなればなるほど、静電容量のインピーダンスは小さくなり、交流信号の周波数が無限大となると、静電容量のインピーダンスは、限りなくゼロに近づき、ショート状態となる。つまり、本実施の形態における半導体装置では、高周波の交流信号を対象としているため、n型ゲルマニウム層NRとプラグPLG1との間に絶縁膜(層間絶縁膜IL)が介在しても、容量結合によって、n型ゲルマニウム層NRとプラグPLG1との間の導通を確保することができるのである。以上のことから、本実施の形態における特徴点によれば、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止することによって、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。一方、本実施の形態における特徴点によっても、n型ゲルマニウム層NRとプラグPLG1との間接的な容量結合によって、高周波の交流信号に対するn型ゲルマニウム層NRとプラグPLG1との間の導通を確保できる。
具体的に、例えば、n型ゲルマニウム層NRの上面とプラグPLG1の底面との間の距離を50nmとし、かつ、プラグPLG1の底面積を2×10(μm2)とすると、10GHz以上の交流信号に対して、静電容量のインピーダンスは、1Ω以下となる。この静電容量値は、n型ゲルマニウム層NRとプラグPLG1とを直接接触させた場合と同程度のインピーダンスであり、n型ゲルマニウム層NRとプラグPLG1との間接的な容量結合によっても、高周波の交流信号に対するn型ゲルマニウム層NRとプラグPLG1との間の導通を確保できることがわかる。
なお、n型ゲルマニウム層NRとプラグPLG1との間に形成される静電容量においては、n型ゲルマニウム層NRとプラグPLG1との間に挟まれる容量絶縁膜の膜厚をできるだけ薄くすることが望ましい。言い換えれば、コンタクトホール形成工程においては、コンタクトホールCNT1の底面をできるだけn型ゲルマニウム層NRに近い位置で停止させることが望ましい。なぜなら、静電容量のインピーダンスは、静電容量値に反比例するからである。つまり、容量絶縁膜の厚さが薄くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているn型ゲルマニウム層NRとプラグPLG1との間を伝達しやすくなるからである。さらには、プラグPLG1の底面サイズを大きくすることも静電容量のインピーダンスを低減する観点から有効である。なぜなら、静電容量の静電容量値は、容量絶縁膜の厚さに反比例するだけでなく、対向電極の面積にも比例するからである。すなわち、プラグPLG1の底面サイズを大きくすることによって、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているn型ゲルマニウム層NRとプラグPLG1との間を伝達しやすくなる。
<変形例1>
次に、変形例1について説明する。図9は、本変形例1におけるGeフォトダイオードPD1を含む半導体装置の構成を模式的に示す断面図である。図9において、本変形例1の特徴点は、GeフォトダイオードPD1の構成要素である真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うように絶縁膜IF2を形成している点にある。特に、この絶縁膜IF2は、層間絶縁膜ILを構成する酸化シリコン膜とは異なる種類の膜から構成される。具体的に、絶縁膜IF2は、酸化シリコン膜とのエッチング選択比の取れる膜から構成され、例えば、窒化シリコン膜や酸窒化シリコン膜から構成される。
次に、変形例1について説明する。図9は、本変形例1におけるGeフォトダイオードPD1を含む半導体装置の構成を模式的に示す断面図である。図9において、本変形例1の特徴点は、GeフォトダイオードPD1の構成要素である真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うように絶縁膜IF2を形成している点にある。特に、この絶縁膜IF2は、層間絶縁膜ILを構成する酸化シリコン膜とは異なる種類の膜から構成される。具体的に、絶縁膜IF2は、酸化シリコン膜とのエッチング選択比の取れる膜から構成され、例えば、窒化シリコン膜や酸窒化シリコン膜から構成される。
この場合、図9に示すように、n型ゲルマニウム層NRとプラグPLG1との間に挟まれるように絶縁膜IF2が形成される結果、絶縁膜IF2は、n型ゲルマニウム層NRとプラグPLG1とによって形成される静電容量の容量絶縁膜として機能する。
このように構成されている本変形例1における半導体装置によれば、以下に示す利点を得ることができる。まず、第1の利点は、図10に示すように、エッチング技術によって、層間絶縁膜ILにコンタクトホールCNT1を形成する際、絶縁膜IF2をエッチングストッパとして機能させることができる点である。すなわち、絶縁膜IF2は、層間絶縁膜ILを構成する酸化シリコン膜とエッチング選択比が取れる膜から構成されているので、酸化シリコン膜をエッチングして、コンタクトホールCNT1を形成する際、コンタクトホールCNT1の底面が自動的に絶縁膜IF2の表面で停止することになる。つまり、本変形例1によれば、エッチング時間を制御することなく、自動的にn型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止させることができるのである。このことから、本変形例1によれば、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している構造体を容易かつ確実に実現する利点を得ることができる。
特に、本変形例1では、エッチングストッパとして機能する絶縁膜IF2をゲルマニウム層上のみに形成しておくことで、図10において、互いに深さのことなるコンタクトホールCNT1とコンタクトホールCNT2とを同一の工程で形成することができる。なぜなら、深さの深いコンタクトホールCNT2を形成する際においても、深さの浅いコンタクトホールCNT1は、自動的に底面からエッチングストッパとして機能する絶縁膜IF2が露出した後はエッチングが進まないからである。つまり、深さの浅いコンタクトホールCNT1の下層にエッチングストッパとなる絶縁膜IF2が設けられている一方、深さの深いコンタクトホールCNT2の下層には、絶縁膜IF2が設けられていない結果、同一のエッチング工程で、互いに深さの異なるコンタクトホールCNT1とコンタクトホールCNT2とを形成することができるのである。これにより、本変形例1によれば、コンタクトホールCNT1およびコンタクトホールCNT2を形成する工程を簡略化することができる。
このように本変形例1では、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRを覆うように絶縁膜IF2を設けることにより、コンタクトホール形成工程の簡略化を図りながら、n型ゲルマニウム層NRとプラグPLG1とが容量結合した構造体を容易かつ確実に実現することができるという顕著な効果を得ることができる。
続いて、第2の利点は、絶縁膜IF2を窒化シリコン膜や酸窒化シリコン膜から形成することにより、容量絶縁膜として機能する絶縁膜IF2の誘電率を酸化シリコン膜の誘電率よりも高くできる点である。これにより、容量絶縁膜である絶縁膜IF2の誘電率が高くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているn型ゲルマニウム層NRとプラグPLG1との間を伝達しやすくなる利点を得ることができる。
<変形例2>
次に、変形例2について説明する。変形例1では、エッチングストッパとして機能する絶縁膜IF2を窒化シリコン膜や酸窒化シリコン膜から構成する例について説明したが、本変形例2では、絶縁膜IF2に替えて、エッチングストッパとして機能する膜として、真性シリコン膜を使用する。すなわち、本変形例2の特徴点は、n型ゲルマニウム層NRとプラグPLG1との間に真性シリコン膜が介在する点にある。言い換えれば、本変形例2における特徴点は、GeフォトダイオードPD1の構成要素である真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うように真性シリコン膜を形成している点にある。特に、この真性シリコン膜は、層間絶縁膜ILを構成する酸化シリコン膜とは異なる種類の膜であることから、酸化シリコン膜とのエッチング選択比の取れる膜である。
次に、変形例2について説明する。変形例1では、エッチングストッパとして機能する絶縁膜IF2を窒化シリコン膜や酸窒化シリコン膜から構成する例について説明したが、本変形例2では、絶縁膜IF2に替えて、エッチングストッパとして機能する膜として、真性シリコン膜を使用する。すなわち、本変形例2の特徴点は、n型ゲルマニウム層NRとプラグPLG1との間に真性シリコン膜が介在する点にある。言い換えれば、本変形例2における特徴点は、GeフォトダイオードPD1の構成要素である真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うように真性シリコン膜を形成している点にある。特に、この真性シリコン膜は、層間絶縁膜ILを構成する酸化シリコン膜とは異なる種類の膜であることから、酸化シリコン膜とのエッチング選択比の取れる膜である。
この場合、n型ゲルマニウム層NRとプラグPLG1との間に挟まれるように真性シリコン膜が形成される結果、真性シリコン膜は、n型ゲルマニウム層NRとプラグPLG1とによって形成される静電容量の容量絶縁膜として機能する。ここで、真性シリコン膜は、半導体膜であるが、真性シリコン膜には導電型不純物が導入されていない結果、キャリア数は少なく高抵抗な膜であることから、本変形例2において、真性シリコン膜は、容量絶縁膜と見なしている。したがって、本変形例2でも、n型ゲルマニウム層NRとプラグPLG1との間に真性シリコン膜が介在する構造は、n型ゲルマニウム層NRとプラグPLG1とが容量結合した構造ということができる。
このように構成されている本変形例2においても、変形例1と同様に、真性シリコン膜がエッチングストッパとして機能する。このことから、本変形例2によっても、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRを覆うように真性シリコン膜を設けることにより、コンタクトホール形成工程の簡略化を図りながら、n型ゲルマニウム層NRとプラグPLG1とが容量結合した構造体を容易かつ確実に実現することができるという顕著な効果を得ることができることになる。
また、真性シリコン膜は、酸化シリコン膜よりも誘電率の高い膜であることから、変形例1と同様の効果を得ることができる。すなわち、容量絶縁膜である真性シリコン膜の誘電率が高くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているn型ゲルマニウム層NRとプラグPLG1との間を伝達しやすくなる利点を得ることができる。
さらに、本変形例2によれば、真性シリコン膜に特有の利点を得ることができるので、以下に、この利点について説明する。まず、本変形例2では、モノゲルマンガスを含む選択エピタキシャル成長法により真性ゲルマニウム層GLを形成した後、同じチャンバ内において、モノゲルマンガスにフォスフィンガスを添加した選択エピタキシャル成長法により、真性ゲルマニウム層GLの表面を覆うように、n型ゲルマニウム層NRを形成する。その後、さらに、同じチャンバ内において、選択エピタキシャル成長法により、n型ゲルマニウム層NR上に真性シリコン膜を形成する。このような工程を経ることにより、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRは、真性シリコン膜で覆われることになる。したがって、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRは露出しないことから、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRを形成した後の搬送工程やその後の層間絶縁膜ILの形成工程においても、半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。つまり、本変形例2によれば、コンタクトホール形成工程だけでなく、真性ゲルマニウム層GLおよびn型ゲルマニウム層NRを形成した後の搬送工程やその後の層間絶縁膜ILの形成工程においても、Geの露出を防止できる結果、半導体製造装置へのGeによるコンタミネーションを幅広い複数の工程にわたって抑制することができるという顕著な効果が得られる。
<変形例3>
続いて、本変形例3について説明する。図11は、本変形例3におけるGeフォトダイオードPD1を含む半導体装置の構成を模式的に示す断面図である。図11において、本変形例3における特徴点は、真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うようにシリコン膜SF1を形成し、かつ、このシリコン膜SF1上に真性シリコン膜SF2を形成する点にある。言い換えれば、本変形例3における特徴点は、図11に示すように、n型ゲルマニウム層NRとプラグPLG1との間に、n型ゲルマニウム層NRと接し、かつ、n型不純物が導入されたシリコン膜SF1と、シリコン膜SF1と接する真性シリコン膜SF2とが介在する点にある。このように構成されている本変形例3においても、変形例2と同様の効果を得ることができる。
続いて、本変形例3について説明する。図11は、本変形例3におけるGeフォトダイオードPD1を含む半導体装置の構成を模式的に示す断面図である。図11において、本変形例3における特徴点は、真性ゲルマニウム層GLとn型ゲルマニウム層NRとを覆うようにシリコン膜SF1を形成し、かつ、このシリコン膜SF1上に真性シリコン膜SF2を形成する点にある。言い換えれば、本変形例3における特徴点は、図11に示すように、n型ゲルマニウム層NRとプラグPLG1との間に、n型ゲルマニウム層NRと接し、かつ、n型不純物が導入されたシリコン膜SF1と、シリコン膜SF1と接する真性シリコン膜SF2とが介在する点にある。このように構成されている本変形例3においても、変形例2と同様の効果を得ることができる。
次に、本変形例3における半導体装置の製造工程について説明する。まず、図12に示すように、支持基板(図示せず)と、この支持基板上に形成された埋め込み絶縁層(図示せず)と、埋め込み絶縁層上に形成されたシリコン層SLとを有するSOI基板を用意する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、SOI基板のシリコン層SLをパターニングする。具体的に、シリコン層SLのパターニングは、光導波路層を形成するように行なわれる。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、シリコン層SLにボロン(B)などのp型不純物を導入して、シリコン層SLの表面にp型半導体領域PRを形成する。
次に、図12に示すように、パターニングしたシリコン層SLを覆う絶縁膜IF1を形成する。この絶縁膜IF1は、例えば、酸化シリコン膜から形成することができ、例えば、CVD法を使用することにより形成することができる。
続いて、図12に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜IF1に、絶縁膜IF1を貫通する開口部を形成する。これにより、開口部の底面からは、p型半導体領域PRの表面の一部が露出することになる。その後、図12に示すように、選択エピタキシャル成長法を使用することにより、開口部の底面から露出するp型半導体領域PRの表面に、真性ゲルマニウム層GLを形成する。その後、同一のチャンバ内において、選択エピタキシャル法を使用することにより、真性ゲルマニウム層GL上にシリコン膜SF1を形成する。この工程を実施した後、チャンバから搬出される。このとき、本変形例3では、真性ゲルマニウム層GLの表面は、シリコン膜SF1で覆われているため、真性ゲルマニウム層GLは露出しない。このことから、真性ゲルマニウム層GLを形成した後の搬送工程においても、半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
次に、図13に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、真性ゲルマニウム層GLの表面に、リン(P)などのn型不純物を導入して、n型ゲルマニウム層NRを形成する。このとき、真性ゲルマニウム層GLを覆うシリコン膜SF1にもn型不純物が導入される結果、シリコン膜SF1は、n型シリコン膜となる。このイオン注入工程においても、真性ゲルマニウム層GLの表面は、シリコン膜SF1で覆われているため、真性ゲルマニウム層GLは露出しない。したがって、真性ゲルマニウム層GLを形成した後のイオン注入工程においても、半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
続いて、図14に示すように、例えば、選択エピタキシャル成長法を使用することにより、シリコン膜SF1上に真性シリコン膜SF2を形成する。その後、図15に示すように、真性シリコン膜SF2を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ILを形成する。この層間絶縁膜形成工程においても、真性ゲルマニウム層GLの表面は、シリコン膜SF1および真性シリコン膜SF2で覆われているため、真性ゲルマニウム層GLは露出しない。したがって、真性ゲルマニウム層GLを形成した後の層間絶縁膜形成工程においても、半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
次に、図16に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ILにコンタクトホールCNT1およびコンタクトホールCNT2を形成する。ここで、本変形例3においても、層間絶縁膜ILにコンタクトホールCNT1を形成する際、真性シリコン膜SF2をエッチングストッパとして機能させることができる。すなわち、真性シリコン膜SF2は、層間絶縁膜ILを構成する酸化シリコン膜とエッチング選択比が取れる膜から構成されているので、酸化シリコン膜をエッチングして、コンタクトホールCNT1を形成する際、コンタクトホールCNT1の底面が自動的に真性シリコン膜SF2の表面で停止することになる。つまり、本変形例3においても、エッチング時間を制御することなく、自動的にn型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止させることができる。このことから、本変形例3によっても、GeフォトダイオードPD1のn型ゲルマニウム層NRとプラグPLG1とが直接接触しておらず、n型ゲルマニウム層NRとプラグPLG1とが容量結合している構造体を容易かつ確実に実現する利点を得ることができる。
このとき、本変形例3においても、図16に示すように、n型ゲルマニウム層NRに達する前にコンタクトホールCNT1の形成を停止している。このことは、本変形例3におけるコンタクトホール形成工程でも、コンタクトホールCNT1の底面からn型ゲルマニウム層NRが露出しないことを意味する。このことから、本変形例3においても、n型ゲルマニウム層NRを露出することなく、かつ、n型ゲルマニウム層NRがエッチング雰囲気に曝されることを抑制できるため、コンタクトホール形成工程に起因する半導体製造装置へのGeによるコンタミネーションを効果的に防止することができる。
その後の工程は、実施の形態と同様であるため、その説明を省略する。以上のようにして、本変形例3におけるGeフォトダイオードPD1を含む半導体装置を製造することができる。本変形例3によれば、n型ゲルマニウム層NRの形成にイオン注入法を使用する場合であっても、コンタクトホール形成工程だけでなく、真性ゲルマニウム層GLを形成した後の搬送工程やその後のイオン注入工程や層間絶縁膜形成工程においても、Geの露出を防止できる。この結果、本変形例3においても、半導体製造装置へのGeによるコンタミネーションを幅広い複数の工程にわたって抑制することができるという顕著な効果が得られる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
GL 真性ゲルマニウム層
IF1 絶縁膜
IF2 絶縁膜
IL 層間絶縁膜
NR n型ゲルマニウム層
PD Geフォトダイオード
PD1 Geフォトダイオード
PLG1 プラグ
PLG2 プラグ
SF1 シリコン膜
SF2 真性シリコン膜
IF1 絶縁膜
IF2 絶縁膜
IL 層間絶縁膜
NR n型ゲルマニウム層
PD Geフォトダイオード
PD1 Geフォトダイオード
PLG1 プラグ
PLG2 プラグ
SF1 シリコン膜
SF2 真性シリコン膜
Claims (15)
- ゲルマニウム層を含む受光素子と、
前記ゲルマニウム層と容量結合するプラグと、
を備える、半導体装置。 - 請求項1に記載の半導体装置において、
前記ゲルマニウム層と前記プラグとの間に絶縁膜が介在する、半導体装置。 - 請求項2に記載の半導体装置において、
前記絶縁膜は、酸化シリコン膜よりも誘電率の高い膜である、半導体装置。 - 請求項2に記載の半導体装置において、
前記絶縁膜は、窒化シリコン膜または酸窒化シリコン膜である、半導体装置。 - 請求項1に記載の半導体装置において、
前記ゲルマニウム層と前記プラグとの間に、真性シリコン膜が介在する、半導体装置。 - 請求項1に記載の半導体装置において、
前記ゲルマニウム層と前記プラグとの間に、
前記ゲルマニウム層と接し、かつ、導電型不純物が導入されたシリコン膜と、
前記シリコン膜と接する真性シリコン膜と、
が介在する、半導体装置。 - 請求項1に記載の半導体装置において、
前記ゲルマニウム層と前記プラグとは、直接接触していない、半導体装置。 - 請求項1に記載の半導体装置において、
前記受光素子は、光信号と電気信号とを変換する光電変換機能を有する、半導体装置。 - 請求項8に記載の半導体装置において、
前記プラグは、前記ゲルマニウム層に入射した前記光信号を光電変換した前記電気信号の伝達経路として機能する、半導体装置。 - 請求項1に記載の半導体装置において、
前記受光素子は、フォトダイオードである、半導体装置。 - 請求項1に記載の半導体装置において、
前記受光素子は、シリコン導波路と接続されている、半導体装置。 - ゲルマニウム層を含む受光素子と、
前記ゲルマニウム層と離間して配置されたプラグと、
前記ゲルマニウム層と前記プラグとの間に介在する絶縁膜と、
を備える、半導体装置。 - ゲルマニウム層を含む受光素子と、
前記ゲルマニウム層と離間して配置されたプラグと、
前記ゲルマニウム層と前記プラグとの間に介在する真性シリコン膜と、
を備える、半導体装置。 - 請求項13に記載の半導体装置において、
前記ゲルマニウム層と接し、かつ、導電型不純物が導入されたシリコン膜と、
前記シリコン膜と接する前記真性シリコン膜と、
を有する、半導体装置。 - 請求項14に記載の半導体装置において、
前記シリコン膜は、n型不純物が導入されたn型シリコン膜である、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016223188A JP2018082036A (ja) | 2016-11-16 | 2016-11-16 | 半導体装置 |
US15/797,230 US10211352B2 (en) | 2016-11-16 | 2017-10-30 | Germanium photodiode |
CN201711064521.3A CN108074988A (zh) | 2016-11-16 | 2017-10-31 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016223188A JP2018082036A (ja) | 2016-11-16 | 2016-11-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018082036A true JP2018082036A (ja) | 2018-05-24 |
Family
ID=62108041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016223188A Pending JP2018082036A (ja) | 2016-11-16 | 2016-11-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10211352B2 (ja) |
JP (1) | JP2018082036A (ja) |
CN (1) | CN108074988A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049856A (ja) * | 2016-09-20 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304272B2 (en) | 2010-07-02 | 2012-11-06 | International Business Machines Corporation | Germanium photodetector |
EP2461352B1 (en) | 2010-12-06 | 2013-07-10 | Imec | Method of manufacturing low resistivity contacts on n-type germanium |
JP5917978B2 (ja) | 2012-03-29 | 2016-05-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
TWI646581B (zh) * | 2015-02-09 | 2019-01-01 | 聯華電子股份有限公司 | 製作鍺磊晶層之方法以及應用其之製作元件之方法 |
DE102015212208A1 (de) * | 2015-04-24 | 2016-10-27 | Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Hochgeschwindigkeits-Germanium-PIN-Fotodiode |
-
2016
- 2016-11-16 JP JP2016223188A patent/JP2018082036A/ja active Pending
-
2017
- 2017-10-30 US US15/797,230 patent/US10211352B2/en active Active
- 2017-10-31 CN CN201711064521.3A patent/CN108074988A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20180138325A1 (en) | 2018-05-17 |
CN108074988A (zh) | 2018-05-25 |
US10211352B2 (en) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107403799B (zh) | 半导体器件及其制造方法 | |
US8290325B2 (en) | Waveguide photodetector device and manufacturing method thereof | |
US20180246276A1 (en) | Semiconductor device and method of manufacturing the same | |
CN107039350A (zh) | 在cmos工艺中单片集成光子元件与电子元件 | |
US9927573B2 (en) | Semiconductor device | |
US10121927B2 (en) | Semiconductor device and method of manufacturing the same | |
US10050027B2 (en) | Quilt packaging system with mated metal interconnect nodules and voids | |
US9742497B2 (en) | Semiconductor arrangement and formation thereof | |
CN101868745A (zh) | 用于集成在cmos芯片上的光电子收发器的方法和系统 | |
Lischke et al. | Advanced photonic BiCMOS technology with high-performance Ge photo detectors | |
US10553734B2 (en) | Semiconductor device and manufacturing method thereof | |
US10473853B2 (en) | Fully integrated avalanche photodiode receiver | |
US10211352B2 (en) | Germanium photodiode | |
CN110031931B (zh) | 半导体器件 | |
JP2005129689A (ja) | 半導体受光素子及び光受信モジュール | |
US11112624B2 (en) | Semiconductor device and manufacturing method thereof | |
US11002997B2 (en) | Semiconductor device and method of manufacturing the same | |
US10895683B1 (en) | Semiconductor device | |
TW202210891A (zh) | 光子積體電路 | |
JP2017049504A (ja) | 半導体装置およびその製造方法 | |
US11322668B2 (en) | Semiconductor device | |
JP2006133723A (ja) | 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法 | |
JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 |