JP2018082036A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018082036A
JP2018082036A JP2016223188A JP2016223188A JP2018082036A JP 2018082036 A JP2018082036 A JP 2018082036A JP 2016223188 A JP2016223188 A JP 2016223188A JP 2016223188 A JP2016223188 A JP 2016223188A JP 2018082036 A JP2018082036 A JP 2018082036A
Authority
JP
Japan
Prior art keywords
germanium layer
semiconductor device
silicon
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016223188A
Other languages
English (en)
Inventor
真一 綿貫
Shinichi Watanuki
真一 綿貫
大士 小松
Hiroshi Komatsu
大士 小松
知士 中山
Tomoshi Nakayama
知士 中山
卓 小倉
Taku Ogura
卓 小倉
照弘 桑島
Teruhiro Kuwajima
照弘 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016223188A priority Critical patent/JP2018082036A/ja
Priority to US15/797,230 priority patent/US10211352B2/en
Priority to CN201711064521.3A priority patent/CN108074988A/zh
Publication of JP2018082036A publication Critical patent/JP2018082036A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】シリコン半導体プロセスにおける異種材料であるゲルマニウム（Ｇｅ）に起因する半導体製造装置へのコンタミネーションを抑制する。
【解決手段】半導体装置は、ｎ型ゲルマニウム層ＮＲを含むＧｅフォトダイオードＰＤ１と、ｎ型ゲルマニウム層ＮＲと容量結合するプラグＰＬＧ１とを備える。すなわち、ＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触しておらず、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合している。
【選択図】図５

Description

本発明は、半導体装置に関し、例えば、ゲルマニウム層を含む受光素子を有する半導体装置に適用して有効な技術に関する。
特開２０１５−９２６４１号公報（特許文献１）には、ゲルマニウム化物領域を介して、単結晶ｎ型Ｇｅ材料と電極とを電気的に接続する光検出デバイスに関する技術が記載されている。
特開２０１３−２０７２３１号公報（特許文献２）には、Ｇｅ層上に、このＧｅ層を覆うようにＳｉ保護膜を形成することにより、電流リークを低減する技術が記載されている。そして、この技術では，Ｓｉ保護膜が金属層と接触する領域において、シリコン（Ｓｉ）をすべてニッケル（Ｎｉ）との混晶層であるニッケルシリサイド層（ＮｉＳｉ）として、ＮｉＧｅ層と接合することにより、コンタクト抵抗を低減できるとしている。
特開２０１２−１２４４８３号公報（特許文献３）には、ｎ型Ｇｅ領域上に、ｎ型不純物が導入された界面シリコン層を介して、電極を形成することにより、接触抵抗を低減できる技術が記載されている。
特開２０１５−９２６４１号公報 特開２０１３−２０７２３１号公報 特開２０１２−１２４４８３号公報
シリコンフォトニクス技術においては、光回路と電子回路とを融合させるため、光電変換機能を有する受光素子が必要不可欠である。特に、シリコン層を光導波路層として使用するシリコンフォトニクス技術においては、例えば、受光素子として、シリコン層を伝わる光（赤外光）を吸収できるようにシリコンよりもバンドギャップの小さなゲルマニウムを利用したフォトダイオード（以下、Ｇｅフォトダイオードという）が使用される。
Ｇｅフォトダイオードは、例えば、シリコン半導体プロセスを使用して、シリコン基板上にＧｅ層を部分的にエピタキシャル成長させることによって形成されるが、シリコン半導体プロセスでは、Ｇｅは異種材料となるため、半導体製造装置へのコンタミネーションを避ける工夫が望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、ゲルマニウム層を含む受光素子と、ゲルマニウム層と容量結合するプラグとを備える。
一実施の形態によれば、シリコン半導体プロセスにおける異種材料であるゲルマニウム（Ｇｅ）に起因する半導体製造装置へのコンタミネーションを抑制することができる。
実施の形態における半導体装置の構成例を示す模式図である。 関連技術におけるＧｅフォトダイオードを含む半導体装置の模式的な構成を示す断面図である。 関連技術に存在する改善の余地を説明するための模式図である。 実施の形態におけるＧｅフォトダイオードの模式的な構成を示す平面図である。 図４のＡ−Ａ線で切断した断面図である。 実施の形態における半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す断面図である。 図７に続く半導体装置の製造工程を示す断面図である。 変形例１におけるＧｅフォトダイオードを含む半導体装置の構成を模式的に示す断面図である。 変形例１における半導体装置の製造工程を示す断面図である。 変形例３におけるＧｅフォトダイオードを含む半導体装置の構成を模式的に示す断面図である。 変形例３における半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜半導体装置の構成＞
本実施の形態における半導体装置の構成例について、図１を参照しながら説明する。
図１は、本実施の形態における半導体装置ＳＡの構成例を示す模式図である。図１に示すように、半導体装置ＳＡは、制御回路やメモリ回路を含む電子回路Ｃ１と、トランシーバ集積回路（Transceiver Integrated Circuit）からなる電子回路Ｃ２と、レシーバ集積回路（Receiver Integrated Circuit）からなる電子回路Ｃ３とを有している。
そして、本実施の形態における半導体装置ＳＡは、さらに、光回路を有している。具体的に、本実施の形態における光回路は、例えば、半導体レーザからなる光源ＬＤと、光変調器ＰＭと、光結合器ＰＣ１と、光結合器ＰＣ２と、Ｇｅフォトダイオード（受光素子）ＰＤ１から構成されている。
このように構成されている本実施の形態における半導体装置ＳＡは、以下に示すように動作する。すなわち、まず、電子回路Ｃ１で生成された電気信号は、トランシーバ集積回路からなる電子回路Ｃ２を介して、光変調器ＰＭへ送られる。この光変調器ＰＭは、電気信号を光信号に変換する光デバイスである。このとき、光源ＬＤから光変調器ＰＭに、例えば、連続波レーザ光（Continuous Wave Laser）が入射される。光変調器ＰＭでは、入射した連続波レーザ光の位相を操作して、光信号の状態を変えることにより、電気信号を光の位相状態に対応づける（変調する）ことができる。光源ＬＤは、例えば、半導体レーザ、レンズ、プリズムミラーおよび光結合素子などから構成される。
光変調器ＰＭにおいて変調された光信号は、例えば、グレーティングカプラまたはスポットサイズ変換器などの光結合器ＰＣ１を介して、半導体装置ＳＡから外部へ出力される。一方、半導体装置ＳＡに入力された光信号は、例えば、グレーティングカプラまたはスポットサイズ変換器などの光結合器ＰＣ２を介して、ＧｅフォトダイオードＰＤ１へ送られる。ＧｅフォトダイオードＰＤ１は、光信号を電気信号に変換する光デバイスである。そして、ＧｅフォトダイオードＰＤ１において変換された電気信号は、電子回路Ｃ３を介して電子回路Ｃ１へ送られる。
電子回路Ｃ１から電子回路Ｃ２を介して光変調器ＰＭに送られる電気信号と、ＧｅフォトダイオードＰＤ１から電子回路Ｃ３を介して電子回路Ｃ１に送られる電気信号の伝送線路としては、主としてアルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの導電性材料からなる電気配線が用いられる。一方、光信号の伝送線路には、例えば、多結晶シリコン膜からなる光信号用の伝送線路（光導波路）が用いられる。
ここで、電子回路Ｃ１、電子回路Ｃ２および電子回路Ｃ３は、例えば、それぞれ１つの半導体チップに形成されている。また、光変調器ＰＭ、光結合器ＰＣ１、光結合器ＰＣ２およびＧｅフォトダイオードＰＤ１は、例えば、１つの光半導体チップに形成されている。さらに、光源ＬＤを構成する部材の一部、例えば、光結合素子も上述した光半導体チップに形成されている。これらの半導体チップ、光半導体チップおよび光源ＬＤは、例えば、１つのインターポーザ上に搭載されて、１つの半導体装置ＳＡを構成している。
なお、本実施の形態では、電子デバイスと光デバイスとをそれぞれ異なる半導体チップと光半導体チップとに形成しているが、これに限定されるものではない。例えば、１つの半導体チップに電子デバイスと光デバイスとを形成することもできる。
＜Ｇｅフォトダイオードの必要性＞
上述したように、近年、シリコン（Ｓｉ）を材料とした光信号用の伝送線路（光導波路）を基板に作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで、光通信用モジュールを実現する技術であるシリコンフォトニクス技術の開発が積極的に行われている。
シリコンからなる基板上に形成された光導波路を基本とする光回路では、シリコンからなるコア層をシリコンよりも屈折率の小さな酸化シリコン層からなるクラッド層で覆う構造からなるシリコン導波路が主に用いられている。シリコンは電子回路において広く使用されている材料であり、シリコン導波路を使用することにより光回路と電子回路とを同一の基板上に作製することが可能となる。
光回路と電子回路とを融合するためには、光信号を電気信号に変換するための受光素子（受光器）が必要不可欠となるが、シリコンフォトニクス技術で使用される受光素子には、シリコンよりもバンドギャップ（禁制帯幅）の小さいゲルマニウム（Ｇｅ）を利用した受光素子が検討されている。なぜなら、通信波長帯である１．６μｍ程度までの近赤外線を光電変換するためには、近赤外線のエネルギーよりもバンドギャップが小さいことが必要であるからである。さらに、ゲルマニウムは、シリコンとの親和性も高く、ゲルマニウムを利用した受光素子をシリコン導波路上にモノリシックに形成できる利点がある。
そこで、本実施の形態では、ゲルマニウムを利用したＧｅフォトダイオードを受光素子に採用することを前提とする。このとき、Ｇｅフォトダイオードは、例えば、シリコン半導体プロセスを使用して、シリコン基板上にＧｅ層を部分的にエピタキシャル成長することによって形成されるが、シリコン半導体プロセスでは、Ｇｅは異種材料となるため、半導体製造装置へのコンタミネーションを避ける工夫が望まれている。
以下では、まず、関連技術を使用して、本発明者が新たに見出した改善の余地を説明し、その後、この改善の余地に対する工夫である本実施の形態１における技術的思想について説明することにする。
＜関連技術の説明＞
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
図２は、関連技術におけるＧｅフォトダイオードＰＤを含む半導体装置の模式的な構成を示す断面図である。図２において、関連技術における半導体装置は、例えば、シリコン単結晶から形成されたシリコン層ＳＬを有しており、このシリコン層ＳＬは、光導波路として機能する。そして、このシリコン層ＳＬの表面領域には、ボロン（Ｂ）などのｐ型不純物が導入されており、これによって、シリコン層ＳＬの表面領域にｐ型半導体領域ＰＲが形成されていることになる。さらに、図２に示すように、ｐ型半導体領域ＰＲが形成されたシリコン層ＳＬ上には、例えば、酸化シリコン膜からなる絶縁膜ＩＦ１が形成されており、この絶縁膜ＩＦ１の一部に開口部が形成されている、この開口部からは、ｐ型半導体領域ＰＲが露出しており、このｐ型半導体領域ＰＲ上にＧｅフォトダイオードが形成されている。すなわち、図２に示す関連技術においては、ｐ型半導体領域ＰＲと接するように受光素子であるＧｅフォトダイオードＰＤが形成されている。具体的に、ＧｅフォトダイオードＰＤは、図２に示すように、ｐ型半導体領域ＰＲ上に形成された構造体を有する。このとき、構造体は、真性ゲルマニウム層ＧＬと、真性ゲルマニウム層ＧＬ上に形成されたｎ型ゲルマニウム層ＮＲとから構成されている。これにより、ＧｅフォトダイオードＰＤは、ＰＩＮ型のフォトダイオードを構成することになる。
続いて、図２に示すように、ＧｅフォトダイオードＰＤを覆うように層間絶縁膜ＩＬが形成されており、この層間絶縁膜ＩＬには、層間絶縁膜ＩＬを貫通するプラグＰＬＧ１とプラグＰＬＧ２とが形成されている。例えば、プラグＰＬＧ１は、ＧｅフォトダイオードＰＤに形成されているｎ型ゲルマニウム層ＮＲと接続されている一方、プラグＰＬＧ２は、シリコン層ＳＬ内に形成されたｐ型半導体領域ＰＲと接続されている。このとき、プラグＰＬＧ１およびプラグＰＬＧ２は、それぞれ、コンタクトホールの内壁に形成されたバリア導体膜と、例えば、コンタクトホールを埋め込む導体膜とを有している。例えば、コンタクトホールに埋め込まれる導体膜としては、アルミニウム膜やタングステン膜を挙げることができる。そして、図２に示すように、プラグＰＬＧ１とプラグＰＬＧ２とを形成した層間絶縁膜ＩＬ上には、配線が形成されており、この配線は、例えば、プラグＰＬＧ１と接続される配線ＷＬ１と、プラグＰＬＧ２と接続される配線ＷＬ２とを含んでいる。
＜改善の余地＞
次に、このように構成されている関連技術におけるＧｅフォトダイオードＰＤの製造工程に存在する改善の余地について説明する。すなわち、Ｇｅフォトダイオードを製造するシリコン半導体プロセスにおいては、Ｇｅは異種材料となるため、シリコン半導体プロセスで使用される半導体製造装置へのＧｅによるコンタミネーションが改善の余地として顕在化する。時に、図２に示すように、関連技術におけるＧｅフォトダイオードＰＤでは、Ｇｅフォトダイオードを構成するｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触するように構成されている結果、Ｇｅによるコンタミネーションが改善の余地として顕在化することになる。以下では、この改善の余地について図面を参照しながら説明する。
図３は、関連技術に存在する改善の余地を説明するための模式図である。図３に示すように、関連技術におけるＧｅフォトダイオードＰＤの製造工程においては、ＧｅフォトダイオードＰＤを覆うように層間絶縁膜ＩＬを形成した後、例えば、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２を形成する。このとき、コンタクトホールＣＮＴ１に着目すると、コンタクトホールＣＮＴ１は、ＧｅフォトダイオードＰＤを構成するｎ型ゲルマニウム層ＮＲに達するように形成されることになる。このため、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１を形成する工程において、コンタクトホールＣＮＴ１をｎ型ゲルマニウム層ＮＲに達するように形成することに起因して、ｎ型ゲルマニウム層ＮＲの構成材料であるＧｅも多少削られることになる。この結果、図３に示すように、コンタクトホールＣＮＴ１の形成工程において、Ｇｅが半導体製造装置中に飛散することになり、これによって、半導体製造装置へのＧｅによるコンタミネーションが発生するのである。つまり、関連技術では、ＧｅフォトダイオードＰＤのｎ型ゲルマニウム層ＮＲに達するようにコンタクトホールＣＮＴ１を形成することに起因して、半導体製造装置へのＧｅによるコンタミネーションが顕在化するのである。
特に、シリコンフォトニクスにおいて形成されるシリコン導波路は、シリコン半導体プロセスの加工精度に極めて敏感な特性を示す。具体的には、シリコン導波路のラフネス（表面粗さ）が大きくなると、シリコン導波路を通る光の散乱が大きくなる結果、シリコン導波路の性能低下を招くことになる。したがって、シリコン導波路は、比較的集積度の高い高精度の加工が可能なシリコン半導体プロセスが使用される。このことから、シリコン導波路とともに形成されるＧｅフォトダイオードの形成にも集積度の高い高精度の加工が可能なシリコン半導体プロセスが使用されることになる。
ところが、高精度の加工が可能な最先端のシリコン半導体プロセスで製造される集積回路では、Ｇｅが使用されないことが多い。したがって、高精度の加工が可能な最先端のシリコン半導体プロセスにおいて、Ｇｅは異種材料となる。このため、高精度の加工が可能な最先端のシリコン半導体プロセスでは、異種材料となるＧｅが対象装置以外の半導体製造装置に転写しないように注意を払う必要がある。例えば、Ｇｅが露出する工程では、他の半導体製造装置へのコンタミネーションが生じやすくなるため、細心の注意が必要となる。このことから、Ｇｅが露出する工程が存在するシリコン半導体プロセスでは、半導体製造装置の洗浄や部品交換の頻度を上げるなどによって、メンテナンス作業の負担が増加したり、半導体製造装置を専用化したりするなどの対応が必要となる。
特に、図３に示すように、コンタクトホールＣＮＴ１を形成する工程においては、Ｇｅが露出するだけでなく、ｎ型ゲルマニウム層ＮＲの構成材料であるＧｅそのものもエッチング雰囲気に曝されることになるため、その後の工程で使用する半導体製造装置（ドライエッチング装置やレジスト除去装置やスパッタリング装置など）も含めて、コンタミネーションに対する対策を施す必要がある。つまり、関連技術では、ＧｅフォトダイオードＰＤのｎ型ゲルマニウム層ＮＲに達するようにコンタクトホールＣＮＴ１を形成する工程を有することに起因して、半導体製造装置へのＧｅによるコンタミネーションの影響が大きくなるのである。そこで、本実施の形態では、特に、Ｇｅが露出するだけでなく、ｎ型ゲルマニウム層ＮＲの構成材料であるＧｅ自体もエッチング雰囲気に曝されるコンタクトホール形成工程に着目して、このコンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを抑制できる工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明することにする。
＜実施の形態における基本思想＞
本実施の形態における基本思想は、層間絶縁膜にコンタクトホールを形成するコンタクトホール形成工程において、コンタクトホールをＧｅフォトダイオードの構成要素であるｎ型ゲルマニウム層に達するように形成するのではなく、ｎ型ゲルマニウム層に達する前にコンタクトホールの形成を停止する思想である。この基本思想によれば、コンタクトホール形成工程において、コンタクトホールの底面からｎ型ゲルマニウム層が露出しないことになることから、Ｇｅを露出することなく、かつ、Ｇｅそのものがエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における基本思想によれば、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。以下では、この本実施の形態における基本思想を具現化したＧｅフォトダイオードの構成について説明する。
＜Ｇｅフォトダイオードの構成＞
図４は、本実施の形態におけるＧｅフォトダイオードＰＤ１の模式的な構成を示す平面図である。図４において、本実施の形態におけるＧｅフォトダイオードＰＤ１は、上面から見た平面形状が矩形形状のシリコン層ＳＬ上に形成されている。このとき、シリコン層ＳＬは、光導波路ＯＷと接続されている。そして、本実施の形態におけるＧｅフォトダイオードＰＤ１は、ｎ型ゲルマニウム層ＮＲを含み、このｎ型ゲルマニウム層ＮＲの上方にプラグＰＬＧ１が配置されている。一方、平面視において、ｎ型ゲルマニウム層ＮＲは、シリコン層ＳＬに内包されるように配置されており、シリコン層ＳＬと接続するように、シリコン層ＳＬ上にプラグＰＬＧ２が配置されている。
次に、図５は、図４のＡ−Ａ線で切断した断面図である。図５に示すように、例えば、シリコン単結晶から形成されたシリコン層ＳＬ内にｐ型半導体領域ＰＲが形成されており、このｐ型半導体領域ＰＲ上に、ＧｅフォトダイオードＰＤ１が形成されている。このとき、図４に示すように、シリコン層ＳＬは、光導波路ＯＷと接続されており、このシリコン層ＳＬは、光導波路層として機能する。そして、ＧｅフォトダイオードＰＤ１は、光導波路層として機能するシリコン層ＳＬを伝わる光を受光可能なように構成されている。すなわち、本実施の形態におけるＧｅフォトダイオードＰＤ１は、図４に示す光導波路ＯＷからシリコン層ＳＬに伝わる光を受光可能に構成されている。つまり、本実施の形態におけるＧｅフォトダイオードＰＤ１は、シリコン層ＳＬと接するように構成されている結果、光導波路層として機能するシリコン層ＳＬを伝わる光を受光可能なように構成されていることになる。
続いて、図５に示すように、ｐ型半導体領域ＰＲが形成されたシリコン層ＳＬを覆うように、例えば、酸化シリコン膜からなる絶縁膜ＩＦ１が形成されている。そして、この絶縁膜ＩＦ１に開口部が形成されており、開口部からｐ型半導体領域ＰＲの表面の一部が露出している。開口部から露出するｐ型半導体領域ＰＲの表面上には、開口部の内部に収まるように、真性ゲルマニウム層ＧＬが形成されている。そして、真性ゲルマニウム層ＧＬ上には、ｎ型ゲルマニウム層ＮＲが形成されている。
以上のようにして、シリコン層ＳＬ上に、本実施の形態におけるＧｅフォトダイオードＰＤ１の構造体が形成されていることになる。図５に示すように、本実施の形態におけるＧｅフォトダイオードＰＤ１の構造体は、絶縁膜ＩＦ１を貫通する開口部上に形成されていることになる。さらに、本実施の形態におけるＧｅフォトダイオードＰＤ１の構造体は、シリコン層ＳＬの表面に形成されているｐ型半導体領域ＰＲ上に形成されている。このとき、シリコン層ＳＬおよびｐ型半導体領域ＰＲは、シリコン（Ｓｉ）から構成されている一方、ＧｅフォトダイオードＰＤ１の構造体を構成する真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとは、ゲルマニウム（Ｇｅ）から構成されている。
次に、図５に示すように、ｐ型半導体領域ＰＲ上に形成されたＧｅフォトダイオードＰＤ１を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬが形成されている。そして、層間絶縁膜ＩＬには、底面がＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲに達せずに、層間絶縁膜ＩＬ内で停止するプラグＰＬＧ１が形成されている。このプラグＰＬＧ１は、層間絶縁膜ＩＬ上に形成されている配線ＷＬ１と電気的に接続されている。一方、層間絶縁膜ＩＬと絶縁膜ＩＦ１とには、層間絶縁膜ＩＬと絶縁膜ＩＦ１とを貫通して、ｐ型半導体領域ＰＲに達するプラグＰＬＧ２も形成されている。このプラグＰＬＧ２は、層間絶縁膜ＩＬの上面上に形成されている配線ＷＬ２と電気的に接続されている。
プラグＰＬＧ１およびプラグＰＬＧ２は、例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜（アルミニウム合金膜）やタングステン膜から形成されている一方、配線ＷＬ１および配線ＷＬ２は、例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜（アルミニウム合金膜）とから形成されている。
このように構成された本実施の形態におけるＧｅフォトダイオードＰＤ１によれば、ｐ型半導体領域ＰＲとｎ型ゲルマニウム層ＮＲとによって挟まれた真性ゲルマニウム層ＧＬが空乏化して空乏層として機能する。この結果、空乏層として機能する真性ゲルマニウム層ＧＬに、ゲルマニウムのバンドギャップよりも大きなエネルギーを有する光が入射すると、価電子帯の電子が伝導帯に励起されることによって、正孔電子対が発生する。そして、伝導帯に励起された電子は、空乏層内の電界によって、ｎ型ゲルマニウム層ＮＲに注入される一方、価電子帯に形成された正孔は、空乏層内の電界によって、ｐ型半導体領域ＰＲに注入される。これにより、ｎ型ゲルマニウム層ＮＲに注入された電子は、ｎ型ゲルマニウム層ＮＲ→（容量結合）→プラグＰＬＧ１→配線ＷＬ１の経路に沿って流れる。一方、ｐ型半導体領域ＰＲに注入された正孔は、ｐ型半導体領域ＰＲ→プラグＰＬＧ２→配線ＷＬ２の経路に沿って流れる。このようにして、本実施の形態におけるＧｅフォトダイオードＰＤ１によれば、入射した光を電気信号（電流）に変換する光電変換機能が実現されることがわかる。特に、本実施の形態では、図４に示す光導波路ＯＷ→シリコン層ＳＬ→ｐ型半導体領域ＰＲ→真性ゲルマニウム層ＧＬの経路に沿って伝達する光（光信号）は、例えば、数十ＧＨｚの高周波の光信号を想定している。したがって、図５に示すように、ＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触していなくても、ＧｅフォトダイオードＰＤ１において、高周波の光信号を光電変換した高周波の電気信号に対して、層間絶縁膜ＩＬが介在するｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間は容量素子として機能する。すなわち、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とは容量結合している結果、高周波の電気信号は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を電気的に伝わることができるのである。したがって、プラグＰＬＧ１は、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲに入射した光信号を光電変換した電気信号の伝達経路として機能することがわかる。
以上のことから、本実施の形態における半導体装置は、真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとを含むＧｅフォトダイオードＰＤ１と、ｎ型ゲルマニウム層ＮＲと離間して配置されたプラグＰＬＧ１と、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に介在する層間絶縁膜ＩＬとを備えることになる。さらに、別の言い方をすれば、本実施の形態における半導体装置において、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とは、直接接触していないということもできる。
＜Ｇｅフォトダイオードの製造方法＞
本実施の形態におけるＧｅフォトダイオードＰＤ１を含む半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図６に示すように、支持基板（図示せず）と、この支持基板上に形成された埋め込み絶縁層（図示せず）と、埋め込み絶縁層上に形成されたシリコン層ＳＬとを有するＳＯＩ基板を用意する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、ＳＯＩ基板のシリコン層ＳＬをパターニングする。具体的に、シリコン層ＳＬのパターニングは、光導波路層を形成するように行なわれる。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、シリコン層ＳＬにボロン（Ｂ）などのｐ型不純物を導入して、シリコン層ＳＬの表面にｐ型半導体領域ＰＲを形成する。
次に、図６に示すように、パターニングしたシリコン層ＳＬを覆う絶縁膜ＩＦ１を形成する。この絶縁膜ＩＦ１は、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法（Chemical Vapor Deposition）を使用することにより形成することができる。これにより、パターニングされたシリコン層ＳＬは、埋め込み絶縁層と絶縁膜ＩＦ１で囲まれることになる。そして、酸化シリコン膜の屈折率は、シリコン層ＳＬの屈折率よりも小さいことから、屈折率の大きなシリコン層ＳＬをコア層とし、かつ、屈折率の小さな酸化シリコン膜をクラッド層とする光導波路層が形成されることになる。すなわち、シリコン層ＳＬを伝わる光は、屈折率の小さなクラッド層によって全反射することにより、クラッド層に漏れ出ることなく、コア層であるシリコン層ＳＬを伝わることになる。
続いて、図６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１に、絶縁膜ＩＦ１を貫通する開口部を形成する。これにより、開口部の底面からは、ｐ型半導体領域ＰＲの表面の一部が露出することになる。その後、図６に示すように、選択エピタキシャル成長法を使用することにより、開口部の底面から露出するｐ型半導体領域ＰＲの表面に、真性ゲルマニウム層ＧＬを形成する。具体的に、真性ゲルマニウム層ＧＬは、主に、モノゲルマンガスを含む選択エピタキシャル成長法により形成することができる。次に、同じチャンバ内において、モノゲルマンガスにフォスフィンガスを添加した選択エピタキシャル成長法により、真性ゲルマニウム層ＧＬの表面を覆うように、ｎ型ゲルマニウム層ＮＲを形成する。この結果、図６に示すように、ｎ型ゲルマニウム層ＮＲは、真性ゲルマニウム層ＧＬの表面を覆うように形成される。以上のようにして、同一チャンバ内において、供給する原料ガスを切り換えた連続選択エピタキシャル成長法により、真性ゲルマニウム層ＧＬと、ｎ型ゲルマニウム層ＮＲとを含むＧｅフォトダイオードＰＤ１の構造体を形成することができる。
なお、本実施の形態では、原料ガスを切り換える連続エピタキシャル成長法によって、真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとを形成する例について説明した。ただし、本実施の形態における技術的思想は、これに限らず、例えば、選択エピタキシャル成長法により、真性ゲルマニウム層ＧＬを形成した後、フォトリソグラフィ技術およびイオン注入法を使用することにより、真性ゲルマニウム層ＧＬの表面にリン（Ｐ）などのｎ型不純物を導入して、ｎ型ゲルマニウム層ＮＲを形成するようにしてもよい。
続いて、図７に示すように、ＧｅフォトダイオードＰＤ１の構造体上を含むＳＯＩ基板上に層間絶縁膜ＩＬを形成する。層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法を使用することにより形成することができる。
そして、図８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬに、底面がｎ型ゲルマニウム層ＮＲまで達しないで、層間絶縁膜ＩＬ内に存在するコンタクトホールＣＮＴ１を形成する。また、層間絶縁膜ＩＬおよび絶縁膜ＩＦ１を貫通してｐ型半導体領域ＰＲの表面に達するコンタクトホールＣＮＴ２を形成する。このとき、本実施の形態では、例えば、コンタクトホールＣＮＴ１とコンタクトホールＣＮＴ２とは、互いに別工程で形成することになる。なぜなら、底面がｎ型ゲルマニウム層ＮＲの表面にまで達しないコンタクトホールＣＮＴ１と、底面がｐ型半導体領域ＰＲにまで達するコンタクトホールＣＮＴ２では、層間絶縁膜ＩＬをエッチングするエッチング量が異なるからである。
次に、図５に示すように、コンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２内を含む層間絶縁膜ＩＬの表面にバリア導体膜を形成し、その後、バリア導体膜上にアルミニウム膜（アルミニウム合金膜）を形成し、さらに、アルミニウム膜上にバリア導体膜を形成する。これにより、コンタクトホールＣＮＴ１の内部およびコンタクトホールＣＮＴ２の内部を埋め込んだプラグＰＬＧ１およびプラグＰＬＧ２を形成することができるとともに、層間絶縁膜ＩＬの表面を覆う積層膜（バリア導体膜＋アルミニウム膜＋バリア導体膜）を形成することができる。このとき、例えば、バリア導体膜は、チタン膜（Ｔｉ膜）と窒化チタン膜（ＴｉＮ膜）からなり、例えば、スパッタリング法を使用することにより形成することができる。また、アルミニウム膜も、スパッタリング法を使用することにより形成することができる。なお、アルミニウム膜に替えて、アルミニウム合金膜（Ａｌ−Ｓｉ−Ｃｕ膜など）を使用することもできる。
その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬの表面に形成されている積層膜をパターニングすることにより、プラグＰＬＧ１と電気的に接続される配線ＷＬ１およびプラグＰＬＧ２と電気的に接続される配線ＷＬ２を形成する。以上のようにして、本実施の形態におけるＧｅフォトダイオードＰＤ１を含む半導体装置を製造することができる。
なお、本実施の形態では、バリア導体膜とアルミニウム膜とからプラグＰＬＧ１およびプラグＰＬＧ２を形成したが、これに限らず、例えば、プラグＰＬＧ１およびプラグＰＬＧ２をバリア導体膜とタングステン膜から形成することもできる。また、配線ＷＬ１および配線ＷＬ２は、アルミニウム配線に限られるものではなく、例えば、ダマシン法を使用した銅配線から形成することもできる。
＜実施の形態における特徴＞
続いて、本実施の形態における特徴点について説明する。本実施の形態における特徴点は、例えば、図５に示すように、ＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触しておらず、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合している点にある。言い換えれば、本実施の形態における特徴点は、例えば、図８に示すように、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１を形成するコンタクトホール形成工程において、コンタクトホールＣＮＴ１をＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲに達するように形成するのではなく、ｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止する点にある。この本実施の形態における特徴点によれば、コンタクトホール形成工程において、コンタクトホールＣＮＴ１の底面からｎ型ゲルマニウム層ＮＲが露出しないことになることから、Ｇｅを露出することなく、かつ、Ｇｅ自体がエッチング雰囲気に曝されることも防止できる。この結果、本実施の形態における特徴点によれば、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
例えば、図２に示す関連技術では、ＧｅフォトダイオードＰＤのｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触するように構成されている。この場合、図３に示すように、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１を形成するコンタクトホール形成工程において、コンタクトホールＣＮＴ１をＧｅフォトダイオードＰＤのｎ型ゲルマニウム層ＮＲに達するように形成することになる。この結果、図３に示すように、コンタクトホール形成工程において、コンタクトホールＣＮＴ１の底面からｎ型ゲルマニウム層ＮＲが露出することになるとともに、Ｇｅ自体がエッチング雰囲気に曝されることになる。
したがって、関連技術においては、図３に示すように、コンタクトホールＣＮＴ１の形成工程において、Ｇｅが半導体製造装置中に飛散することになり、これによって、半導体製造装置へのＧｅによるコンタミネーションが発生するのである。つまり、関連技術では、ＧｅフォトダイオードＰＤのｎ型ゲルマニウム層ＮＲに達するようにコンタクトホールＣＮＴ１を形成することに起因して、コンタクトホール形成工程後に使用される半導体製造装置へのＧｅによるコンタミネーションが顕在化してしまうのである。
これに対し、本実施の形態では、図８に示すように、ｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止している。このことは、本実施の形態におけるコンタクトホール形成工程では、コンタクトホールＣＮＴ１の底面からｎ型ゲルマニウム層ＮＲが露出しないことを意味する。このことから、本実施の形態によれば、ｎ型ゲルマニウム層ＮＲを露出することなく、かつ、ｎ型ゲルマニウム層ＮＲがエッチング雰囲気に曝されることを抑制できるため、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
このように本実施の形態における特徴点によれば、ｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止することによって、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを抑制することができるが、この結果、図５に示すように、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが離間して配置されることになる。この場合、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが電気的に導通しなくなってしまうことが懸念される。この点に関し、確かに、直流信号（ＤＣ信号）の場合には、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触していないと、電気的に非導通の状態になると考えられる。ただし、本実施の形態における半導体装置では、数十ＧＨｚの光信号を対象としており、ＧｅフォトダイオードＰＤ１では、この数十ＧＨｚの光信号を光電変換して、高周波の交流信号（ＡＣ信号）を生成している。この高周波の交流信号では、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが離間して配置されていても、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を伝達することができるのである。なぜなら、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが離間して配置されている構成は、図５に示すように、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に層間絶縁膜ＩＬが介在することを意味し、この構成によって、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とを電極とし、層間絶縁膜ＩＬを容量絶縁膜とする静電容量が形成されるからである。すなわち、静電容量のインピーダンスは、直流信号に対しては、無限大となる一方、信号周波数（角振動数）と静電容量値の積の逆数に比例することから、高周波の交流信号に対しては、静電容量のインピーダンスは小さくなるからである。極端に言えば、交流信号の周波数が大きくなればなるほど、静電容量のインピーダンスは小さくなり、交流信号の周波数が無限大となると、静電容量のインピーダンスは、限りなくゼロに近づき、ショート状態となる。つまり、本実施の形態における半導体装置では、高周波の交流信号を対象としているため、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に絶縁膜（層間絶縁膜ＩＬ）が介在しても、容量結合によって、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間の導通を確保することができるのである。以上のことから、本実施の形態における特徴点によれば、ｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止することによって、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。一方、本実施の形態における特徴点によっても、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間接的な容量結合によって、高周波の交流信号に対するｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間の導通を確保できる。
具体的に、例えば、ｎ型ゲルマニウム層ＮＲの上面とプラグＰＬＧ１の底面との間の距離を５０ｎｍとし、かつ、プラグＰＬＧ１の底面積を２×１０（μｍ２）とすると、１０ＧＨｚ以上の交流信号に対して、静電容量のインピーダンスは、１Ω以下となる。この静電容量値は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とを直接接触させた場合と同程度のインピーダンスであり、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間接的な容量結合によっても、高周波の交流信号に対するｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間の導通を確保できることがわかる。
なお、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に形成される静電容量においては、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に挟まれる容量絶縁膜の膜厚をできるだけ薄くすることが望ましい。言い換えれば、コンタクトホール形成工程においては、コンタクトホールＣＮＴ１の底面をできるだけｎ型ゲルマニウム層ＮＲに近い位置で停止させることが望ましい。なぜなら、静電容量のインピーダンスは、静電容量値に反比例するからである。つまり、容量絶縁膜の厚さが薄くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を伝達しやすくなるからである。さらには、プラグＰＬＧ１の底面サイズを大きくすることも静電容量のインピーダンスを低減する観点から有効である。なぜなら、静電容量の静電容量値は、容量絶縁膜の厚さに反比例するだけでなく、対向電極の面積にも比例するからである。すなわち、プラグＰＬＧ１の底面サイズを大きくすることによって、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を伝達しやすくなる。
＜変形例１＞
次に、変形例１について説明する。図９は、本変形例１におけるＧｅフォトダイオードＰＤ１を含む半導体装置の構成を模式的に示す断面図である。図９において、本変形例１の特徴点は、ＧｅフォトダイオードＰＤ１の構成要素である真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとを覆うように絶縁膜ＩＦ２を形成している点にある。特に、この絶縁膜ＩＦ２は、層間絶縁膜ＩＬを構成する酸化シリコン膜とは異なる種類の膜から構成される。具体的に、絶縁膜ＩＦ２は、酸化シリコン膜とのエッチング選択比の取れる膜から構成され、例えば、窒化シリコン膜や酸窒化シリコン膜から構成される。
この場合、図９に示すように、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に挟まれるように絶縁膜ＩＦ２が形成される結果、絶縁膜ＩＦ２は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とによって形成される静電容量の容量絶縁膜として機能する。
このように構成されている本変形例１における半導体装置によれば、以下に示す利点を得ることができる。まず、第１の利点は、図１０に示すように、エッチング技術によって、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１を形成する際、絶縁膜ＩＦ２をエッチングストッパとして機能させることができる点である。すなわち、絶縁膜ＩＦ２は、層間絶縁膜ＩＬを構成する酸化シリコン膜とエッチング選択比が取れる膜から構成されているので、酸化シリコン膜をエッチングして、コンタクトホールＣＮＴ１を形成する際、コンタクトホールＣＮＴ１の底面が自動的に絶縁膜ＩＦ２の表面で停止することになる。つまり、本変形例１によれば、エッチング時間を制御することなく、自動的にｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止させることができるのである。このことから、本変形例１によれば、ＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触しておらず、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合している構造体を容易かつ確実に実現する利点を得ることができる。
特に、本変形例１では、エッチングストッパとして機能する絶縁膜ＩＦ２をゲルマニウム層上のみに形成しておくことで、図１０において、互いに深さのことなるコンタクトホールＣＮＴ１とコンタクトホールＣＮＴ２とを同一の工程で形成することができる。なぜなら、深さの深いコンタクトホールＣＮＴ２を形成する際においても、深さの浅いコンタクトホールＣＮＴ１は、自動的に底面からエッチングストッパとして機能する絶縁膜ＩＦ２が露出した後はエッチングが進まないからである。つまり、深さの浅いコンタクトホールＣＮＴ１の下層にエッチングストッパとなる絶縁膜ＩＦ２が設けられている一方、深さの深いコンタクトホールＣＮＴ２の下層には、絶縁膜ＩＦ２が設けられていない結果、同一のエッチング工程で、互いに深さの異なるコンタクトホールＣＮＴ１とコンタクトホールＣＮＴ２とを形成することができるのである。これにより、本変形例１によれば、コンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２を形成する工程を簡略化することができる。
このように本変形例１では、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲを覆うように絶縁膜ＩＦ２を設けることにより、コンタクトホール形成工程の簡略化を図りながら、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合した構造体を容易かつ確実に実現することができるという顕著な効果を得ることができる。
続いて、第２の利点は、絶縁膜ＩＦ２を窒化シリコン膜や酸窒化シリコン膜から形成することにより、容量絶縁膜として機能する絶縁膜ＩＦ２の誘電率を酸化シリコン膜の誘電率よりも高くできる点である。これにより、容量絶縁膜である絶縁膜ＩＦ２の誘電率が高くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を伝達しやすくなる利点を得ることができる。
＜変形例２＞
次に、変形例２について説明する。変形例１では、エッチングストッパとして機能する絶縁膜ＩＦ２を窒化シリコン膜や酸窒化シリコン膜から構成する例について説明したが、本変形例２では、絶縁膜ＩＦ２に替えて、エッチングストッパとして機能する膜として、真性シリコン膜を使用する。すなわち、本変形例２の特徴点は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に真性シリコン膜が介在する点にある。言い換えれば、本変形例２における特徴点は、ＧｅフォトダイオードＰＤ１の構成要素である真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとを覆うように真性シリコン膜を形成している点にある。特に、この真性シリコン膜は、層間絶縁膜ＩＬを構成する酸化シリコン膜とは異なる種類の膜であることから、酸化シリコン膜とのエッチング選択比の取れる膜である。
この場合、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に挟まれるように真性シリコン膜が形成される結果、真性シリコン膜は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とによって形成される静電容量の容量絶縁膜として機能する。ここで、真性シリコン膜は、半導体膜であるが、真性シリコン膜には導電型不純物が導入されていない結果、キャリア数は少なく高抵抗な膜であることから、本変形例２において、真性シリコン膜は、容量絶縁膜と見なしている。したがって、本変形例２でも、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に真性シリコン膜が介在する構造は、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合した構造ということができる。
このように構成されている本変形例２においても、変形例１と同様に、真性シリコン膜がエッチングストッパとして機能する。このことから、本変形例２によっても、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲを覆うように真性シリコン膜を設けることにより、コンタクトホール形成工程の簡略化を図りながら、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合した構造体を容易かつ確実に実現することができるという顕著な効果を得ることができることになる。
また、真性シリコン膜は、酸化シリコン膜よりも誘電率の高い膜であることから、変形例１と同様の効果を得ることができる。すなわち、容量絶縁膜である真性シリコン膜の誘電率が高くなると、静電容量の静電容量値が大きくなる結果、高周波の交流信号に対する静電容量のインピーダンスが小さくなり、高周波の交流信号が、容量結合しているｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間を伝達しやすくなる利点を得ることができる。
さらに、本変形例２によれば、真性シリコン膜に特有の利点を得ることができるので、以下に、この利点について説明する。まず、本変形例２では、モノゲルマンガスを含む選択エピタキシャル成長法により真性ゲルマニウム層ＧＬを形成した後、同じチャンバ内において、モノゲルマンガスにフォスフィンガスを添加した選択エピタキシャル成長法により、真性ゲルマニウム層ＧＬの表面を覆うように、ｎ型ゲルマニウム層ＮＲを形成する。その後、さらに、同じチャンバ内において、選択エピタキシャル成長法により、ｎ型ゲルマニウム層ＮＲ上に真性シリコン膜を形成する。このような工程を経ることにより、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲは、真性シリコン膜で覆われることになる。したがって、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲは露出しないことから、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲを形成した後の搬送工程やその後の層間絶縁膜ＩＬの形成工程においても、半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。つまり、本変形例２によれば、コンタクトホール形成工程だけでなく、真性ゲルマニウム層ＧＬおよびｎ型ゲルマニウム層ＮＲを形成した後の搬送工程やその後の層間絶縁膜ＩＬの形成工程においても、Ｇｅの露出を防止できる結果、半導体製造装置へのＧｅによるコンタミネーションを幅広い複数の工程にわたって抑制することができるという顕著な効果が得られる。
＜変形例３＞
続いて、本変形例３について説明する。図１１は、本変形例３におけるＧｅフォトダイオードＰＤ１を含む半導体装置の構成を模式的に示す断面図である。図１１において、本変形例３における特徴点は、真性ゲルマニウム層ＧＬとｎ型ゲルマニウム層ＮＲとを覆うようにシリコン膜ＳＦ１を形成し、かつ、このシリコン膜ＳＦ１上に真性シリコン膜ＳＦ２を形成する点にある。言い換えれば、本変形例３における特徴点は、図１１に示すように、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１との間に、ｎ型ゲルマニウム層ＮＲと接し、かつ、ｎ型不純物が導入されたシリコン膜ＳＦ１と、シリコン膜ＳＦ１と接する真性シリコン膜ＳＦ２とが介在する点にある。このように構成されている本変形例３においても、変形例２と同様の効果を得ることができる。
次に、本変形例３における半導体装置の製造工程について説明する。まず、図１２に示すように、支持基板（図示せず）と、この支持基板上に形成された埋め込み絶縁層（図示せず）と、埋め込み絶縁層上に形成されたシリコン層ＳＬとを有するＳＯＩ基板を用意する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、ＳＯＩ基板のシリコン層ＳＬをパターニングする。具体的に、シリコン層ＳＬのパターニングは、光導波路層を形成するように行なわれる。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、シリコン層ＳＬにボロン（Ｂ）などのｐ型不純物を導入して、シリコン層ＳＬの表面にｐ型半導体領域ＰＲを形成する。
次に、図１２に示すように、パターニングしたシリコン層ＳＬを覆う絶縁膜ＩＦ１を形成する。この絶縁膜ＩＦ１は、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法を使用することにより形成することができる。
続いて、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１に、絶縁膜ＩＦ１を貫通する開口部を形成する。これにより、開口部の底面からは、ｐ型半導体領域ＰＲの表面の一部が露出することになる。その後、図１２に示すように、選択エピタキシャル成長法を使用することにより、開口部の底面から露出するｐ型半導体領域ＰＲの表面に、真性ゲルマニウム層ＧＬを形成する。その後、同一のチャンバ内において、選択エピタキシャル法を使用することにより、真性ゲルマニウム層ＧＬ上にシリコン膜ＳＦ１を形成する。この工程を実施した後、チャンバから搬出される。このとき、本変形例３では、真性ゲルマニウム層ＧＬの表面は、シリコン膜ＳＦ１で覆われているため、真性ゲルマニウム層ＧＬは露出しない。このことから、真性ゲルマニウム層ＧＬを形成した後の搬送工程においても、半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
次に、図１３に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、真性ゲルマニウム層ＧＬの表面に、リン（Ｐ）などのｎ型不純物を導入して、ｎ型ゲルマニウム層ＮＲを形成する。このとき、真性ゲルマニウム層ＧＬを覆うシリコン膜ＳＦ１にもｎ型不純物が導入される結果、シリコン膜ＳＦ１は、ｎ型シリコン膜となる。このイオン注入工程においても、真性ゲルマニウム層ＧＬの表面は、シリコン膜ＳＦ１で覆われているため、真性ゲルマニウム層ＧＬは露出しない。したがって、真性ゲルマニウム層ＧＬを形成した後のイオン注入工程においても、半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
続いて、図１４に示すように、例えば、選択エピタキシャル成長法を使用することにより、シリコン膜ＳＦ１上に真性シリコン膜ＳＦ２を形成する。その後、図１５に示すように、真性シリコン膜ＳＦ２を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬを形成する。この層間絶縁膜形成工程においても、真性ゲルマニウム層ＧＬの表面は、シリコン膜ＳＦ１および真性シリコン膜ＳＦ２で覆われているため、真性ゲルマニウム層ＧＬは露出しない。したがって、真性ゲルマニウム層ＧＬを形成した後の層間絶縁膜形成工程においても、半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２を形成する。ここで、本変形例３においても、層間絶縁膜ＩＬにコンタクトホールＣＮＴ１を形成する際、真性シリコン膜ＳＦ２をエッチングストッパとして機能させることができる。すなわち、真性シリコン膜ＳＦ２は、層間絶縁膜ＩＬを構成する酸化シリコン膜とエッチング選択比が取れる膜から構成されているので、酸化シリコン膜をエッチングして、コンタクトホールＣＮＴ１を形成する際、コンタクトホールＣＮＴ１の底面が自動的に真性シリコン膜ＳＦ２の表面で停止することになる。つまり、本変形例３においても、エッチング時間を制御することなく、自動的にｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止させることができる。このことから、本変形例３によっても、ＧｅフォトダイオードＰＤ１のｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが直接接触しておらず、ｎ型ゲルマニウム層ＮＲとプラグＰＬＧ１とが容量結合している構造体を容易かつ確実に実現する利点を得ることができる。
このとき、本変形例３においても、図１６に示すように、ｎ型ゲルマニウム層ＮＲに達する前にコンタクトホールＣＮＴ１の形成を停止している。このことは、本変形例３におけるコンタクトホール形成工程でも、コンタクトホールＣＮＴ１の底面からｎ型ゲルマニウム層ＮＲが露出しないことを意味する。このことから、本変形例３においても、ｎ型ゲルマニウム層ＮＲを露出することなく、かつ、ｎ型ゲルマニウム層ＮＲがエッチング雰囲気に曝されることを抑制できるため、コンタクトホール形成工程に起因する半導体製造装置へのＧｅによるコンタミネーションを効果的に防止することができる。
その後の工程は、実施の形態と同様であるため、その説明を省略する。以上のようにして、本変形例３におけるＧｅフォトダイオードＰＤ１を含む半導体装置を製造することができる。本変形例３によれば、ｎ型ゲルマニウム層ＮＲの形成にイオン注入法を使用する場合であっても、コンタクトホール形成工程だけでなく、真性ゲルマニウム層ＧＬを形成した後の搬送工程やその後のイオン注入工程や層間絶縁膜形成工程においても、Ｇｅの露出を防止できる。この結果、本変形例３においても、半導体製造装置へのＧｅによるコンタミネーションを幅広い複数の工程にわたって抑制することができるという顕著な効果が得られる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＧＬ 真性ゲルマニウム層
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＩＬ 層間絶縁膜
ＮＲ ｎ型ゲルマニウム層
ＰＤ Ｇｅフォトダイオード
ＰＤ１ Ｇｅフォトダイオード
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
ＳＦ１ シリコン膜
ＳＦ２ 真性シリコン膜

Claims (15)

  1. ゲルマニウム層を含む受光素子と、
    前記ゲルマニウム層と容量結合するプラグと、
    を備える、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ゲルマニウム層と前記プラグとの間に絶縁膜が介在する、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記絶縁膜は、酸化シリコン膜よりも誘電率の高い膜である、半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記絶縁膜は、窒化シリコン膜または酸窒化シリコン膜である、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記ゲルマニウム層と前記プラグとの間に、真性シリコン膜が介在する、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記ゲルマニウム層と前記プラグとの間に、
    前記ゲルマニウム層と接し、かつ、導電型不純物が導入されたシリコン膜と、
    前記シリコン膜と接する真性シリコン膜と、
    が介在する、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記ゲルマニウム層と前記プラグとは、直接接触していない、半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記受光素子は、光信号と電気信号とを変換する光電変換機能を有する、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記プラグは、前記ゲルマニウム層に入射した前記光信号を光電変換した前記電気信号の伝達経路として機能する、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記受光素子は、フォトダイオードである、半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記受光素子は、シリコン導波路と接続されている、半導体装置。
  12. ゲルマニウム層を含む受光素子と、
    前記ゲルマニウム層と離間して配置されたプラグと、
    前記ゲルマニウム層と前記プラグとの間に介在する絶縁膜と、
    を備える、半導体装置。
  13. ゲルマニウム層を含む受光素子と、
    前記ゲルマニウム層と離間して配置されたプラグと、
    前記ゲルマニウム層と前記プラグとの間に介在する真性シリコン膜と、
    を備える、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記ゲルマニウム層と接し、かつ、導電型不純物が導入されたシリコン膜と、
    前記シリコン膜と接する前記真性シリコン膜と、
    を有する、半導体装置。
  15. 請求項１４に記載の半導体装置において、
    前記シリコン膜は、ｎ型不純物が導入されたｎ型シリコン膜である、半導体装置。
JP2016223188A 2016-11-16 2016-11-16 半導体装置 Pending JP2018082036A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016223188A JP2018082036A (ja) 2016-11-16 2016-11-16 半導体装置
US15/797,230 US10211352B2 (en) 2016-11-16 2017-10-30 Germanium photodiode
CN201711064521.3A CN108074988A (zh) 2016-11-16 2017-10-31 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016223188A JP2018082036A (ja) 2016-11-16 2016-11-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2018082036A true JP2018082036A (ja) 2018-05-24

Family

ID=62108041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016223188A Pending JP2018082036A (ja) 2016-11-16 2016-11-16 半導体装置

Country Status (3)

Country Link
US (1) US10211352B2 (ja)
JP (1) JP2018082036A (ja)
CN (1) CN108074988A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049856A (ja) * 2016-09-20 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304272B2 (en) 2010-07-02 2012-11-06 International Business Machines Corporation Germanium photodetector
EP2461352B1 (en) 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
JP5917978B2 (ja) 2012-03-29 2016-05-18 株式会社日立製作所 半導体装置及びその製造方法
TWI646581B (zh) * 2015-02-09 2019-01-01 聯華電子股份有限公司 製作鍺磊晶層之方法以及應用其之製作元件之方法
DE102015212208A1 (de) * 2015-04-24 2016-10-27 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Hochgeschwindigkeits-Germanium-PIN-Fotodiode

Also Published As

Publication number Publication date
US20180138325A1 (en) 2018-05-17
CN108074988A (zh) 2018-05-25
US10211352B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
CN107403799B (zh) 半导体器件及其制造方法
US8290325B2 (en) Waveguide photodetector device and manufacturing method thereof
US20180246276A1 (en) Semiconductor device and method of manufacturing the same
CN107039350A (zh) 在cmos工艺中单片集成光子元件与电子元件
US9927573B2 (en) Semiconductor device
US10121927B2 (en) Semiconductor device and method of manufacturing the same
US10050027B2 (en) Quilt packaging system with mated metal interconnect nodules and voids
US9742497B2 (en) Semiconductor arrangement and formation thereof
CN101868745A (zh) 用于集成在cmos芯片上的光电子收发器的方法和系统
Lischke et al. Advanced photonic BiCMOS technology with high-performance Ge photo detectors
US10553734B2 (en) Semiconductor device and manufacturing method thereof
US10473853B2 (en) Fully integrated avalanche photodiode receiver
US10211352B2 (en) Germanium photodiode
CN110031931B (zh) 半导体器件
JP2005129689A (ja) 半導体受光素子及び光受信モジュール
US11112624B2 (en) Semiconductor device and manufacturing method thereof
US11002997B2 (en) Semiconductor device and method of manufacturing the same
US10895683B1 (en) Semiconductor device
TW202210891A (zh) 光子積體電路
JP2017049504A (ja) 半導体装置およびその製造方法
US11322668B2 (en) Semiconductor device
JP2006133723A (ja) 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法
JP2018142581A (ja) 半導体装置の製造方法、半導体装置