JP2018049856A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018049856A
JP2018049856A JP2016182523A JP2016182523A JP2018049856A JP 2018049856 A JP2018049856 A JP 2018049856A JP 2016182523 A JP2016182523 A JP 2016182523A JP 2016182523 A JP2016182523 A JP 2016182523A JP 2018049856 A JP2018049856 A JP 2018049856A
Authority
JP
Japan
Prior art keywords
film
layer
germanium
barrier metal
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016182523A
Other languages
English (en)
Inventor
照弘 桑島
Teruhiro Kuwajima
照弘 桑島
真一 綿貫
Shinichi Watanuki
真一 綿貫
大士 小松
Hiroshi Komatsu
大士 小松
知士 中山
Tomoshi Nakayama
知士 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016182523A priority Critical patent/JP2018049856A/ja
Priority to US15/703,525 priority patent/US10355161B2/en
Publication of JP2018049856A publication Critical patent/JP2018049856A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】高信頼度のゲルマニウム受光器を実現する。【解決手段】ｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるゲルマニウム受光器ＰＤ１の受光部ＲＬは、第２絶縁膜ＩＦ２に覆われており、第２絶縁膜ＩＦ２に形成された接続孔ＣＴにより受光部ＲＬの上面の一部が露出している。そして、接続孔ＣＴの内壁にはバリアメタル膜ＢＭが形成され、バリアメタル膜ＢＭ上にタングステン膜ＭＷからなる第１層目の配線Ｍ１が形成されている。熱ストレスを受けても、タングステン膜ＭＷからｉ型のゲルマニウム層ＩＧ中にタングステンが拡散し難いことから、ゲルマニウム受光器ＰＤ１の上記熱ストレスによるダイオード特性の劣化を回避することができる。【選択図】図１

Description

本発明は半導体装置に関し、例えばゲルマニウム受光器（光検出器）を内蔵した半導体装置に好適に利用できるものである。
ＧａＡｓ動作層保護のＳｉ３Ｎ４層にコンタクト孔があり、底部分にＧａＡｓ用オーミック電極材料のＡｕ−Ｇｅ合金層、その上にＡｕ層が形成され、Ａｌ配線とＡｕ層との間に、Ｍｏなどの４５０℃程度ではＡｕやＡｌと反応しない導体材料をバリア層として挿入したＧａＡｓ／Ｓｉ複合集積回路が、特許第３２３９５９６号公報（特許文献１）に記載されている。
特許第３２３９５９６号公報
シリコンフォトニクス技術においては、光回路と電子回路とを融合させるため、受光器が不可欠であり、ゲルマニウム半導体を利用したゲルマニウム受光器が有望視されている。しかし、アルミニウム配線を用いるゲルマニウム受光器では、例えば３５０℃〜４００℃、３０分〜２時間程度の後工程における熱ストレスにより、アルミニウムとゲルマニウムとが相互に拡散して反応が起こり、ゲルマニウム受光器がダイオード特性を示さなくなるという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、ゲルマニウム層を有する受光部により構成されるゲルマニウム受光器を備えており、受光部はクラッド層に覆われている。クラッド層には、受光部の上面に達する接続孔が形成されており、接続孔の内壁にバリアメタル膜が形成され、バリアメタル膜上にタングステン膜からなる第１層目の配線が形成されている。
一実施の形態によれば、高信頼度のゲルマニウム受光器を実現することができる。
実施の形態１によるゲルマニウム受光器の要部断面図である。 実施の形態１によるゲルマニウム受光器の製造工程を示す要部断面図である。 図２に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図３に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図４に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図５に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図６に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図７に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図８に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 実施の形態２によるゲルマニウム受光器の要部断面図である。 実施の形態２によるゲルマニウム受光器の製造工程を示す要部断面図である。 図１１に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図１２に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図１３に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図１４に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 実施の形態３によるゲルマニウム受光器の要部断面図である。 実施の形態３によるゲルマニウム受光器の製造工程を示す要部断面図である。 図１７に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図１８に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図１９に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図２０に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 実施の形態３の変形例によるゲルマニウム受光器の要部断面図である。 実施の形態４によるゲルマニウム受光器の要部断面図である。 実施の形態４によるゲルマニウム受光器の製造工程を示す要部断面図である。 図２４に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図２５に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図２６に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 実施の形態５によるゲルマニウム受光器の要部断面図である。 実施の形態５によるゲルマニウム受光器の製造工程を示す要部断面図である。 図２９に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図３０に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 図３１に続く、ゲルマニウム受光器の製造工程中の要部断面図である。 本発明に先立って本発明者らが比較検討を行ったゲルマニウム受光器の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
以下、本実施の形態を図面に基づいて詳細に説明する。
（従来技術における課題の詳細説明）
近年、シリコンを材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
シリコンからなる基板上に形成された光導波路を基本とする光回路では、シリコンからなるコアを用いたシリコン導波路が主に用いられている。シリコンは電子回路において広く使用されている材料であり、シリコン導波路を使用することにより光回路と電子回路とを同一の基板上に作製することが可能となる。
ところで、光信号を電気信号に変換するためには受光器が不可欠となるが、受光器にはシリコンよりも禁制帯幅の狭いゲルマニウムの利用が有望視されている。これは、電子回路上で、通信波長帯である１．６μｍ程度までの波長の近赤外光を検出するためには、シリコンよりも禁制帯幅の狭いゲルマニウムの利用が好ましいこと、また、ゲルマニウムはシリコンとの親和性が高く、シリコン導波路上にモノリシックに形成できることによる。
図３３に、本発明に先立って本発明者らが比較検討したゲルマニウム受光器の要部断面図を示す。
ゲルマニウム受光器ＰＤ０の受光部ＲＬは、半導体基板ＳＵＢの主面上に形成された第１絶縁膜（ＢＯＸ層、下層クラッド層とも言う。）ＩＦ１上に順次積層された、ｐ型不純物が導入されたｐ型のシリコンコア層ＰＳと、ノンドープのｉ（intrinsic）型のゲルマニウム層ＩＧと、ｎ型不純物が導入されたｎ型のシリコン層ＮＳと、から構成されている。
さらに、受光部ＲＬを覆うように、第２絶縁膜（クラッド層、上層クラッド層とも言う。）ＩＦ２が形成されており、この第２絶縁膜ＩＬ２に形成された接続孔ＣＴを通じて、第１層目の配線Ｍ１が受光部ＲＬと電気的に接続されている。第１層目の配線Ｍ１はアルミニウム膜ＭＡからなり、第１層目の配線Ｍ１と受光部ＲＬとの間にはバリアメタル膜ＢＭが形成されている。バリアメタル膜ＢＭは、例えばチタン膜を下層とし、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜からなり、チタン膜の厚さは、例えば５０ｎｍ程度、窒化チタン膜の厚さは、例えば６０ｎｍ程度である。さらに、第１層目の配線Ｍ１は、保護膜ＴＣにより覆われている。保護膜ＴＣは、例えば酸化シリコン膜からなる。
しかし、後工程において、例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスがゲルマニウム受光器ＰＤ０に加わると、バリアメタル膜ＢＭを備えていても、アルミニウム膜ＭＡから受光器ＲＬのｉ型のゲルマニウム層ＩＧ中にアルミニウムが拡散し、さらに、ｉ型のゲルマニウム層ＩＧからアルミニウム層ＭＡ中にゲルマニウムが拡散することがある。このような相互の拡散により、ゲルマニウムとアルミニウムとの反応が生じると、ゲルマニウム受光器ＰＤ０がダイオード特性を示さなくなることがある。
このため、アルミニウムのｉ型のゲルマニウム層ＩＧへの拡散を防止して、ゲルマニウム受光器ＰＤ０のダイオード特性の劣化を防止する必要があった。
なお、前工程においても、例えば３５０℃〜４００℃程度の熱ストレスがゲルマニウム受光器ＰＤ０に加わることがあるが、前工程では、ゲルマニウム受光器ＰＤ０のダイオード特性の劣化は発生しにくい。これは、熱ストレスが加わる時間が短いことから、ゲルマニウムとアルミニウムとの反応が抑えられるためであると考えられる。
（実施の形態１）
＜半導体装置の構造＞
本実施の形態１によるゲルマニウム受光器の構造を、図１を用いて説明する。図１は、本実施の形態１によるゲルマニウム受光器の要部断面図である。
本実施の形態１によるゲルマニウム受光器ＰＤ１の受光部ＲＬは、半導体基板ＳＵＢの主面上に形成された第１絶縁膜ＩＦ１上に順次積層された、ｐ型不純物が導入されたｐ型のシリコンコア層ＰＳと、ノンドープのｉ型のゲルマニウム層ＩＧと、ｎ型不純物が導入されたｎ型のシリコン層ＮＳと、から構成される。ｎ型のシリコン層ＮＳに代えて、ｎ型のシリコン・ゲルマニウム層またはｎ型のゲルマニウム層を用いてもよい。
さらに、受光部ＲＬを覆うように、第２絶縁膜ＩＦ２が形成されており、この第２絶縁膜ＩＬ２に形成された接続孔ＣＴを通じて、第１層目の配線Ｍ１が受光部ＲＬと電気的に接続している。第１層目の配線Ｍ１はタングステン膜ＭＷからなり、第１層目の配線Ｍ１と受光部ＲＬとの間にはバリアメタル膜ＢＭが形成されている。
以下、具体的にゲルマニウム受光器ＰＤ１の構成を説明する。
単結晶シリコンからなる半導体基板ＳＵＢの主面上に、第１絶縁膜ＩＦ１が形成されている。第１絶縁膜ＩＦ１は、例えば酸化シリコン膜からなり、その厚さは、例えば１μｍ以上、好ましくは２μｍ〜３μｍ程度である。第１絶縁膜ＩＦ１は下層クラッド層として機能する。
第１絶縁膜ＩＦ１上には、ｐ型不純物、例えばホウ素が導入されたシリコンからなるｐ型のシリコンコア層ＰＳが形成されている。ｐ型のシリコンコア層ＰＳの厚さは、例えば１００ｎｍ〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。
ｐ型のシリコンコア層ＰＳ上には、ｉ型のゲルマニウム層ＩＧが形成されている。ｉ型のゲルマニウム層ＩＧは、例えば平面視において円形パターンまたは長方形パターンである。さらに、ｉ型のゲルマニウム層ＩＧ上には、ｎ型不純物が導入されたｎ型のシリコン層ＮＳ、あるいはｎ型のシリコン・ゲルマニウム層またはｎ型のゲルマニウム層が形成されている。ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳの積層の厚さは、例えば０．３μｍ〜３μｍ程度である。
すなわち、半導体基板ＳＵＢの主面上に第１絶縁膜ＩＦ１を介して、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造からなる受光部ＲＬが形成されている。
受光部ＲＬは、第２絶縁膜ＩＦ２により覆われている。第２絶縁膜ＩＦ２は、例えば酸化シリコン膜からなり、その厚さは、例えば５０ｎｍ〜２μｍ程度である。
第２絶縁膜ＩＦ２には、受光部ＲＬに達する接続孔ＣＴが形成されている。接続孔ＣＴの幅は、例えば１００ｎｍ〜２００ｎｍ程度である。接続孔ＣＴの内壁（側面および底面）には、バリアメタル膜ＢＭが形成され、バリアメタル膜ＢＭを介して接続孔ＣＴの内部に第１層目の配線Ｍ１が形成されている。バリアメタル膜ＢＭは、第１層目の配線Ｍ１を構成する導電材料の金属（本実施の形態１では、タングステン）の拡散防止などのために設けられている。
バリアメタル膜ＢＭは、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、バリアメタル膜ＢＭは、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。バリアメタル膜ＢＭの厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
第１層目の配線Ｍ１は、タングステン膜ＭＷからなり、その厚さは、例えば５０ｎｍ〜５００ｎｍ程度である。
第１層目の配線Ｍ１は、保護膜ＴＣにより覆われている。保護膜ＴＣは、例えば酸化シリコン膜からなり、第２絶縁膜ＩＦ２および保護膜ＴＣは上層クラッド層として機能する。
本実施の形態１によるゲルマニウム受光器ＰＤ１では、受光部ＲＬに電気的に接続する第１層目の配線Ｍ１の導電材料として、タングステン膜ＭＷを用いている。例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスをタングステン膜ＭＷに加えても、タングステン膜ＭＷから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、タングステンは拡散し難い。さらに、第１層目の配線Ｍ１と受光部ＲＬとの間には、タングステンの拡散を防止するバリアメタル膜ＢＭが形成されている。
従って、ゲルマニウムとタングステンとの反応は起こり難く、ゲルマニウム受光器ＰＤ１において上記熱ストレスによるダイオード特性の劣化を回避することができる。
＜半導体装置の製造方法＞
本実施の形態１によるゲルマニウム受光器の製造方法を、図２〜図９を用いて工程順に説明する。図２〜図９は、本実施の形態１によるゲルマニウム受光器の製造工程中の要部断面図である。
まず、図２に示すように、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された第１絶縁膜ＩＦ１と、第１絶縁膜ＩＦ１上に形成されたシリコン層（ＳＯＩ層とも言う。）ＳＬと、からなるＳＯＩ（Silicon On Insulator）基板（この段階ではＳＯＩウェハと称する平面略円形の基板）を準備する。
半導体基板ＳＵＢは単結晶シリコンからなる支持基板であり、第１絶縁膜ＩＦ１は酸化シリコン膜からなる。第１絶縁膜ＩＦ１の厚さは、例えば１μｍ以上、好ましくは２μｍ〜３μｍ程度である。シリコン層ＳＬには、ｐ型不純物、例えばホウ素が導入されており、その厚さは、例えば１００ｎｍ〜３００ｎｍ程度、好ましくは２００ｎｍ程度である。
次に、レジストパターンをマスクとして、ドライエッチングによりシリコン層ＳＬを所望の平面パターンに加工して、ｐ型のシリコンコア層ＰＳを形成する。続いて、ｐ型のシリコンコア層ＰＳを覆うように、第１絶縁膜ＩＦ１上に、例えば酸化シリコン膜からなるマスクを形成する。上記マスクには、ｐ型のシリコンコア層ＰＳの上面の一部を露出する開口部が形成されており、その開口部は、例えば平面視において円形パターンまたは長方形パターンである。
次に、ｉ型のゲルマニウム層ＩＧを、ｐ型のシリコンコア層ＰＳの露出している上面に選択的に形成する。ｉ型のゲルマニウム層ＩＧは、例えば基板温度を６００℃とし、モノゲルマン（ＧｅＨ４）ガスを用いたエピタキシャル成長法により形成される。
次に、ｎ型不純物、例えばリンが導入されたｎ型のシリコン層ＮＳを、ｉ型のゲルマニウム層ＩＧの上面に選択的に形成する。ｎ型のシリコン層ＮＳは、例えば基板温度を６００℃とし、ジシラン（Ｓｉ２Ｈ６）ガス、モノシラン（ＳｉＨ４）ガスまたはジクロルシラン（ＳｉＨ２Ｃｌ２）などを用いたエピタキシャル成長法により形成される。ｎ型のシリコン層に代えてｎ型のシリコン・ゲルマニウム層またはｎ型のゲルマニウム層を形成してもよい。ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳの積層の厚さは、例えば０．３μｍ〜３μｍ程度である。その後、上記マスクを除去する。
これにより、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造の受光部ＲＬが形成される。
次に、図３に示すように、受光部ＲＬを覆うように、第１絶縁膜ＩＦ１上に第２絶縁膜ＩＦ２を形成する。第２絶縁膜ＩＦ２は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成された酸化シリコン膜からなり、その厚さは、例えば５０ｎｍ〜２μｍ程度である。
次に、図４に示すように、第２絶縁膜ＩＦ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ１を形成する。レジストパターンＲＰ１には、受光部ＲＬの上面の一部を露出する開口部が設けられている。
次に、図５に示すように、レジストパターンＲＰ１をマスクとして、ドライエッチング法により第２絶縁膜ＩＦ２を加工して、受光部ＲＬに達する接続孔ＣＴを形成する。その後、レジストパターンＲＰ１を除去する。なお、ここではドライエッチング法を用いたが、ウエットエッチング法を用いてもよく、またはドライエッチング法とウエットエッチング法を併用してもよい。
次に、図６に示すように、接続孔ＣＴの内壁（側面および底面）も含めて第２絶縁膜ＩＦ２上に、例えばスパッタリング法によりバリアメタル膜ＢＭを形成する。バリアメタル膜ＢＭは、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、バリアメタル膜ＢＭは、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。バリアメタル膜ＢＭの厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、図７に示すように、バリアメタル膜ＢＭ上に、例えば六フッ化タングステン（ＷＦ６）ガスを用いたＣＶＤ法によりタングステン膜ＭＷを形成する。タングステン膜ＭＷの厚さは、例えば５０ｎｍ〜５００ｎｍ程度である。
次に、図８に示すように、タングステン膜ＭＷ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、第１層目の配線Ｍ１が形成される領域に形成されている。
次に、図９に示すように、レジストパターンＲＰ２をマスクとして、ドライエッチング法によりタングステン膜ＭＷおよびバリアメタル膜ＢＭを順次加工して、タングステン膜ＭＷからなる第１層目の配線Ｍ１を形成する。
その後、レジストパターンＲＰ２を除去し、第１層目の配線Ｍ１の上面の一部を露出するように保護膜ＴＣを形成する（図１参照）。保護膜ＴＣは、例えば酸化シリコン膜からなる。
これにより、本実施の形態１によるｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ１が略完成する。
本実施の形態１によるゲルマニウム受光器ＰＤ１の製造工程では、第２絶縁膜ＩＦ２および保護膜ＴＣの上面は、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて平坦化しない。これにより、受光部ＲＬの上面上に位置する第２絶縁膜ＩＦ２および保護膜ＴＣの厚さのばらつきが小さく、また、第２絶縁膜ＩＦ２および保護膜ＴＣにスクラッチ（欠陥）が入らないので、量子効率の損失が抑えられて、ゲルマニウム受光器ＰＤ１の受光性能の劣化を回避することができる。
このように、本実施の形態１によれば、ｉ型のゲルマニウム層ＩＧを構成材料とする受光部ＲＬに電気的に接続する第１層目の配線Ｍ１をタングステン膜ＭＷにより形成することにより、後工程において熱ストレスの影響を受け難くなり、高信頼度のゲルマニウム受光器ＰＤ１を実現することができる。
（実施の形態２）
＜半導体装置の構造＞
本実施の形態２によるゲルマニウム受光器の構造を、図１０を用いて説明する。図１０は、本実施の形態２によるゲルマニウム受光器の要部断面図である。
図１０に示すように、本実施の形態２によるゲルマニウム受光器ＰＤ２が、前述の実施の形態１によるゲルマニウム受光器ＰＤ１と相違する点は、第１層目の配線Ｍ１を構成する導電材料である。
すなわち、前述の実施の形態１によるゲルマニウム受光器ＰＤ１では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷであるが、本実施の形態２によるゲルマニウム受光器ＰＤ２では、第１層目の配線Ｍ１を構成する導電材料は銅膜ＭＣである。
本実施の形態２によるゲルマニウム受光器ＰＤ２では、受光部ＲＬに電気的に接続する第１層目の配線Ｍ１の導電材料として、銅膜ＭＣを用いている。例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスを銅膜ＭＣに加えても、銅膜ＭＣから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、銅は拡散し難い。さらに、第１層目の配線Ｍ１と受光部ＲＬとの間には、銅の拡散を防止するバリアメタル膜ＢＭが形成されている。
従って、ゲルマニウムと銅との反応は起こり難く、ゲルマニウム受光器ＰＤ２において上記熱ストレスによるダイオード特性の劣化を回避することができる。
＜半導体装置の製造方法＞
本実施の形態２によるゲルマニウム受光器の製造方法を、図１１〜図１５を用いて工程順に説明する。図１１〜図１５は、本実施の形態２によるゲルマニウム受光器の製造工程中の要部断面図である。
まず、図１１に示すように、前述の実施の形態１と同様に、半導体基板ＳＵＢの主面上に、第１絶縁膜ＩＦ１を介して、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造の受光部ＲＬを形成する（図２参照）。その後、受光部ＲＬを覆うように第１絶縁膜ＩＦ１上に形成した第２絶縁膜ＩＦ２を加工して、受光部ＲＬに達する接続孔ＣＴを形成する（図３〜図５参照）。
次に、図１２に示すように、接続孔ＣＴの内壁（側面および底面）も含めて第２絶縁膜ＩＦ２上に、例えばスパッタリング法によりバリアメタル膜ＢＭを形成する。バリアメタル膜ＢＭは、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、バリアメタル膜ＢＭは、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。バリアメタル膜ＢＭの厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、バリアメタル膜ＢＭ上に、例えばスパッタリング法またはＣＶＤ法により銅のシード層ＳＥを形成する。
次に、図１３に示すように、シード層ＳＥ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ３を形成する。レジストパターンＲＰ３には、第１層目の配線Ｍ１が形成される領域に、シード層ＳＥの上面の一部を露出する開口部が設けられている。
次に、図１４に示すように、シード層ＳＥの露出した上面の一部に、例えば電解めっき法により銅膜ＭＣを形成する。すなわち、レジストパターンＲＰ３に開口した開口部の内部に銅膜ＭＣを埋め込む。
次に、図１５に示すように、レジストパターンＲＰ３を除去した後、露出したシード層ＳＥおよびバリアメタル膜ＢＭを順次除去して、銅膜ＭＣからなる第１層目の配線Ｍ１を形成する。
その後、第１層目の配線Ｍ１の上面の一部を露出するように保護膜ＴＣを形成する（図１０参照）。保護膜ＴＣは、例えばポリイミド膜からなる。
これにより、本実施の形態２によるｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ２が略完成する。
このように、本実施の形態２によれば、ｉ型のゲルマニウム層ＩＧを構成材料とする受光部ＲＬに電気的に接続する第１層目の配線Ｍ１を銅膜ＭＣにより形成することにより、後工程において熱ストレスの影響を受け難くなり、高信頼度のゲルマニウム受光器ＰＤ２を実現することができる。
（実施の形態３）
＜半導体装置の構造＞
本実施の形態３によるゲルマニウム受光器の構造を、図１６を用いて説明する。図１６は、本実施の形態３によるゲルマニウム受光器の要部断面図である。
図１６に示すように、本実施の形態３によるゲルマニウム受光器ＰＤ３が、前述の実施の形態１によるゲルマニウム受光器ＰＤ１と相違する点は、第１層目の配線Ｍ１を構成する導電材料である。
すなわち、前述の実施の形態１によるゲルマニウム受光器ＰＤ１では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷであるが、本実施の形態３によるゲルマニウム受光器ＰＤ３では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷと銅膜ＭＣとの積層膜である。
本実施の形態３によるゲルマニウム受光器ＰＤ３では、受光部ＲＬに電気的に接続する第１層目の配線Ｍ１の導電材料として、タングステン膜ＭＷを下層とし、銅膜ＭＣを上層とする積層膜を用いている。例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスをタングステン膜ＭＷに加えても、タングステン膜ＭＷから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、タングステンは拡散し難い。さらに、タングステン膜ＭＷと受光部ＲＬとの間には、タングステンの拡散を防止する第１バリアメタル膜ＢＭ１が形成されている。
また、銅膜ＭＣと受光部ＲＬとの間には、第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２が形成されているので、上記熱ストレスを加えても、銅膜ＭＣから受光部ＲＬを構成するｉ層のゲルマニウム層ＩＧ中に、銅は拡散し難い。
従って、ゲルマニウムとタングステンまたは銅との反応は起こり難く、ゲルマニウム受光器ＰＤ３において上記熱ストレスによるダイオード特性の劣化を回避することができる。
さらに、一般にタングステン膜はアルミニウム膜または銅膜に比べて抵抗が高いが、本実施の形態３によるゲルマニウム受光器ＰＤ３では、タングステン膜ＭＷ上に銅膜ＭＣを形成したことにより、第１層目の配線Ｍ１の低抵抗化を図ることができる。第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２のそれぞれの厚さとして、例えば１０ｎｍ、５０ｎｍおよび１０ｎｍを例示することができる。
＜半導体装置の製造方法＞
本実施の形態３によるゲルマニウム受光器の製造方法を、図１７〜図２１を用いて工程順に説明する。図１７〜図２１は、本実施の形態３によるゲルマニウム受光器の製造工程中の要部断面図である。
まず、図１７に示すように、前述の実施の形態１と同様に、半導体基板ＳＵＢの主面上に、第１絶縁膜ＩＦ１を介して、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造の受光部ＲＬを形成する（図２参照）。その後、受光部ＲＬを覆うように第１絶縁膜ＩＦ１上に形成した第２絶縁膜ＩＦ２を加工して、受光部ＲＬに達する接続孔ＣＴを形成する（図３〜図５参照）。
さらに、第１層目の配線Ｍ１の下部を構成し、接続孔ＣＴを通じて受光部ＲＬと電気的に接続するタングステン膜ＭＷを形成する（図６〜図９参照）。
タングステン膜ＭＷと受光部ＲＬとの間には、第１バリアメタル膜ＢＭ１が形成されている。第１バリアメタル膜ＢＭ１は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、第１バリアメタル膜ＢＭ１は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第１バリアメタル膜ＢＭ１の厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、図１８に示すように、タングステン膜ＭＷを覆うように、第２絶縁膜ＩＦ２上に、例えばスパッタリング法により第２バリアメタル膜ＢＭ２を形成する。第２バリアメタル膜ＢＭ２は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、第２バリアメタル膜ＢＭ２は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第２バリアメタル膜ＢＭ２の厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、第２バリアメタル膜ＢＭ２上に、例えばスパッタリング法またはＣＶＤ法により銅のシード層ＳＥを形成する。
次に、図１９に示すように、シード層ＳＥ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ４を形成する。レジストパターンＲＰ４には、第１層目の配線Ｍ１の上部が形成される領域に、シード層ＳＥの上面の一部を露出する開口部が設けられている。
次に、図２０に示すように、シード層ＳＥの露出した上面の一部に、例えば電解めっき法により銅膜ＭＣを形成する。すなわち、レジストパターンＲＰ４に開口した開口部の内部に銅膜ＭＣを埋め込む。
次に、図２１に示すように、レジストパターンＲＰ４を除去した後、露出したシード層ＳＥおよび第２バリアメタル膜ＢＭ２を順次除去して、タングステン膜ＭＷを下層とし、銅膜ＭＣを上層とする積層構造の第１層目の配線Ｍ１を形成する。
その後、第１層目の配線Ｍ１の上面の一部を露出するように保護膜ＴＣを形成する（図１６参照）。保護膜ＴＣは、例えばポリイミド膜からなる。
これにより、本実施の形態３によるｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ３が略完成する。
＜実施の形態３の変形例＞
本実施の形態３の変形例によるゲルマニウム受光器の構造を、図２２を用いて説明する。図２２は、本実施の形態３の変形例によるゲルマニウム受光器の要部断面図である。
接続孔ＣＴの幅が、例えば１００ｎｍ以下の場合、接続孔ＣＴの内部に、電解めっき法により、銅膜ＭＣを埋め込むことが難しいことがある。
このような場合は、図２２に示すように、接続孔ＣＴの内部には、第１バリアメタル膜ＢＭ１を介して、タングステン膜ＭＷのみからなる第１層目の配線Ｍ１を形成し、接続孔ＣＴの内部以外の領域には、タングステン膜ＭＷを下層とし、銅膜ＭＣを上層とする積層構造の第１層目の配線Ｍ１を形成する。
第１層目の配線Ｍ１の下層を構成するタングステン膜ＭＷが、バリアメタル膜ＢＭを介して受光部ＲＬと電気的に接続しているので、前述したように、ゲルマニウムとタングステンとの反応は起こり難いことから、熱ストレスによるゲルマニウム受光器ＰＤ３Ａのダイオード特性の劣化を回避することができる。
一方、引き伸ばし配線など、配線長が長い第１層目の配線Ｍ１では、銅膜ＭＣをタングステン膜ＭＷ上に積層することにより、第１層目の配線Ｍ１の低抵抗化を図ることができる。
このように、本実施の形態３によれば、ｉ型のゲルマニウム層ＩＧを構成材料とする受光部ＲＬに電気的に接続する第１層目の配線Ｍ１をタングステン膜ＭＷと銅膜ＭＣとの積層構造とすることにより、後工程において熱ストレスの影響を受け難くなり、高信頼度のゲルマニウム受光器ＰＤ３Ａを実現することができる。
さらに、タングステン膜ＭＷのみで第１層目の配線Ｍ１を構成すると、配線抵抗が高くなる虞があるが、タングステン膜ＭＷ上に銅膜ＭＣを積層することにより、第１層目の配線Ｍ１の配線抵抗を低減することができる。
（実施の形態４）
＜半導体装置の構造＞
本実施の形態４によるゲルマニウム受光器の構造を、図２３を用いて説明する。図２３は、本実施の形態４によるゲルマニウム受光器の要部断面図である。
図２３に示すように、本実施の形態４によるゲルマニウム受光器ＰＤ４が、前述の実施の形態１によるゲルマニウム受光器ＰＤ１と相違する点は、第１層目の配線Ｍ１を構成する導電材料である。
すなわち、前述の実施の形態１によるゲルマニウム受光器ＰＤ１では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷであるが、本実施の形態４によるゲルマニウム受光器ＰＤ４では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷとアルミニウム膜ＭＡとの積層膜である。
本実施の形態４によるゲルマニウム受光器ＰＤ４では、受光部ＲＬに電気的に接続する第１層目の配線Ｍ１の導電材料として、タングステン膜ＭＷを下層とし、アルミニウム膜ＭＡを上層とする積層膜を用いている。例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスをタングステン膜ＭＷに加えても、タングステン膜ＭＷから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、タングステンは拡散し難い。さらに、タングステン膜ＭＷと受光部ＲＬとの間には、タングステンの拡散を防止する第１バリアメタル膜ＢＭ１が形成されている。
また、アルミニウム膜ＭＡと受光部ＲＬとの間には、第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２が形成されているので、上記熱ストレスを加えても、アルミニウム膜ＭＡから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、アルミニウムは拡散し難い。
従って、ゲルマニウムとタングステンまたはアルミニウムとの反応は起こり難く、ゲルマニウム受光器ＰＤ４において上記熱ストレスによるダイオード特性の劣化を回避することができる。
さらに、一般にタングステン膜はアルミニウム膜または銅膜に比べて抵抗が高いが、本実施の形態４によるゲルマニウム受光器ＰＤ４では、タングステン膜ＭＷ上にアルミニウム膜ＭＡを形成したことにより、第１層目の配線Ｍ１の低抵抗化を図ることができる。第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２のそれぞれの厚さとして、例えば１０ｎｍ、５０ｎｍおよび１０ｎｍを例示することができる。
＜半導体装置の製造方法＞
本実施の形態４によるゲルマニウム受光器の製造方法を、図２４〜図２７を用いて工程順に説明する。図２４〜図２７は、本実施の形態４によるゲルマニウム受光器の製造工程中の要部断面図である。
まず、図２４に示すように、前述の実施の形態１と同様に、半導体基板ＳＵＢの主面上に、第１絶縁膜ＩＦ１を介して、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造の受光部ＲＬを形成する（図２参照）。その後、受光部ＲＬを覆うように第１絶縁膜ＩＦ１上に形成した第２絶縁膜ＩＦ２を加工して、受光部ＲＬに達する接続孔ＣＴを形成する（図３〜図５参照）。
さらに、接続孔ＣＴの内壁（側面および底面）も含めて第２絶縁膜ＩＦ２上に、第１バリアメタル膜ＢＭ１を形成し、第１バリアメタル膜ＢＭ１上に、タングステン膜ＭＷを形成する（図６、図７参照）。第１バリアメタル膜ＢＭ１は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、第１バリアメタル膜ＢＭ１は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第１バリアメタル膜ＢＭ１の厚さは、例えば１０ｎｍ〜３０ｎｍ程度である。
次に、図２５に示すように、タングステン膜ＭＷ上に、例えばスパッタリング法により第２バリアメタル膜ＢＭ２を形成する。第２バリアメタル膜ＢＭ２は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜である。あるいは、第２バリアメタル膜ＢＭ２は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第２バリアメタル膜ＢＭ２の厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、第２バリアメタル膜ＢＭ２上に、例えばスパッタリング法によりアルミニウム膜ＭＡを形成する。
次に、図２６に示すように、アルミニウム膜ＭＡ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ５を形成する。レジストパターンＲＰ５は、第１層目の配線Ｍ１が形成される領域に形成されている。
次に、図２７に示すように、レジストパターンＲＰ５をマスクとして、ドライエッチング法によりアルミニウム膜ＭＡ、第２バリアメタル膜ＢＭ２、タングステン膜ＭＷおよび第１バリアメタル膜ＢＭ１を順次加工して、タングステン膜ＭＷを下層とし、アルミニウム膜ＭＡを上層とする積層構造の第１層目の配線Ｍ１を形成する。
その後、レジストパターンＲＰ５を除去し、第１層目の配線Ｍ１の上面の一部を露出するように保護膜ＴＣを形成する（図２３参照）。保護膜ＴＣは、例えば酸化シリコン膜からなる。
これにより、本実施の形態４によるｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ４が略完成する。
このように、本実施の形態４によれば、ｉ型のゲルマニウム層ＩＧを構成材料とする受光部ＲＬに電気的に接続する第１層目の配線Ｍ１をタングステン膜ＭＷとアルミニウム膜ＭＡとの積層構造とすることにより、後工程において熱ストレスの影響を受け難くなり、高信頼度のゲルマニウム受光器ＰＤ４を実現することができる。
さらに、タングステン膜ＭＷのみで第１層目の配線Ｍ１を構成すると、配線抵抗が高くなる虞があるが、タングステン膜ＭＷ上にアルミニウム膜ＭＡを積層することにより、第１層目の配線Ｍ１の配線抵抗を低減することができる。
（実施の形態５）
＜半導体装置の構造＞
本実施の形態５によるゲルマニウム受光器の構造を、図２８を用いて説明する。図２８は、本実施の形態５によるゲルマニウム受光器の要部断面図である。
図２８に示すように、本実施の形態５によるゲルマニウム受光器ＰＤ５が、前述の実施の形態１によるゲルマニウム受光器ＰＤ１と相違する点は、第１層目の配線Ｍ１を構成する導電材料である。
すなわち、前述の実施の形態１によるゲルマニウム受光器ＰＤ１では、第１層目の配線Ｍ１を構成する導電材料はタングステン膜ＭＷであるが、本実施の形態５によるゲルマニウム受光器ＰＤ５では、第１層目の配線Ｍ１を構成する導電材料は、前述の実施の形態４と同様に、タングステン膜ＭＷとアルミニウム膜ＭＡとの積層膜である。但し、前述の実施の形態４と異なり、アルミニウム膜ＭＡは、接続孔ＣＴの内部には形成されていない。
本実施の形態５によるゲルマニウム受光器ＰＤ５では、受光部ＲＬに電気的に接続する第１層目の配線Ｍ１の導電材料として、タングステン膜ＭＷを下層とし、アルミニウム膜ＭＡを上層とする積層膜を用いている。例えば３５０℃〜４００℃、３０分〜２時間程度の熱ストレスをタングステン膜ＭＷに加えても、タングステン膜ＭＷから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、タングステンは拡散し難い。さらに、タングステン膜ＭＷと受光部ＲＬとの間には、タングステンの拡散を防止する第１バリアメタル膜ＢＭ１が形成されている。
また、アルミニウム膜ＭＡは、接続孔ＣＴの内部には形成されておらず、受光部ＲＬの上面の上方に位置するアルミニウム膜ＭＡと受光器ＲＬとの間には、第２絶縁膜ＩＦ２、第１バリアメタル膜、タングステン膜ＭＷおよび第２バリアメタル膜が形成されている。よって、上記熱ストレスを加えても、アルミニウム膜ＭＡから受光部ＲＬを構成するｉ型のゲルマニウム層ＩＧ中に、アルミニウムは拡散し難い。
従って、ゲルマニウムとタングステンまたはアルミニウムとの反応は起こり難く、ゲルマニウム受光器ＰＤ５において上記熱ストレスによるダイオード特性の劣化を回避することができる。
さらに、一般にタングステン膜はアルミニウム膜または銅膜に比べて抵抗が高いが、本実施の形態５によるゲルマニウム受光器ＰＤ５では、タングステン膜ＭＷ上にアルミニウム膜ＭＡを形成したことにより、第１層目の配線Ｍ１の低抵抗化を図ることができる。第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２のそれぞれの厚さとして、例えば１０ｎｍ、５０ｎｍおよび１０ｎｍを例示することができる。
＜半導体装置の製造方法＞
本実施の形態５によるゲルマニウム受光器の製造方法を、図２９〜図３２を用いて工程順に説明する。図２９〜図３２は、本実施の形態５によるゲルマニウム受光器の製造工程中の要部断面図である。
まず、図２９に示すように、前述の実施の形態１と同様に、半導体基板ＳＵＢの主面上に、第１絶縁膜ＩＦ１を介して、ｐ型のシリコンコア層ＰＳ、ｉ型のゲルマニウム層ＩＧおよびｎ型のシリコン層ＮＳからなる縦型のｐｉｎ構造の受光部ＲＬを形成する（図２参照）。その後、受光部ＲＬを覆うように第１絶縁膜ＩＦ１上に形成した第２絶縁膜ＩＦ２を加工して、受光部ＲＬに達する接続孔ＣＴを形成する（図３〜図５参照）。
さらに、第１層目の配線Ｍ１の下部を構成し、接続孔ＣＴを通じて受光部ＲＬと電気的に接続するタングステン膜ＭＷを形成する（図６〜図９参照）。
タングステン膜ＭＷと受光部ＲＬとの間には、第１バリアメタル膜ＢＭ１が形成されている。第１バリアメタル膜ＢＭ１は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、第１バリアメタル膜ＢＭ１は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第１バリアメタル膜ＢＭ１の厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、図３０に示すように、タングステン膜ＭＷを覆うように、第２絶縁膜ＩＦ２上に、例えばスパッタリング法により第２バリアメタル膜ＢＭ２を形成する。第２バリアメタル膜ＢＭ２は、例えばチタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜からなる。あるいは、第２バリアメタル膜ＢＭ２は、例えばチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜からなる。第２バリアメタル膜ＢＭ２の厚さは、例えば１０ｎｍ〜３００ｎｍ程度である。
次に、第２バリアメタル膜ＢＭ２上に、例えばスパッタリング法によりアルミニウム膜ＭＡを形成する。
次に、図３１に示すように、アルミニウム膜ＭＡ上にレジスト膜を塗布し、露光後、現像処理を行うことにより、レジスト膜をパターニングしてレジストパターンＲＰ６を形成する。レジストパターンＲＰ６は、第１層目の配線Ｍ１の上部が形成される領域に形成されている。
次に、図３２に示すように、レジストパターンＲＰ６をマスクとして、ドライエッチング法によりアルミニウム膜ＭＡおよび第２バリアメタル膜ＢＭ２を順次加工して、タングステン膜ＭＷを下層とし、アルミニウム膜ＭＡを上層とする積層構造の第１層目の配線Ｍ１を形成する。この際、接続孔ＣＴの内部に埋め込まれていたアルミニウム膜ＭＡは除去される。
その後、レジストパターンＲＰ６を除去し、第１層目の配線Ｍ１の上面の一部を露出するように保護膜ＴＣを形成する（図２８参照）。保護膜ＴＣは、例えば酸化シリコン膜からなる。
これにより、本実施の形態５によるｐ型のシリコンコア層ＰＳと、ｉ型のゲルマニウム層ＩＧと、ｎ型のシリコン層ＮＳと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ５が略完成する。
このように、本実施の形態５によれば、ｉ層のゲルマニウム層ＩＧを構成材料とする受光部ＲＬに電気的に接続する第１層目の配線Ｍ１をタングステン膜ＭＷとアルミニウム膜ＭＡとの積層構造とする。そして、接続孔ＣＴの内部にはアルミニウム膜ＭＡを形成せず、受光部ＲＬの上面の上方に位置するアルミニウム膜ＭＡと受光部ＲＬとの間には、第２絶縁膜ＩＦ２、第１バリアメタル膜ＢＭ１、タングステン膜ＭＷおよび第２バリアメタル膜ＢＭ２を設けることにより、後工程において熱ストレスの影響を受け難くなり、高信頼度のゲルマニウム受光器ＰＤ５を実現することができる。
さらに、タングステン膜ＭＷのみで第１層目の配線Ｍ１を構成すると、配線抵抗が高くなる虞があるが、タングステン膜ＭＷ上にアルミニウム膜ＭＡを積層することにより、第１層目の配線Ｍ１の配線抵抗を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＭ バリアメタル膜
ＣＴ 接続孔
ＩＦ１ 第１絶縁膜
ＩＦ２ 第２絶縁膜
ＩＧ ゲルマニウム層
Ｍ１ 第１層目の配線
ＭＡ アルミニウム膜
ＭＣ 銅膜
ＭＷ タングステン膜
ＮＳ シリコン層
ＰＤ０，ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ３Ａ，ＰＤ４，ＰＤ５ ゲルマニウム受光器
ＰＳ シリコンコア層
ＲＬ 受光部
ＲＰ１，ＲＰ２，ＲＰ３，ＲＰ４，ＲＰ５，ＲＰ６ レジストパターン
ＳＥ シード層
ＳＬ シリコン層
ＳＵＢ 半導体基板
ＴＣ 保護膜

Claims (12)

  1. シリコンからなる基板と、
    前記基板の主面上に形成された第１絶縁膜と、
    前記第１絶縁膜上に形成され、ゲルマニウム層を有する受光部と、
    前記受光部を覆うように前記第１絶縁膜上に形成された第２絶縁膜と、
    前記第２絶縁膜に形成され、前記受光部の上面の一部を露出する接続孔と、
    前記接続孔の内壁に形成された第１バリアメタル膜と、
    前記第１バリアメタル膜上に形成された配線と、
    を備え、
    前記配線は、前記第１バリアメタル膜に接するタングステン膜を有する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記受光部は、第１導電型のシリコン層と、前記シリコン層上に形成された前記ゲルマニウム層と、前記ゲルマニウム層上に形成された、前記第１導電型と異なる第２導電型のシリコン層、ゲルマニウム層またはシリコン・ゲルマニウム層と、により構成される、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１バリアメタル膜は、チタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜、あるいはチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜である、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記配線は、前記タングステン膜と、前記タングステン膜上に形成された第２バリアメタル膜と、前記第２バリアメタル膜上に形成された銅膜と、により構成される、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記タングステン膜は、前記接続孔の内部に形成されているが、前記銅膜は、前記接続孔の内部に形成されていない、半導体装置。
  6. 請求項４記載の半導体装置において、
    前記第２バリアメタル膜は、チタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜、あるいはチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜である、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記配線は、前記タングステン膜と、前記タングステン膜上に形成された第２バリアメタル膜と、前記第２バリアメタル膜上に形成されたアルミニウム膜と、により構成される、半導体装置。
  8. 請求項７記載の半導体装置において、
    前記タングステン膜は、前記接続孔の内部に形成されているが、前記アルミニウム膜は、前記接続孔の内部に形成されていない、半導体装置。
  9. 請求項７記載の半導体装置において、
    前記第２バリアメタル膜は、チタン膜、タンタル膜、窒化チタン膜または窒化タンタル膜、あるいはチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜である、半導体装置。
  10. シリコンからなる基板と、
    前記基板の主面上に形成された第１絶縁膜と、
    前記第１絶縁膜上に形成され、ゲルマニウム層を有する受光部と、
    前記受光部を覆うように前記第１絶縁膜上に形成された第２絶縁膜と、
    前記第２絶縁膜に形成され、前記受光部の上面の一部を露出する接続孔と、
    前記接続孔の内壁に形成された第１バリアメタル膜と、
    前記第１バリアメタル膜上に形成された配線と、
    を備え、
    前記配線は、第１バリアメタル膜に接する銅膜を有する、半導体装置。
  11. 請求項１０記載の半導体装置において、
    前記受光部は、第１導電型のシリコン層と、前記シリコン層上に形成された前記ゲルマニウム層と、前記ゲルマニウム層上に形成された、前記第１導電型と異なる第２導電型のシリコン層、ゲルマニウム層またはシリコン・ゲルマニウム層と、により構成される、半導体装置。
  12. 請求項１０記載の半導体装置において、
    前記第１バリアメタル膜は、チタン膜、タンタル膜、窒化チタン膜、窒化タンタル膜、あるいはチタン膜を下層、タンタル膜を上層とするＴｉ／Ｔａ積層膜、タンタル膜を下層、チタン膜を上層とするＴａ／Ｔｉ積層膜、チタン膜を下層、窒化チタン膜を上層とするＴｉ／ＴｉＮ積層膜またはタンタル膜を下層、窒化タンタル膜を上層とするＴａ／ＴａＮ積層膜である、半導体装置。
JP2016182523A 2016-09-20 2016-09-20 半導体装置 Pending JP2018049856A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016182523A JP2018049856A (ja) 2016-09-20 2016-09-20 半導体装置
US15/703,525 US10355161B2 (en) 2016-09-20 2017-09-13 Germanium-based photoreceiver having tungsten contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016182523A JP2018049856A (ja) 2016-09-20 2016-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2018049856A true JP2018049856A (ja) 2018-03-29

Family

ID=61620637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016182523A Pending JP2018049856A (ja) 2016-09-20 2016-09-20 半導体装置

Country Status (2)

Country Link
US (1) US10355161B2 (ja)
JP (1) JP2018049856A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216249A (ja) * 1998-11-16 2000-08-04 Sony Corp 電子装置の製造方法及びその装置
US20100213561A1 (en) * 2007-10-26 2010-08-26 International Business Machines Corporation Optoelectronic Device with Germanium Photodetector
JP2011003710A (ja) * 2009-06-18 2011-01-06 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2011181781A (ja) * 2010-03-02 2011-09-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014183195A (ja) * 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置とその製造方法
US20160079451A1 (en) * 2014-09-11 2016-03-17 International Business Machines Corporation Photodiode structures
US20160197111A1 (en) * 2015-01-05 2016-07-07 The Research Foundation For The State University Of New York Integrated photonics including germanium

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239596B2 (ja) 1994-02-23 2001-12-17 株式会社デンソー 半導体装置
KR100366635B1 (ko) * 2000-11-01 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 및 그 제조방법
US9653639B2 (en) * 2012-02-07 2017-05-16 Apic Corporation Laser using locally strained germanium on silicon for opto-electronic applications
US8765502B2 (en) * 2012-07-30 2014-07-01 International Business Machines Corporation Germanium photodetector schottky contact for integration with CMOS and Si nanophotonics
KR102231205B1 (ko) * 2014-11-19 2021-03-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3224866B8 (en) * 2014-11-24 2019-02-27 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
DE102015212208A1 (de) * 2015-04-24 2016-10-27 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Hochgeschwindigkeits-Germanium-PIN-Fotodiode
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3783656B1 (en) * 2015-08-27 2023-08-23 Artilux Inc. Wide spectrum optical sensor
CN107204383B (zh) * 2016-03-17 2020-02-21 联华电子股份有限公司 累崩型光检测器元件及其制作方法
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018082036A (ja) * 2016-11-16 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216249A (ja) * 1998-11-16 2000-08-04 Sony Corp 電子装置の製造方法及びその装置
US20100213561A1 (en) * 2007-10-26 2010-08-26 International Business Machines Corporation Optoelectronic Device with Germanium Photodetector
JP2011003710A (ja) * 2009-06-18 2011-01-06 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2011181781A (ja) * 2010-03-02 2011-09-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014183195A (ja) * 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置とその製造方法
US20160079451A1 (en) * 2014-09-11 2016-03-17 International Business Machines Corporation Photodiode structures
US20160197111A1 (en) * 2015-01-05 2016-07-07 The Research Foundation For The State University Of New York Integrated photonics including germanium

Also Published As

Publication number Publication date
US10355161B2 (en) 2019-07-16
US20180083154A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
US20170012143A1 (en) Semiconductor device and method of manufacturing the same
US10158036B2 (en) Semiconductor device and its manufacturing method
KR20110096275A (ko) 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
JP3115148B2 (ja) 半導体装置の製造方法
US20200185561A1 (en) Waveguide-Integrated Avalanche Photodiode
US9927573B2 (en) Semiconductor device
US7948010B2 (en) Dual seed semiconductor photodetectors
US9059180B2 (en) Thick bond pad for chip with cavity package
JP2020086046A (ja) 半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法
JP2016045293A (ja) 光半導体装置
JP2018056288A (ja) 半導体装置およびその製造方法
US8916946B2 (en) Optical semiconductor device
JP2018049856A (ja) 半導体装置
KR20110091429A (ko) 광반도체 장치 및 그 제조방법, 광반도체 모듈
US7436040B2 (en) Method and apparatus for diverting void diffusion in integrated circuit conductors
JP2019075513A (ja) 半導体装置の製造方法
JP2002203985A (ja) フォトダイオードおよびそれを用いた回路内蔵受光素子
JP6533131B2 (ja) 半導体装置の製造方法
JP2005005600A (ja) 半導体受光素子
JP2007115853A (ja) 半導体装置及びその製造方法
JP2019117855A (ja) 半導体装置およびその製造方法
US20240170515A1 (en) Photodetection device and electronic device
JP2019186442A (ja) 半導体装置およびその製造方法
KR20120065621A (ko) 아발란치 포토다이오드 및 이의 제조방법
JP4355909B2 (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407