JP3239596B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3239596B2 JP3239596B2 JP05137694A JP5137694A JP3239596B2 JP 3239596 B2 JP3239596 B2 JP 3239596B2 JP 05137694 A JP05137694 A JP 05137694A JP 5137694 A JP5137694 A JP 5137694A JP 3239596 B2 JP3239596 B2 JP 3239596B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- gaas
- semiconductor device
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、Si基板上にGaAs（ガリ
ウム砒素）素子などのSi以外の材料の機能素子が形成さ
れた複合集積回路を有する半導体装置に関し、特に、Si
以外の材料の機能素子の電極材料としてAu合金を用い、
Si基板側の電極材料としてAlを用いている複合集積回路
の半導体装置に関する。
ウム砒素）素子などのSi以外の材料の機能素子が形成さ
れた複合集積回路を有する半導体装置に関し、特に、Si
以外の材料の機能素子の電極材料としてAu合金を用い、
Si基板側の電極材料としてAlを用いている複合集積回路
の半導体装置に関する。
【０００２】
【従来の技術】近年、結晶成長技術の進歩によりMESFET
やホール素子などの高速化に適したGaAs素子と集積化に
適したSi周辺回路とを一つのチップ上に形成したGaAs/S
i 複合集積回路の半導体装置の作成が可能となっている
が、このGaAs用オーミック電極には、ｎ型に対してAu／
Au-Ge 、ｐ型に対してAu-Zn というAu系電極材料が一般
に用いられている。
やホール素子などの高速化に適したGaAs素子と集積化に
適したSi周辺回路とを一つのチップ上に形成したGaAs/S
i 複合集積回路の半導体装置の作成が可能となっている
が、このGaAs用オーミック電極には、ｎ型に対してAu／
Au-Ge 、ｐ型に対してAu-Zn というAu系電極材料が一般
に用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来方
法によって形成された複合集積回路の半導体装置では熱
劣化が生じることが判明しており、その原因として、金
Auは、Si周辺回路の配線材料であるAl電極との接続部に
おいて、高抵抗な脆いAu-Al(金アルミ合金）を形成し易
く、集積回路の信頼性を著しく低下させる原因となって
いる、という問題がある。
法によって形成された複合集積回路の半導体装置では熱
劣化が生じることが判明しており、その原因として、金
Auは、Si周辺回路の配線材料であるAl電極との接続部に
おいて、高抵抗な脆いAu-Al(金アルミ合金）を形成し易
く、集積回路の信頼性を著しく低下させる原因となって
いる、という問題がある。
【０００４】本案は上記の問題が、AuとAlとの直接接触
により発生する点に着目し、この点を改善して、信頼性
の高い電極部分を有する複合集積回路をもつ半導体装置
を提供することを目的とする。
により発生する点に着目し、この点を改善して、信頼性
の高い電極部分を有する複合集積回路をもつ半導体装置
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、Si集積回路上に、Si以外の材料から
成る動作層を形成した複合材料集積回路を有する半導体
装置において、前記Si集積回路の配線材料としてAlまた
はAlを含んだ合金を使用し、前記Si以外の材料から成る
動作層の電極材料としてAuまたはAuを含んだ合金を使用
し、両合金の接続部に、集積回路の作製工程の最高温度
以下でAuおよびAlの双方と合金を形成しない導体層を挿
入したことである。また関連発明の構成は、前記導体層
が、モリブデン(Mo)、タングステン(W) 、窒化チタン(T
iN) 、タングステン化チタン(TiW) の何れかであること
を特徴とする。また別の構成としては、前記導体層が、
モリブデン(Mo)膜であり、膜厚が50nmより厚いことを特
徴とする。
め本発明の構成は、Si集積回路上に、Si以外の材料から
成る動作層を形成した複合材料集積回路を有する半導体
装置において、前記Si集積回路の配線材料としてAlまた
はAlを含んだ合金を使用し、前記Si以外の材料から成る
動作層の電極材料としてAuまたはAuを含んだ合金を使用
し、両合金の接続部に、集積回路の作製工程の最高温度
以下でAuおよびAlの双方と合金を形成しない導体層を挿
入したことである。また関連発明の構成は、前記導体層
が、モリブデン(Mo)、タングステン(W) 、窒化チタン(T
iN) 、タングステン化チタン(TiW) の何れかであること
を特徴とする。また別の構成としては、前記導体層が、
モリブデン(Mo)膜であり、膜厚が50nmより厚いことを特
徴とする。
【０００６】
【作用】Si以外の材料の機能素子の電極材料であるAu系
合金が、Au原子の拡散を防ぐバリアの役目をする導体層
（以下、バリア層と記す）の存在により、Si周辺回路の
Al電極材に直接接触しないので、高抵抗なAu-Al(金アル
ミ合金）を形成しない。バリア層の材料はAuおよびAl双
方に対して良好な接触を維持する材料で構成され、熱的
に安定している。
合金が、Au原子の拡散を防ぐバリアの役目をする導体層
（以下、バリア層と記す）の存在により、Si周辺回路の
Al電極材に直接接触しないので、高抵抗なAu-Al(金アル
ミ合金）を形成しない。バリア層の材料はAuおよびAl双
方に対して良好な接触を維持する材料で構成され、熱的
に安定している。
【０００７】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、本発明の構成を適用したGaAs／Si複合
集積回路１００の模式的構成図で、ｐ型GaAsホールセン
サが搭載されたIC（ホールIC）の一部分が示してある。
Si基板１の一部に、通常の半導体集積回路の製造技術に
より増幅回路や信号処理回路、電源回路などのSi周辺回
路２が形成され、Si基板１の表面には保護膜としてのSi
O2膜（シリコン酸化膜）４が設けられている。そのSiO2
膜４の一部が開口されて、Si基板１のSi表面上に直接、
素子機能を有するGaAs動作層３がエピタキシャル成長で
形成されており、そのGaAs動作層３を、電極材などの接
触から保護するための窒化シリコン(Si3N4) 層８があっ
て、その一部にコンタクト用の孔が形成されている（図
１では代表的に二箇所コンタクト孔を示してある）。そ
してこのコンタクト孔の底部分にGaAs用のオーミック電
極材料のAu-Ge 合金層（薄膜）５が形成されており、そ
の上にAu層６が形成されている。そして、Au層６の上に
バリア層としてモリブデン(Mo)層７が設けられていて、
その上にSi基板に通常用いられるAl配線９が接続されて
いる。
明する。図１は、本発明の構成を適用したGaAs／Si複合
集積回路１００の模式的構成図で、ｐ型GaAsホールセン
サが搭載されたIC（ホールIC）の一部分が示してある。
Si基板１の一部に、通常の半導体集積回路の製造技術に
より増幅回路や信号処理回路、電源回路などのSi周辺回
路２が形成され、Si基板１の表面には保護膜としてのSi
O2膜（シリコン酸化膜）４が設けられている。そのSiO2
膜４の一部が開口されて、Si基板１のSi表面上に直接、
素子機能を有するGaAs動作層３がエピタキシャル成長で
形成されており、そのGaAs動作層３を、電極材などの接
触から保護するための窒化シリコン(Si3N4) 層８があっ
て、その一部にコンタクト用の孔が形成されている（図
１では代表的に二箇所コンタクト孔を示してある）。そ
してこのコンタクト孔の底部分にGaAs用のオーミック電
極材料のAu-Ge 合金層（薄膜）５が形成されており、そ
の上にAu層６が形成されている。そして、Au層６の上に
バリア層としてモリブデン(Mo)層７が設けられていて、
その上にSi基板に通常用いられるAl配線９が接続されて
いる。
【０００８】ｐ型GaAsに対してオーミックな電極材料の
Au-Ge 合金層５は、現在知られている限りでは最もよい
オーミック性を示し、通常電極パターン形成後に適当な
熱処理、例えば 450℃・１分、水素−窒素混合気体中で
加熱を施すことにより、GaAs動作層３とAu-Ge 合金層５
およびAu層６との間で反応生成物を生じてオーミックな
電流電圧特性を形成する（従って図１に示すGaAsのコン
タクト部分は便宜的な模式的表示で描いてある）。
Au-Ge 合金層５は、現在知られている限りでは最もよい
オーミック性を示し、通常電極パターン形成後に適当な
熱処理、例えば 450℃・１分、水素−窒素混合気体中で
加熱を施すことにより、GaAs動作層３とAu-Ge 合金層５
およびAu層６との間で反応生成物を生じてオーミックな
電流電圧特性を形成する（従って図１に示すGaAsのコン
タクト部分は便宜的な模式的表示で描いてある）。
【０００９】一方GaAs動作層３以外の配線やSi基板１に
おいては、従来より安価で製造し易いAl配線９が専ら利
用される。このAl配線９は、Si周辺回路２とGaAs動作層
３とを電気的に接続するためSi周辺回路２のコンタクト
部分とGaAs動作層３のコンタクト部分双方に対して接触
している。従ってGaAs／Si複合集積回路１００を形成し
た場合、回路接続において何れかに必ずAuとAlとの接触
部分が発生する。AuとAlとは 200℃以上の温度に加熱さ
れると合金を形成し、高抵抗な脆い化合物となる。それ
で、集積回路製造工程において、Al配線およびAu/Au-Ge
電極形成後に 200℃以上の熱履歴が加わるとAlとAu/Au-
Geとの接触部分で部分的にオーミック性が失われて、抵
抗率が当初10-5〜10-6Ωcm2 程度であったコンタクト抵
抗率が、およそ10-3Ωcm2 程度まで増加してしまう。
おいては、従来より安価で製造し易いAl配線９が専ら利
用される。このAl配線９は、Si周辺回路２とGaAs動作層
３とを電気的に接続するためSi周辺回路２のコンタクト
部分とGaAs動作層３のコンタクト部分双方に対して接触
している。従ってGaAs／Si複合集積回路１００を形成し
た場合、回路接続において何れかに必ずAuとAlとの接触
部分が発生する。AuとAlとは 200℃以上の温度に加熱さ
れると合金を形成し、高抵抗な脆い化合物となる。それ
で、集積回路製造工程において、Al配線およびAu/Au-Ge
電極形成後に 200℃以上の熱履歴が加わるとAlとAu/Au-
Geとの接触部分で部分的にオーミック性が失われて、抵
抗率が当初10-5〜10-6Ωcm2 程度であったコンタクト抵
抗率が、およそ10-3Ωcm2 程度まで増加してしまう。
【００１０】本発明ではAl配線９とAu層６との間にバリ
ア層７として、モリブデン(Mo)などの 450℃程度ではAu
やAlと反応しない導体材料を挿入させる。そのためコン
タクト部分の形成後に加熱処理を実施しても、上記のよ
うなAu-Al の反応物は生成せず、コンタクト抵抗率の増
大が防止される。
ア層７として、モリブデン(Mo)などの 450℃程度ではAu
やAlと反応しない導体材料を挿入させる。そのためコン
タクト部分の形成後に加熱処理を実施しても、上記のよ
うなAu-Al の反応物は生成せず、コンタクト抵抗率の増
大が防止される。
【００１１】図２は、本発明の効果を示すもので、従来
構造と本発明の構造とをシンタ炉で加熱処理（シンタ）
して熱的安定性を比較した試験結果である。本発明の構
成はバリア層としてモリブデン(Mo)を1.3 μｍ形成した
ものを用いた。当初はほぼ同様なコンタクト抵抗率を示
している両構造が、僅かな加熱時間で、バリア層のない
AuとAlとが直接接触する従来構成の場合に急激に抵抗率
が上昇して、大きな差異を示している。バリア層７を設
けた本発明のコンタクトの抵抗率は 450℃の加熱を10時
間実施しても、さほど抵抗率に大きな変化は認められな
い。従って実際に使用される条件では、本発明の構成が
充分安定していることがわかる。
構造と本発明の構造とをシンタ炉で加熱処理（シンタ）
して熱的安定性を比較した試験結果である。本発明の構
成はバリア層としてモリブデン(Mo)を1.3 μｍ形成した
ものを用いた。当初はほぼ同様なコンタクト抵抗率を示
している両構造が、僅かな加熱時間で、バリア層のない
AuとAlとが直接接触する従来構成の場合に急激に抵抗率
が上昇して、大きな差異を示している。バリア層７を設
けた本発明のコンタクトの抵抗率は 450℃の加熱を10時
間実施しても、さほど抵抗率に大きな変化は認められな
い。従って実際に使用される条件では、本発明の構成が
充分安定していることがわかる。
【００１２】モリブデン(Mo)がこのようにコンタクト部
を安定させることは、次の理由による。つまり図３に示
すAu-Mo 状態図（図３(a))およびAl-Mo の状態図（図３
(b))で、MoはAuとAlの双方に対して共晶点を持たないこ
とが示されているため、Alの融点(660℃）までは合金を
形成することなく存在し、本発明のようにAuとAlとの間
にMo層を挿入することで、このMo層がバリアとして機能
する。
を安定させることは、次の理由による。つまり図３に示
すAu-Mo 状態図（図３(a))およびAl-Mo の状態図（図３
(b))で、MoはAuとAlの双方に対して共晶点を持たないこ
とが示されているため、Alの融点(660℃）までは合金を
形成することなく存在し、本発明のようにAuとAlとの間
にMo層を挿入することで、このMo層がバリアとして機能
する。
【００１３】モリブデン(Mo)がバリアとして機能するた
めには、バリアの厚さが有効な厚さであることが必要で
ある。これを確認するため、以下のような実験を行っ
た、即ちバリア層の厚さが異なる本発明の構造のコンタ
クトを形成し、それぞれを 450℃、30分の熱処理を実施
し、熱処理前後のシート抵抗の変化を比較し、この抵抗
の変化からバリア層の効果もしくはAlとAuとの合金形成
の程度を推定した。図４はその比較結果で、バリア層は
50nm (0.05μｍ) となる場合に熱処理後にシート抵抗の
変化が生じて1.6 倍になっており、この厚さでは充分に
バリアとしての機能を果たしていないことがわかる。バ
リア層の厚さが 100nmおよび 200nmでは、ほとんど変化
が認められず、熱処理後の 100nmと 200nmとでシート抵
抗値に差が無いことから、厚さは 100nmですでに充分バ
リアとしての機能を持つことがわかる。従って、バリア
層としてモリブデン(Mo)を用いる場合は50nmより厚く、
望ましくは 100nm程度形成することが必要である。
めには、バリアの厚さが有効な厚さであることが必要で
ある。これを確認するため、以下のような実験を行っ
た、即ちバリア層の厚さが異なる本発明の構造のコンタ
クトを形成し、それぞれを 450℃、30分の熱処理を実施
し、熱処理前後のシート抵抗の変化を比較し、この抵抗
の変化からバリア層の効果もしくはAlとAuとの合金形成
の程度を推定した。図４はその比較結果で、バリア層は
50nm (0.05μｍ) となる場合に熱処理後にシート抵抗の
変化が生じて1.6 倍になっており、この厚さでは充分に
バリアとしての機能を果たしていないことがわかる。バ
リア層の厚さが 100nmおよび 200nmでは、ほとんど変化
が認められず、熱処理後の 100nmと 200nmとでシート抵
抗値に差が無いことから、厚さは 100nmですでに充分バ
リアとしての機能を持つことがわかる。従って、バリア
層としてモリブデン(Mo)を用いる場合は50nmより厚く、
望ましくは 100nm程度形成することが必要である。
【００１４】（第二実施例）バリア層の材料としては、
モリブデン(Mo)に限らず、AuとAlとに対して、製造プロ
セス中で使用する温度で共晶点をもたない安定した導体
材料ならば、どのような導体でも効果は同じである。例
えば、タングステン(W) や窒化チタン(TiN)、タングス
テン化チタン(TiW) でも同様の効果がある。通常、用い
る材料が異なるとバリアとして必要な膜厚も変化する
が、個々の材料に対するバリア層の厚さはここでは示さ
ない。
モリブデン(Mo)に限らず、AuとAlとに対して、製造プロ
セス中で使用する温度で共晶点をもたない安定した導体
材料ならば、どのような導体でも効果は同じである。例
えば、タングステン(W) や窒化チタン(TiN)、タングス
テン化チタン(TiW) でも同様の効果がある。通常、用い
る材料が異なるとバリアとして必要な膜厚も変化する
が、個々の材料に対するバリア層の厚さはここでは示さ
ない。
【００１５】（第三実施例）図５に示すGaAs上のコンタ
クトの構成は、Au/Au-Ge層をバリア層で完全に覆ってし
まう構成である。即ち、GaAs動作層３を形成したのち、
先にコンタクトパターンをAu/Au-Ge層５、６で形成し、
その後その上にコンタクトパターンを完全に覆うように
してバリア層１０をパターンで形成する。その後Si3N4
膜８を形成してコンタクト孔を設け、Al配線９を形成す
る。このような異なる製造工程、構成でもバリアとして
の機能は同様である。
クトの構成は、Au/Au-Ge層をバリア層で完全に覆ってし
まう構成である。即ち、GaAs動作層３を形成したのち、
先にコンタクトパターンをAu/Au-Ge層５、６で形成し、
その後その上にコンタクトパターンを完全に覆うように
してバリア層１０をパターンで形成する。その後Si3N4
膜８を形成してコンタクト孔を設け、Al配線９を形成す
る。このような異なる製造工程、構成でもバリアとして
の機能は同様である。
【００１６】（第四実施例）あるいは図６に示すような
構成も同様の効果がある。これは、モリブデン(Mo)やタ
ングステン(W) 、窒化チタン(TiN) 、タングステン化チ
タン(TiW) がSiと直接オーミック性のあるコンタクトを
形成することが可能なため、図６の９、１０で示すAl／
バリア層の二層配線で、GaAs動作層上のコンタクトにお
けるバリア機能を実現させる。この二層構造は同一のマ
スクパターンで形成できて一回のホト工程で実現できる
ので、効率が良いと言う利点を持つ。
構成も同様の効果がある。これは、モリブデン(Mo)やタ
ングステン(W) 、窒化チタン(TiN) 、タングステン化チ
タン(TiW) がSiと直接オーミック性のあるコンタクトを
形成することが可能なため、図６の９、１０で示すAl／
バリア層の二層配線で、GaAs動作層上のコンタクトにお
けるバリア機能を実現させる。この二層構造は同一のマ
スクパターンで形成できて一回のホト工程で実現できる
ので、効率が良いと言う利点を持つ。
【００１７】（第五実施例）図７はモリブデン(Mo)やタ
ングステン(W) の抵抗率が低いことを利用して、これら
を配線途中まで延ばした中継配線として使用する構成で
ある。この構成ではGaAs部分にAl配線が存在せず、都合
の悪いAu-Al 合金は形成されることが全くなく、信頼性
が高い。
ングステン(W) の抵抗率が低いことを利用して、これら
を配線途中まで延ばした中継配線として使用する構成で
ある。この構成ではGaAs部分にAl配線が存在せず、都合
の悪いAu-Al 合金は形成されることが全くなく、信頼性
が高い。
【００１８】請求項でいう動作層とは、半導体素子とし
ての機能を持たせる電気的動作が実施される層であるこ
とを意味するが、単に電流が流れるだけである場合も含
まれる。また、バリア層に用いる導体をバリアメタルと
も称し、バリア層のことをバリアメタルとも称する。
ての機能を持たせる電気的動作が実施される層であるこ
とを意味するが、単に電流が流れるだけである場合も含
まれる。また、バリア層に用いる導体をバリアメタルと
も称し、バリア層のことをバリアメタルとも称する。
【００１９】
【発明の効果】以上のように、Si基板上に、GaAs素子な
どの異種材料を形成した複合集積回路でそれぞれのコン
タクト材料が混ざらないようにバリア層を設けて、高抵
抗にならず劣化しにくいオーミック電極が実現する。
どの異種材料を形成した複合集積回路でそれぞれのコン
タクト材料が混ざらないようにバリア層を設けて、高抵
抗にならず劣化しにくいオーミック電極が実現する。
【図１】本発明のバリア層を設けたGaAs／Si複合集積回
路の模式的構成断面図。
路の模式的構成断面図。
【図２】従来構造と本発明の構造とをシンタ炉で加熱処
理して熱的安定性を比較した試験結果図。
理して熱的安定性を比較した試験結果図。
【図３】Au-Mo 状態図およびAl-Mo の状態図。
【図４】熱処理前後のシート抵抗の変化の比較結果。
【図５】第三実施例を示す模式的構成断面図。
【図６】第四実施例を示す模式的構成断面図。
【図７】第五実施例を示す模式的構成断面図。
１００ GaAs／Si複合集積回路 １ Si基板 ２ Si周辺回路 ３ GaAs動作層 ４ SiO2層 ５ Au-Ge 層 ６ Au層 ７ Mo層（バリア層） ８ Si3N4 層 ９ Al配線 １０ バリアメタル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 幸樹 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭60−211974（ＪＰ，Ａ) 特開 昭56−144559（ＪＰ，Ａ) 特開 昭62−216225（ＪＰ，Ａ) 特開 昭63−4062（ＪＰ，Ａ) 特開 平４−74863（ＪＰ，Ａ) 特開 平２−251140（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/43 H01L 21/768
Claims (3)
- 【請求項１】Si集積回路上に、Si以外の材料から成る動
作層を形成した複合材料集積回路を有する半導体装置に
おいて、 前記Si集積回路の配線材料としてAlまたはAlを含んだ合
金を使用し、前記Si以外の材料から成る動作層の電極材
料としてAuまたはAuを含んだ合金を使用し、両合金の接
続部に、集積回路の作製工程の最高温度以下でAuおよび
Alの双方と合金を形成しない導体層を挿入したことを特
徴とする半導体装置。 - 【請求項２】前記導体層が、モリブデン(Mo)、タングス
テン(W) 、窒化チタン(TiN) 、タングステン化チタン(T
iW) の何れかであることを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】前記導体層が、モリブデン(Mo)膜であり、
膜厚が50nmより厚いことを特徴とする請求項１に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05137694A JP3239596B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05137694A JP3239596B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235659A JPH07235659A (ja) | 1995-09-05 |
| JP3239596B2 true JP3239596B2 (ja) | 2001-12-17 |
Family
ID=12885239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05137694A Expired - Fee Related JP3239596B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239596B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10355161B2 (en) | 2016-09-20 | 2019-07-16 | Renesas Electronics Corporation | Germanium-based photoreceiver having tungsten contacts |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4882236B2 (ja) | 2004-04-28 | 2012-02-22 | 富士ゼロックス株式会社 | 電極コンタクト構造およびその製造方法 |
| JP2011040582A (ja) * | 2009-08-11 | 2011-02-24 | Fuji Xerox Co Ltd | 発光素子およびその製造方法 |
| US8384183B2 (en) * | 2010-02-19 | 2013-02-26 | Allegro Microsystems, Inc. | Integrated hall effect element having a germanium hall plate |
| CN110729387B (zh) * | 2019-10-24 | 2020-10-23 | 厦门乾照光电股份有限公司 | 发光二极管芯片及发光二极管芯片的制造方法 |
-
1994
- 1994-02-23 JP JP05137694A patent/JP3239596B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10355161B2 (en) | 2016-09-20 | 2019-07-16 | Renesas Electronics Corporation | Germanium-based photoreceiver having tungsten contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07235659A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| KR900002084B1 (ko) | 반도체장치 | |
| EP0460785B1 (en) | Semiconductor device having a heat sink | |
| JPS6261358A (ja) | 半導体装置 | |
| JP3239596B2 (ja) | 半導体装置 | |
| US4495222A (en) | Metallization means and method for high temperature applications | |
| EP0082012B1 (en) | Multilayer electrode of a semiconductor device | |
| US6320265B1 (en) | Semiconductor device with high-temperature ohmic contact and method of forming the same | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US8013452B2 (en) | Wire-bonded semiconductor component with reinforced inner connection metallization | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS6346984B2 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| JP2003197924A (ja) | 半導体素子の製造方法および半導体素子 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPS6020568A (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JPH038346A (ja) | ろう付け材料 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JP2936483B2 (ja) | 薄膜配線及び半導体装置 | |
| TW550715B (en) | Method for manufacturing a microelectronic device and device manufacturing in accordance with said method | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPS6347146B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |