JP4882236B2 - 電極コンタクト構造およびその製造方法 - Google Patents

電極コンタクト構造およびその製造方法 Download PDF

Info

Publication number
JP4882236B2
JP4882236B2 JP2005026149A JP2005026149A JP4882236B2 JP 4882236 B2 JP4882236 B2 JP 4882236B2 JP 2005026149 A JP2005026149 A JP 2005026149A JP 2005026149 A JP2005026149 A JP 2005026149A JP 4882236 B2 JP4882236 B2 JP 4882236B2
Authority
JP
Japan
Prior art keywords
electrode
gold
contact
contact hole
gold electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005026149A
Other languages
English (en)
Other versions
JP2005340767A (ja
Inventor
誠治 大野
卓 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2005026149A priority Critical patent/JP4882236B2/ja
Priority to KR1020050032208A priority patent/KR101042882B1/ko
Priority to TW094112852A priority patent/TWI385798B/zh
Priority to CN2005100684793A priority patent/CN1691286B/zh
Priority to US11/116,926 priority patent/US7436065B2/en
Priority to CN201010134380XA priority patent/CN101814479B/zh
Publication of JP2005340767A publication Critical patent/JP2005340767A/ja
Application granted granted Critical
Publication of JP4882236B2 publication Critical patent/JP4882236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05009Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、電極コンタクト構造、特に金電極とアルミニウム配線とのコンタクト構造に関し、さらにはその製造方法に関する。
発光素子または受光素子の光素子として用いられる化合物半導体用のオーミック電極の材料としては、p型用として、AuGe,AuIn,AuSi,AuSn、n型用として、AuZn,AuMo,AuIn,AuBeなど、Auを主体とした合金が用いられることが多い。一方、配線材料としては、抵抗率が低く、ワイヤボンディングが容易なAlを用いることが多い。
しかし、Auを主体とした合金とAlとの組み合わせでは、SiO絶縁膜に開けられた両金属がオーミック接触するコンタクトホールにおいて、Au原子とAl原子の相互拡散により金アルミニウム金属間化合物が生成される。金アルミニウム金属間化合物は、準安定組成の合金であるAuAl,AuAl,AuAl,AuAl,AuAlの5種類が知られている。この中でAuAlは、単独のAu,Alの体積にくらべて3〜4倍の比体積を有する。すなわち、AuAlは化合物化によって3〜4倍に膨張するため、コンタクトホールに応力をためてしまい、アルミニウム配線や絶縁膜がはがれることがあり、断線を生じ、電極コンタクト構造の信頼性に悪影響を与えていた。このような金属間化合物AuAlは、コンタクトホールの周辺部、すなわちSiO絶縁膜と接している部分に生じやすい。
金属間化合物AuAlが生成されると、特に光素子が配列されたアレイ構造の場合、コンタクトホールの数が多く、なかでもPNPN構造の3端子発光サイリスタを用いた自己走査型発光素子アレイなど駆動回路も集積したアレイ(例えば、特許第2683781号公報参照)では、発光素子数の3〜10倍の数のコンタクトホールが必要となるため、信頼性上大きな問題となっている。
本発明の目的は、このような問題を解決し、信頼性の高い電極コンタクト構造を提供することにある。
本発明の他の目的は、このような電極コンタクト構造の製造方法を提供することにある。
本発明のさらに他の目的は、このような電極コンタクト構造を有する自己走査型発光素子アレイを提供することにある。
本発明の第1の態様は、金電極と、この金電極上の絶縁膜に開けられたコンタクトホールと、このコンタクトホールを介して金電極にオーミック接触するアルミニウム配線とから構成される電極コンタクト構造である。本発明によれば、前記金電極上の前記アルミニウム配線の最も厚みが大きい部分と最も厚みが小さい部分との差が、前記絶縁膜の厚みとほぼ等しいかまたは前記絶縁膜の厚みよりも小さいことを特徴とする。また、本発明によれば、前記金電極の膜厚は、0.1〜0.2μmであり、あるいは前記金電極の周辺部と前記絶縁膜との重なり幅は、1μm以下であり、あるいは前記コンタクトホールの大きさは、少なくとも16μm以上である。
また、本発明の電極コンタクト構造は、AuAl合金よりなる電極と、前記電極上の絶縁膜に開けられたコンタクトホールと、前記コンタクトホールを介して前記電極にオーミック接触するアルミニウム配線とから構成することもできる。
また、本発明によれば、前記金電極を、金系合金膜と、この金系合金膜上に形成されたバリア金属膜と、このバリア金属膜上に形成された金膜との層構造で構成できる。
本発明の第2の態様は、金電極と、この金電極上の絶縁膜に開けられたコンタクトホールと、このコンタクトホールを介して金電極にオーミック接触するアルミニウム配線とから構成される電極コンタクト構造の製造方法である。この方法は、基板上に金電極を形成する工程と、絶縁膜を設け、前記金電極上にコンタクトホールを開ける工程と、アルミニウムを前記金電極上にスパッタリングで成膜するときに、前記金電極のすべてを、スパッタリングのエネルギーを用いてAuAl化する工程とを含んでいる。
また、本発明の電極コンタクト構造の製造方法は、基板上にAuAl合金よりなる電極を形成する工程と、絶縁膜を設け、前記電極上にコンタクトホールを開ける工程と、アルミニウムを前記電極上にスパッタリングで成膜する工程とを含んでいる。
本発明の第3の態様は、PNPN構造の3端子発光サイリスタを用いた自己走査型発光素子アレイである。この自己走査型発光素子アレイの3端子発光サイリスタの電極コンタクト構造は、本発明の電極コンタクト構造である。
本発明によれば、AuAlの生成を抑制しているので、信頼性の高い電極コンタクト構造が得られる。このような電極コンタクト構造は、PNPN構造の3端子発光サイリスタを用いた自己走査型発光素子アレイに用いるのが好適である。
金アルミニウム金属間化合物のうち、AuAlは、比体積は約1であり、化合物化によってほとんど体積変化を起こさない。そこで、本発明では、優先的に体積変化の小さい金アルミニウム金属間化合物AuAlを生成させるとともに、体積変化(体積膨張)の大きい金アルミニウム金属間化合物AuAlの生成を抑制する。
AuAlを生成するには、金電極の上に、スパッタリングでアルミニウム膜を成長する際に、スパッタリングのエネルギーを使って、界面をAuAl化する。ここで、金電極の膜厚を適当に選べば、アルミニウムが成膜された下の金電極のすべてをAuAl化できる。AuAlが一度生成されてしまうと、AuAlからアルミニウム膜へは金原子の移動はほとんど起こらず、AuAlは生じない。このため、コンタクトホール内での体積膨張は起こらず、電極コンタクト構造の信頼性を確保できる。しかし金電極の膜厚が大きいと、金属状態の金が残ってしまう。
また、従来の電極コンタクト構造では、コンタクトホールよりも金電極の縁が外側にあるため、コンタクトホールよりも外側の電極周辺部では、AuAlが生成せず、金属状態の金が残ってしまう。このため、この部分の金原子が、アルミニウムパターニング後のプロセス(たとえば保護膜形成など)の熱履歴により、アルミニウム側に拡散していき、AuAlなど、体積膨張を伴う金属間化合物を作ると考えられる。
そこで、金属状態の金をできるだけ残さないように電極コンタクト構造をデザインする必要がある。このためには、
(1)金電極の膜厚を薄くする、
(2)絶縁膜で覆われる金電極の周辺部の面積を小さくする、
(3)コンタクトホール面積を大きくする、
(4)電極自体をAuAlで作る、
ことが考えられる。
(1)の方法では、金電極の膜厚が薄いので、アルミニウムのスパッタリングにより金電極のすべてをAuAl化できる。あるいは、金属状態の金が残ったとしても、アルミニウム配線側に拡散していく金原子の数が少ないので、AuAlが生成しにくくなる。
(2)の方法では、電極周辺部に金属状態で残る金の量を少なくできるので、AuAlが生成しにくくなる。
(3)の方法では、コンタクトホールの面積を大きくすることで、コンタクトホール内の金原子に対するアルミニウムの体積比率が高くなるので、結果的に、体積変化を下げることができる。
(4)の方法によれば、金電極自体を最初からAuAlで作るので、AuAlは生成しにくくなる。
本発明の考えを確かめるため、以下の実験を行った。
GaAs半導体基板上に金電極を形成し、SiO絶縁膜を形成した後、電極上にコンタクトホールを開け、アルミニウム配線を形成したサンプルを作製した。金電極は、膜厚を150nm、面積を4μm×4μm,6μm×6μm,8μm×8μmとした3種類のものを形成した。
SiO絶縁膜の厚さは150nm、アルミニウム配線の厚さは1.2μmとした。アルミニウムスパッタ時の入力電力は、約400kW/mとした。コンタクトホールのサイズは4μm×4μmとした。
以上の作製した3種類のコンタクトホールを、収束性イオンビームエッチング(FIB)により切断し、その断面を電子顕微鏡(SEM)で観察した。
3種類のコンタクトホールのそれぞれについて、断面図の模式図を図1(A),(B),(C)に示す。図中、10はGaAs基板を、12は金電極を、14はSiO絶縁膜を、16はコンタクトホールを、18はアルミニウム配線を、20は生成した金アルミニウム金属間化合物AuAlを示す。SEM写真では、金と金アルミニウム金属間化合物の境界線は区別が付かないが、金アルミニウム金属間化合物とアルミニウムの境界ははっきりと区別できた。
まず、図1(A)のコンタクトホール16の面積(4μm×4μm)と金電極12の面積(4μm×4μm)とが同一の場合の電極コンタクト構造の断面を見ると、金電極12の厚さはアルミニウムスパッタ前とほぼ同じ150nmであった。しかし、組成分析すると純粋な金ではなく、アルミニウムとの金属間化合物であり、組成比からAuAlであることが確かめられた。
このことから、金電極の膜厚が150nmというように薄いと、アルミニウム膜のスパッタリング時に、スパッタリングのエネルギーによって、金電極のほぼすべてをAuAl化できることがわかる。
SiO絶縁膜14の厚さA、金電極上のアルミニウム配線18の最も厚みが大きい部分と最も厚みが小さい部分との差Bを測定したところ、それぞれ150nm,160nmであった。測定誤差が10%であったので、高さA,Bはほぼ等しい値である。なお、アルミニウム配線の最も厚みが大きい部分、最も厚みが小さい部分の値は、それぞれ異なる2点以上を測定して得た値の平均値である。
次に、図1(B)のコンタクトホール16の面積(4μm×4μm)よりも金電極12の面積(6μm×6μm)が大きい場合の電極コンタクト構造の断面を見ると、SiO絶縁膜14下にある金電極12の端の部分が空洞22になり、コンタクトホール16の周辺部から、AuAlの金属間化合物20が成長している。ここで、空洞22はカーケンドール空孔と考えられ、アルミニウム中の金原子の拡散が、金中のアルミニウム原子の拡散よりも速いために空洞となる。
SiO絶縁膜14の厚さA、金電極12上のアルミニウム配線18の最も厚みが大きい部分と最も厚みが小さい部分との差Bを測定したところ、それぞれ150nm,140nmであった
また、コンタクトホール16には、アルミニウムを主成分とする部分(図1(B)のβ部分)と、金アルミニウム金属間化合物とアルミニウムを含む部分(図1(B)のα部分)とが存在している。
次に、図1(C)のコンタクトホール16の面積(4μm×4μm)より金電極12の面積(8μm×8μm)をさらに大きくした場合の電極コンタクト構造の断面を見ると、AuAl金属間化合物20の体積がさらに増えていることがわかる。
SiO絶縁膜の厚さA、金電極12上のアルミニウム配線18の最も厚みが大きい部分と最も厚みが小さい部分との差Bを測定したところ、それぞれ150nm,−400nm(アルミニウム配線の最も厚みが大きい部分よりも400nm高さが増加)であった。
以上の結果から、SiO絶縁膜で覆われる金電極の周辺部の面積が小さくなるほど、AuAlの生成が少なくなることがわかる。また、金電極の面積とコンタクトホールの面積とが同じ場合には、金電極の膜厚を小さくするとAuAlは生成しないことがわかる。
体積膨張が起こらない場合は、図1(A),(B)に示されるように、高さA,Bは、ほぼ等しい値となる。このようにA,Bの値がほぼ等しい場合、信頼性の高い電極となる。また、AuAlが生成しても、Bが正の値であれば、不良が発生しにくくなる。
さらに電極コンタクト構造の構成要素のサイズを変更して、実験を行った。以下、実験結果を説明する。
金電極膜厚=150nmの場合の各種電極コンタクト構造の断面における、金電極および金アルミニウム金属間化合物の断面積と、金電極面積との関係を、図2(A)のグラフに示す。図2(B)は、電極コンタクト構造の断面を示す。金電極の面積はg×g、コンタクトホールの面積はh×h(h=4μm)であるものとする。図2(A)のグラフにおいて、横軸は金電極の幅g(金電極の面積)を、縦軸は金電極および金アルミニウム金属間化合物の断面積を示す。○は金電極断面積(設計値)を、●は金アルミニウム金属間化合物AuAlの断面積(空孔の面積も含む)を示す。
グラフより、「コンタクトホールによってスパッタアルミニウムと接している金電極の断面積は不変、コンタクトホールよりもはみ出した金電極の周辺部の金原子は、アルミニウム中に拡散し、元の金の断面積の3〜4倍の金アルミニウム金属間化合物を生成する」と考えると、グラフ中の直線30となり、実験結果をよく説明できる。
次に、金電極面積=コンタクトホール面積=4μm×4μmで、金電極の膜厚dを変化させた場合の金電極および金アルミニウム金属間化合物の断面積を図3(A)に示す。図3(B)は、電極コンタクト構造の断面を示す。金電極の厚さをdで示している。図3(A)のグラフにおいて、横軸は金電極の厚さdを、縦軸は金電極および金アルミニウム金属間化合物の断面積を示す。○は金電極断面積(設計値)を、●は金アルミニウム金属間化合物の断面積を示す。
グラフより、「元々の金電極の膜厚のうち、アルミニウムとの界面側約0.2μm分がAuAlに変化し、残りの部分が金のまま残り、後の熱処理でアルミニウム側に拡散し、AuAlを形成し、3〜4倍の体積に膨張する」と考えると、図中の直線32となり、実験結果をよく説明できる。
さらに、金電極の周辺部と絶縁膜とが重なる幅を1μmとしたときの、金電極の面積と、金電極および金アルミニウム金属間化合物の断面積との関係を図4(A)に示す。金電極の厚さは、150nmである。図4(B)は、電極コンタクト構造の断面形状を示す。図4(A)のグラフにおいて、横軸は金電極の幅g(金電極の面積)を、縦軸は金電極および金アルミニウム金属間化合物の断面積を示す。○は金電極断面積(設計値)を、●は金アルミニウム金属間化合物AuAlの断面積(空孔の面積も含む)を示す。
このグラフによれば、金電極の面積が大きいほど金アルミニウム金属間化合物断面積は大きくなっているが、コンタクトホールの面積も増加しているため、膨張率は金電極が大きい(すなわちコンタクトホールが大きい)ほど小さくなる。このため、電極コンタクト構造の信頼性としては向上する。
種々のデザインの電極コンタクト構造について、PCT(プレッシャー・クッカ・テスト)による、加速劣化試験を行い、故障率を調べた。各デザイン毎のサンプル数は2560個、試験条件は136℃,90%RH,100時間である。結果を図5〜図7に示す。
図5は、図2と同様に、コンタクトホールの面積が4μm×4μmの場合に、金電極の面積を変化させた場合の故障率を示す。
図6は、図3と同様に、コンタクトホールおよび金電極の面積が同一のときに、金電極の厚さdを変化させた場合の故障率を示す。
図7は、図4と同様に、金電極周辺部と絶縁膜との重なり幅を1μmとしたときに、金電極の面積を変化させた場合の故障率を示す。
図5に示す試験結果から、金電極周辺部と絶縁膜との重なり幅が0.5μmでは、幅が0の場合と同じ故障率である。幅が1μmでも故障率が低いことがわかる。一方、金電極とGaAs基板との間の接触抵抗を図8に示す。重なり幅が0より小さくなると、接触抵抗は不連続的に急増する。このため、重なり幅は必ず0よりも大きくなるようにデザインされることが望ましい。
図6に示す試験結果から、金電極厚さdが0.2μm(200nm)以下では故障率が低いことがわかる。一方、金電極厚さが薄くなるにつれて、金電極とGaAs基板との間の接触抵抗が高くなる傾向にある。金電極とGaAs基板との間の接触抵抗を示す図9より、金電極厚さが0.1μm以下では、0.2μmの時の約2倍の接触抵抗となり、これより薄くなると、急激に抵抗値が上がると共に、ばらつきが増加することがわかる。
図7に示す試験結果から、金電極周辺部と絶縁膜との重なり幅が一定(1μm)ならば、コンタクトホールの面積が4×4=16μmであれば、故障率は極めて低く、5×5=25μmでは故障率0であることがわかる。一方、コンタクトホールの面積が3×3=9μm以下では、急激に故障率が増えている。
以上の結果から、図2〜図4の金アルミニウム金属間化合物断面積が大きくなっているサンプルほど故障率が高いことが分かる。
以上の実験から、次の結果が得られる。
(1)金電極周辺部と絶縁膜との重なり幅は1μm以下が望ましく、更に望ましくは0.5μm以下が望ましい。更に、重なり幅は0より大きいことが望ましい。
(2)金電極の膜厚は、0.1〜0.2μmの範囲が望ましい。
(3)コンタクトホールの面積は、16μm以上が望ましく、更に望ましくは25μm以上である。
さらに、絶縁膜で覆われた金電極周辺部の影響を減らすためには、金電極およびコンタクトホールは矩形である必要はなく、円形,楕円形,長円形でもよい。矩形の場合、コンタクトホールの角から見た金電極と絶縁膜との重なり部の堆積が、角以外に比べて大きくなるため、角から破損しやすくなるが、円形を選べば、コンタクトホール全周で重なり部が平等になるため、電極コンタクト構造の信頼性を向上できる。
重なり部の影響をなくすために、金電極をはじめから、AuAlの組成で形成してもよい。AuAl膜を得るには、AuAlの合金のターゲットを用いたスパッタで成膜してもよく、最初に200nm以下の金電極を成膜した上に50nm以上のアルミニウムをスパッタで形成することでAuAlを得てもよい。
本発明は、チップ上のすべての電極コンタクト構造に対して行うことが望ましいが、電極コンタクト構造の一部に本発明の条件を満たしていないものがあっても、電極コンタクト構造の故障は、偶発故障であることがわかっているため、その箇所の信頼性がボトルネックとなるわけではなく、本発明の条件にあった電極コンタクト構造の比率に応じた信頼性が得られる。総合的に考えて、チップ内の全電極コンタクト構造に対して、半分以上の電極コンタクト構造で本発明の条件が満たされている必要がある。
以上の実施例では、アルミニウム配線は、アルミニウム合金でない例について説明したが、AlにSi,Cu,Ni,Cr,Ti,Ta,Scなどを少量含んだ合金で形成してもよい。
また、金アルミニウム金属間化合物の生成による体積膨張を避けるためには、アルミニウムと接触する金の量を少なくすればよい。これは、金電極を、金系合金膜とバリア金属膜と金膜との層構造により実現できる。
図10に、その実施例を示す。図10(A)に示すように、GaAs基板10の上に、この基板とオーミック接触がとれる金系合金膜30を真空蒸着で形成する。さらに、バリア金属膜32を連続して蒸着する。ここで、バリア金属としては、金およびアルミニウムと反応して、体積膨張を起こしたり、電気抵抗が大きくなるなどの不都合を生じる金属間化合物または合金を生じない金属が選ばれる。通常、Cr,Ni,Pt,Tiなどの高融点金属が選ばれる。ここでは膜厚10nmのCrを用いた。さらに金を20nm成膜し、金膜34を形成した。
金膜の厚さは、5nm以上、0.1μm以下とすれば、不良の原因となる体積膨張が発生しないので好ましい。 その後、金系合金膜、バリア金属膜は、リフトオフによって電極の形にパターニングした。
さらに、図10(B)に示すように、SiO絶縁膜14をプラズマCVDで形成し、反応性イオンエッチング(RIE)でコンタクトホール16を形成した。スパッタリングで厚さ1.2μmのアルミニウム膜を成膜し、ウエットエッチングでパターニングして、図10(C)に示すように、アルミニウム配線18を形成した。
上記工程で得られた電極コンタクト構造のコンタクトホールの断面形状を観察したところ、金アルミニウム合金による体積膨張は見られなかった。
本発明の電極コンタクト構造は、前述したPNPN構造の3端子発光素子を用いた自己走査型発光素子アレイに用いるのが好適である。このような自己走査型発光素子アレイの一例(特許第2683781号公報に記載のもの)を図11に示す。
図11に示す自己走査型発光素子アレイは、スイッチング動作のためのしきい電圧またはしきい電流を外部から制御するための第1の制御電極をそれぞれ有する複数のスイッチ素子が配列されており、各々の第1の制御電極が互いに第1の電気的手段にて接続されるとともに、電源ラインが各々スイッチ素子に第2の電気的手段にて接続されており、かつ情報の転送を行なうためのクロックラインが各々のスイッチ素子に接続されており、情報を書き込むための信号を複数のスイッチ素子のうちの一部に供給されるスイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流を外部から制御するための第2の制御電極をそれぞれ有する複数の発光素子が配列されており、発光素子を発光させるための電流を供給する電流供給ラインが各々の発光素子に接続されている発光素子アレイと、
スイッチ素子の第1の制御電極と発光素子の第2の制御電極とを個々に接続している第3の電気的手段とを備えるとともに、
電流供給ラインが供給する電流の量が制御されることによって、スイッチ素子アレイに外部から書き込まれた各々の前記スイッチ素子のオン/オフ状態の情報が発光素子アレイに書き込まれ、かつ発光素子アレイに書き込まれたオン/オフ状態の情報が所望の期間だけ保持されるように構成されている。
図11において、Sはスイッチ素子を、Gは第1の制御電極であるゲート電極を、Dは第1の電気的手段であるダイオードを、VGKは電源ラインを、RL1,RL2は第2の電気的手段である抵抗を、CL1はクロックφが供給されるクロックラインを、CL2はクロックφが供給されるクロックラインを示している。
各スイッチ素子のアノード電極は、抵抗RA1,RA2を経て交互にクロックラインCL1,CL2に接続されている。
また、Lは発光素子を、G′は第2の制御電極であるゲート電極を、CLは電流φを供給する電流供給ラインを、D′は第3の電気的手段を示している。
各発光素子のアノード電極は、抵抗RA3を経て電流供給ラインCLに接続されている。
以上の構成の自己走査型発光素子アレイでは、PNPN構造の3端子発光サイリスタよりなるスイッチ素子Sおよび発光素子Lの電極に、本発明の電極コンタクト構造を用いるのが好適である。
実験に用いた3種類の電極コンタクト構造の断面図である。 重なり幅を変えた場合の実験結果を示す図である。 金電極の厚さを変えた場合の実験結果を示す図である。 コンタクトホールの面積を変えた場合の実験結果を示す図である。 重なり幅を変えた場合の実験結果を示す図である。 金電極の厚さを変えた場合の実験結果を示す図である。 コンタクトホールの面積を変えた場合の実験結果を示す図である。 重なり幅を変えた場合の接触抵抗の変化を示す図である。 金電極の厚さを変えた場合の接触抵抗の変化を示す図である。 金電極を層構造とした例を示す図である。 自己走査型発光素子アレイの等価回路図である。
符号の説明
10 GaAs基板
12 金電極
14 SiO絶縁膜
16 コンタクトホール
18 アルミニウム配線
20 金アルミニウム金属間化合物
30 金系合金膜
32 バリア金属膜
34 金膜

Claims (10)

  1. 金電極と、この金電極上の絶縁膜に開けられたコンタクトホールと、このコンタクトホールを介して金電極にオーミック接触するアルミニウム配線とから構成される電極コンタクト構造において、
    前記金電極の膜厚は、0.1〜0.2μmであり、且つ当該金電極の周辺部と前記絶縁膜との重なり幅は、1μm以下であり、且つ前記コンタクトホールの大きさは、9μmを超えることを特徴とする電極コンタクト構造。
  2. 前記コンタクトホールの大きさは、16μm以上であることを特徴とする請求項1に記載の電極コンタクト構造。
  3. 前記コンタクトホールの大きさは、25μm以上であることを特徴とする請求項1に記載の電極コンタクト構造。
  4. 前記金電極の形状は、矩形,円形,楕円形または長円形であることを特徴とする請求項1ないし3のいずれかに記載の電極コンタクト構造。
  5. AuAl合金よりなる電極と、
    前記電極上の絶縁膜に開けられたコンタクトホールと、
    前記コンタクトホールを介して前記電極にオーミック接触するアルミニウム配線とから構成されることを特徴とする電極コンタクト構造。
  6. 金電極と、この金電極上の絶縁膜に開けられたコンタクトホールと、このコンタクトホールを介して金電極にオーミック接触するアルミニウム配線とから構成される電極コンタクト構造の製造方法において、
    基板上に金電極を形成する工程と、
    絶縁膜を設け、前記金電極上にコンタクトホールを開ける工程と、
    アルミニウムを前記金電極上にスパッタリングで成膜するときに、前記金電極のすべてを、スパッタリングのエネルギーを用いてAuAl化する工程と、
    を含むことを特徴とする電極コンタクト構造の製造方法。
  7. 基板上にAuAl合金よりなる電極を形成する工程と、
    絶縁膜を設け、前記電極上にコンタクトホールを開ける工程と、
    アルミニウムを前記電極上にスパッタリングで成膜する工程とを含み、
    基板上にAuAl合金よりなる電極を形成する前記工程は、金電極を形成する工程と、
    前記金電極をAuAl化する工程とを含むことを特徴とする電極コンタクト構造の製造方法。
  8. 金電極と、この金電極上の絶縁膜に開けられたコンタクトホールと、このコンタクトホールを介して金電極にオーミック接触するアルミニウム配線とから構成される電極コンタクト構造において、
    前記金電極は、基板上に形成された金系合金膜と、この金系合金膜上に形成されたバリア金属膜と、このバリア金属膜上に形成された金膜との層構造であって、
    前記金電極の膜厚は、0.1〜0.2μmであり、且つ当該金電極の周辺部と前記絶縁膜との重なり幅は、1μm以下であり、且つ前記コンタクトホールの大きさは、9μmを超えることを特徴とする電極コンタクト構造。
  9. 前記バリア金属膜は、高融点金属よりなることを特徴とする請求項に記載の電極コンタクト構造。
  10. PNPN構造の3端子発光サイリスタを用いた自己走査型発光素子アレイにおいて、
    前記3端子発光サイリスタの電極コンタクト構造が、請求項1,2,3,4,5,8またはのいずれかに記載の電極コンタクト構造であることを特徴とする自己走査型発光素子アレイ。
JP2005026149A 2004-04-28 2005-02-02 電極コンタクト構造およびその製造方法 Expired - Fee Related JP4882236B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005026149A JP4882236B2 (ja) 2004-04-28 2005-02-02 電極コンタクト構造およびその製造方法
KR1020050032208A KR101042882B1 (ko) 2004-04-28 2005-04-19 전극 콘택트 구조 및 그 제조방법
TW094112852A TWI385798B (zh) 2004-04-28 2005-04-22 Electrode contact structure and manufacturing method thereof
CN2005100684793A CN1691286B (zh) 2004-04-28 2005-04-28 电极接触结构及其制造方法
US11/116,926 US7436065B2 (en) 2004-04-28 2005-04-28 Electrode contact structure
CN201010134380XA CN101814479B (zh) 2004-04-28 2005-04-28 电极接触结构及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004132738 2004-04-28
JP2004132738 2004-04-28
JP2005026149A JP4882236B2 (ja) 2004-04-28 2005-02-02 電極コンタクト構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005340767A JP2005340767A (ja) 2005-12-08
JP4882236B2 true JP4882236B2 (ja) 2012-02-22

Family

ID=35493929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005026149A Expired - Fee Related JP4882236B2 (ja) 2004-04-28 2005-02-02 電極コンタクト構造およびその製造方法

Country Status (5)

Country Link
US (1) US7436065B2 (ja)
JP (1) JP4882236B2 (ja)
KR (1) KR101042882B1 (ja)
CN (2) CN1691286B (ja)
TW (1) TWI385798B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181462B2 (ja) * 2006-10-31 2013-04-10 富士ゼロックス株式会社 半導体素子及びその製造方法
JP2011040582A (ja) 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
JP5423275B2 (ja) 2009-09-17 2014-02-19 富士ゼロックス株式会社 発光素子
JP2011066296A (ja) * 2009-09-18 2011-03-31 Fuji Xerox Co Ltd 電極コンタクト構造、自己走査型発光素子アレイ
CN103993287B (zh) * 2014-05-30 2017-01-04 天津大学 一种金电极的制备方法
DE112016007388B4 (de) * 2016-10-28 2022-12-08 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN110729387B (zh) * 2019-10-24 2020-10-23 厦门乾照光电股份有限公司 发光二极管芯片及发光二极管芯片的制造方法
CN111129251A (zh) * 2019-12-30 2020-05-08 广东德力光电有限公司 一种高焊接性倒装led芯片的电极结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489468A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor device
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP3239596B2 (ja) 1994-02-23 2001-12-17 株式会社デンソー 半導体装置
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
JP3379062B2 (ja) * 1997-12-02 2003-02-17 富士通カンタムデバイス株式会社 半導体装置及びその製造方法
JP4362905B2 (ja) * 1999-09-21 2009-11-11 富士ゼロックス株式会社 自己走査型発光装置、書き込み用光源および光プリンタ
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR101042882B1 (ko) 2011-06-20
TWI385798B (zh) 2013-02-11
CN101814479B (zh) 2011-12-14
CN1691286A (zh) 2005-11-02
JP2005340767A (ja) 2005-12-08
US7436065B2 (en) 2008-10-14
US20060001171A1 (en) 2006-01-05
KR20060047205A (ko) 2006-05-18
TW200610146A (en) 2006-03-16
CN1691286B (zh) 2010-04-21
CN101814479A (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
JP4882236B2 (ja) 電極コンタクト構造およびその製造方法
JP5045336B2 (ja) 半導体発光素子
JPH11274562A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP2002353506A (ja) 半導体発光素子およびその製造方法
JP3255281B2 (ja) 窒化物半導体素子
JPH05160067A (ja) 半導体装置およびその製造方法
US7632759B2 (en) Semiconductor device with front side metallization and method for the production thereof
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
US6653215B1 (en) Contact to n-GaN with Au termination
JP5482441B2 (ja) 化合物半導体素子の製造方法
JP2017188544A (ja) 半導体装置および半導体装置の製造方法
JP2002111061A (ja) 窒化物半導体素子および電極
KR100630306B1 (ko) 질화물 발광 다이오드 및 그의 제조 방법
JPH10341038A (ja) 半導体発光素子
JPS60176281A (ja) ショットキ障壁ダイオードの製造方法
Klengel et al. Comparative Reliability Study of Au Wire Bond Contacts on Al Metallization vs. Over Pad Metallization
CN110121139B (zh) Mems麦克风的制备方法
JPH0629292A (ja) 半導体装置及びその製造方法
JPH07130790A (ja) 半導体装置の電極構造
JPH0233929A (ja) 半導体装置
JP4513375B2 (ja) 電子源およびその製造方法
JPH06252146A (ja) 半導体装置
JPS5984468A (ja) 半導体装置
JPH0258228A (ja) 半導体集積回路
JPH05109649A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4882236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370