KR101042882B1 - 전극 콘택트 구조 및 그 제조방법 - Google Patents

전극 콘택트 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101042882B1
KR101042882B1 KR1020050032208A KR20050032208A KR101042882B1 KR 101042882 B1 KR101042882 B1 KR 101042882B1 KR 1020050032208 A KR1020050032208 A KR 1020050032208A KR 20050032208 A KR20050032208 A KR 20050032208A KR 101042882 B1 KR101042882 B1 KR 101042882B1
Authority
KR
South Korea
Prior art keywords
electrode
gold
contact hole
gold electrode
contact
Prior art date
Application number
KR1020050032208A
Other languages
English (en)
Other versions
KR20060047205A (ko
Inventor
세이지 오노
다구 기노시다
Original Assignee
후지제롯쿠스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지제롯쿠스 가부시끼가이샤 filed Critical 후지제롯쿠스 가부시끼가이샤
Publication of KR20060047205A publication Critical patent/KR20060047205A/ko
Application granted granted Critical
Publication of KR101042882B1 publication Critical patent/KR101042882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 신뢰성이 높은 전극 콘택트 구조를 제공한다. GaAs 기판상에 형성된 금(金)전극과, 이 금전극상의 절연막에 뚫린 콘택트 홀과, 이 콘택트 홀을 통해서 금전극에 오믹(ohmic) 접촉하는 알루미늄 배선으로 구성되는 전극 콘택트 구조에 있어서, 금전극상의 알루미늄 배선의 가장 두께가 두꺼운 부분과 가장 두께가 얇은 부분의 차가 절연막의 두께와 거의 같거나 또는 절연막의 두께보다도 작다. 또한, 금전극의 막 두께를 0.1 내지 0.2㎛로 한다. 또는 금전극의 주변부와 절연막의 중첩 폭을 1㎛ 이하로 한다. 또는 콘택트 홀의 크기를 적어도 16㎛2 이상으로 한다.
Figure 112005020194263-pat00001
금전극, 콘택트 홀, 알루미늄 배선, 절연막, 알루미늄, 주변부, 중첩 폭

Description

전극 콘택트 구조 및 그 제조방법{A electrode contact structrue and method thereof}
도 1a, 도 1b, 도 1c는 실험에 사용한 3종류의 전극 콘택트 구조의 단면도.
도 2a 및 도 2b는 중첩 폭을 바꾼 경우의 실험결과를 도시하는 도면.
도 3a 및 도 3b는 금전극의 두께를 바꾼 경우의 실험결과를 도시하는 도면.
도 4a 및 도 4b는 콘택트 홀의 면적을 바꾼 경우의 실험결과를 도시하는 도면.
도 5a 및 도 5b는 중첩 폭을 바꾼 경우의 실험결과를 도시하는 도면.
도 6a 및 도 6b는 금전극의 두께를 바꾼 경우의 실험결과를 도시하는 도면.
도 7a 및 도 7b는 콘택트 홀의 면적을 바꾼 경우의 실험결과를 도시하는 도면.
도 8a 및 도 8b는 중첩 폭을 바꾼 경우의 접촉저항의 변화를 도시하는 도면.
도 9a 및 도 9b는 금전극의 두께를 바꾼 경우의 접촉저항의 변화를 도시하는 도면.
도 10a, 도 10b, 도 10c는 금전극을 층 구조로 한 예를 도시하는 도면.
도 11은 자기 주사형 발광소자 어레이의 등가회로도.
본 발명은 전극 콘택트 구조, 특히 금전극과 알루미늄 배선의 콘택트 구조에 관한 것이며, 또한 그 제조방법에 관한 것이다.
발광소자 또는 수광소자의 광소자로서 사용되는 화합물 반도체용 오믹(ohmic) 전극의 재료로서는 p형용으로서, AuGe, AuIn, AuSi, AuSn, n형용으로서, AuZn, AuMo, AuIn, AuBe 등, Au를 주체로 한 합금이 사용되는 경우가 많다. 한편, 배선재료로서는 저항율이 낮고, 와이어 본딩이 용이한 Al을 사용하는 경우가 많다.
그러나, Au를 주체로 한 합금과 Al의 조합에서는 SiO2 절연막에 뚫린 양 금속이 오믹 접촉하는 콘택트 홀에 있어서, Au 원자와 Al원자의 상호 확산에 의해 금알루미늄 금속간 화합물이 생성된다. 금알루미늄 금속간 화합물은 준안정 조성의 합금인 Au4Al, Au5Al2, Au2Al, AuAl, AuAl2의 5종류가 알려져 있다. 이 중에서 Au5Al2는 단독의 Au, Al의 체적에 비하여 3 내지 4배의 비체적을 갖는다. 즉, Au5Al2는 화합물화에 의하여 3 내지 4배로 팽창하기 때문에, 콘택트 홀에 응력을 모아 버려, 알루미늄 배선이나 절연막이 벗겨지는 경우가 있어, 단선이 발생하고, 전극 콘택트 구조의 신뢰성에 악영향을 주었다. 이러한 금속간 화합물 Au5Al2은 콘택트 홀의 주변부, 즉 SiO2 절연막과 접하고 있는 부분에 생기기 쉽다.
금속간 화합물 Au5Al2가 생성되면, 특히 광소자가 배열된 어레이 구조의 경우, 콘택트 홀의 수가 많고, 그 중에서도 PNPN 구조의 3단자 발광 사이리스터(thyristor)를 사용한 자기 주사형 발광소자 어레이 등 구동회로도 집적한 어레이(예를 들면, 일본 특허 제 2683781호 참조)에서는 발광소자수의 3 내지 10배의 수의 콘택트 홀이 필요하게 되기 때문에, 신뢰성에서 큰 문제로 되고 있다.
본 발명의 목적은 이러한 문제를 해결하여, 신뢰성이 높은 전극 콘택트 구조를 제공하는 것이다.
본 발명의 다른 목적은 이러한 전극 콘택트 구조의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이러한 전극 콘택트 구조를 갖는 자기 주사형 발광소자 어레이를 제공하는 것이다.
본 발명의 제 1 형태는 금전극과, 이 금전극상의 절연막에 뚫린 콘택트 홀과, 이 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선으로 구성되는 전극 콘택트 구조이다. 본 발명에 의하면, 상기 금전극상의 상기 알루미늄 배선의 가장 두께가 두꺼운 부분과 가장 두께가 얇은 부분의 차가 상기 절연막의 두께와 거의 같거나 또는 상기 절연막의 두께보다도 작은 것을 특징으로 한다. 또한, 본 발명에 의하면, 상기 금전극의 막 두께는 0.1 내지 0.2㎛이고, 또는 상기 금전극의 주변부와 상기 절연막의 중첩 폭은 1㎛ 이하이며, 또는 상기 콘택트 홀의 크기는 적어도 16㎛2 이상이다.
또, 본 발명의 전극 콘택트 구조는 Au4Al 합금으로 이루어지는 전극과, 상기 전극상의 절연막에 뚫린 콘택트 홀과, 상기 콘택트 홀을 통해서 상기 전극에 오믹 접촉하는 알루미늄 배선으로 구성할 수도 있다.
또한, 본 발명에 의하면, 상기 금전극을, 금계(金系) 합금막과 이 금계 합금막상에 형성된 배리어(barrier) 금속막과, 이 배리어 금속막상에 형성된 금막과의 층 구조로 구성할 수 있다.
본 발명의 제 2 형태는 금전극과, 이 금전극상의 절연막에 뚫린 콘택트 홀과, 이 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선으로 구성되는 전극 콘택트 구조의 제조방법이다. 이 방법은 기판상에 금전극을 형성하는 공정과, 절연막을 설치하고, 상기 금전극상에 콘택트 홀을 천공하는 공정과, 알루미늄을 상기 금전극상에 스퍼터링으로 성막(成膜)할 때, 상기 금전극의 전부를, 스퍼터링의 에너지를 사용하여 Au4Al화하는 공정을 포함하고 있다.
또한, 본 발명의 전극 콘택트 구조의 제조방법은 기판상에 Au4Al 합금으로 이루어지는 전극을 형성하는 공정과, 절연막을 설치하고, 상기 전극상에 콘택트 홀을 개방하는 공정과, 알루미늄을 상기 전극상에 스퍼터링으로 성막하는 공정을 포함하고 있다.
본 발명의 제 3 형태는 PNPN 구조의 3단자 발광 사이리스터를 사용한 자기 주사형 발광소자 어레이이다. 이 자기 주사형 발광소자 어레이의 3단자 발광 사이리스터의 전극 콘택트 구조는 본 발명의 전극 콘택트 구조이다.
본 발명에 의하면, Au5Al2의 생성을 억제하고 있기 때문에, 신뢰성이 높은 전극 콘택트 구조를 얻을 수 있다. 이러한 전극 콘택트 구조는 PNPN 구조의 3단자 발광 사이리스터를 사용한 자기 주사형 발광소자 어레이에 사용하는 것이 적절하다.
금알루미늄 금속간 화합물 중, Au4Al은 비체적(比體積)이 약 1이고, 화합물화에 의하여 거의 체적 변화를 일으키지 않는다. 그래서, 본 발명에서는 우선적으로 체적 변화가 작은 금알루미늄 금속간 화합물 Au4Al을 생성시키는 동시에, 체적 변화(체적 팽창)가 큰 금알루미늄 금속간 화합물 Au5Al2의 생성을 억제한다.
Au4Al을 생성하기 위해서는 금전극의 위에, 스퍼터링으로 알루미늄막을 성장할 때에, 스퍼터링의 에너지를 사용하여, 계면을 Au4Al화한다. 여기에서, 금전극의 막 두께를 적당히 선택하면, 알루미늄이 성막된 아래의 금전극의 전부를 Au4Al화할 수 있다. Au4Al가 한번 생성되어 버리면, Au4Al로부터 알루미늄막으로는 금원자의 이동은 거의 일어나지 않고, Au5Al2는 생기지 않는다. 이 때문에, 콘택트 홀 내에서의 체적 성장은 일어나지 않고, 전극 콘택트 구조의 신뢰성을 확보할 수 있다. 그러나 금전극의 막 두께가 크면, 금속상태의 금이 남아 버린다.
또한, 종래의 전극 콘택트 구조에서는 콘택트 홀보다도 금전극의 가장자리가 외측에 있기 때문에, 콘택트 홀보다도 외측의 전극 주변부에서는 Au4Al이 생성되지 않고, 금속상태의 금이 남아 버린다. 이 때문에, 이 부분의 금원자가, 알루미늄 패터닝 후의 프로세스(예를 들면 보호막 형성 등)의 열 이력에 의해, 알루미늄측으로 확산되어, Au5Al2 등, 체적 팽창을 수반하는 금속간 화합물을 만든다고 생각된다.
그래서, 금속상태의 금을 될 수 있는 한 남기지 않도록 전극 콘택트 구조를 디자인할 필요가 있다. 이를 위해서는
(1) 금전극의 막 두께를 얇게 하고,
(2) 절연막으로 덮이는 금전극의 주변부의 면적을 작게 하며,
(3) 콘택트 홀 면적을 크게 하고,
(4) 전극 자체를 Au4Al로 만드는
것을 고려할 수 있다.
(1)의 방법에서는 금전극의 막 두께가 얇기 때문에, 알루미늄의 스퍼터링에 의해 금전극의 전부를 Au4Al화할 수 있다. 또는 금속상태의 금이 남았다고 해도, 알루미늄 배선측으로 확산되어 가는 금원자의 수가 적기 때문에, Au5Al2가 생성되기 어렵게 된다.
(2)의 방법에서는 전극 주변부에 금속상태로 남는 금의 양을 적게 할 수 있 기 때문에, Au5Al2가 생성되기 어렵게 된다.
(3)의 방법에서는 콘택트 홀의 면적을 크게 하는 것으로, 콘택트 홀 내의 금원자에 대한 알루미늄의 체적비율이 높아지기 때문에, 결과적으로, 체적 변화를 내릴 수 있다.
(4)의 방법에 의하면, 금전극 자체를 처음부터 Au4Al로 만들기 때문에, Au5Al2는 생성되기 어렵게 된다.
본 발명의 생각을 확인하기 위해서, 이하의 실험을 하였다.
GaAs 반도체 기판상에 금전극을 형성하고, SiO2 절연막을 형성한 후, 전극상에 콘택트 홀을 뚫고, 알루미늄 배선을 형성한 샘플을 제작하였다. 금전극은 막 두께를 150nm, 면적을 4㎛×4㎛, 6㎛×6㎛, 8㎛×8㎛로 한 3종류의 것을 형성하였다.
SiO2 절연막의 두께는 150nm, 알루미늄 배선의 두께는 1.2㎛로 하였다. 알루미늄 스퍼터링할 때의 입력 전력은 약 400kW/㎡로 하였다. 콘택트 홀의 사이즈는 4㎛×4㎛로 하였다.
이상의 제작한 3종류의 콘택트 홀을 수속성 이온 빔 에칭(FIB)에 의해 절단하고, 그 단면을 전자현미경(SEM)으로 관찰하였다.
3종류의 콘택트 홀의 각각에 대해서, 단면도의 모식도를 도 1a, 도 1b, 도 1c에 도시한다. 도면 중, 10은 GaAs 기판을, 12는 금전극을, 14는 SiO2 절연막을, 16은 콘택트 홀을, 18은 알루미늄 배선을, 20은 생성한 금알루미늄 금속간 화합물 Au5Al2을 도시한다. SEM 사진에서는 금과 금알루미늄 금속간 화합물의 경계선은 구별이 되지 않지만, 금알루미늄 금속간 화합물과 알루미늄의 경계는 분명히 구별할 수 있었다.
우선, 도 1a의 콘택트 홀(16)의 면적(4㎛×4㎛)과 금전극(12)의 면적(4㎛×4㎛)이 동일한 경우의 전극 콘택트 구조의 단면을 보면, 금전극(12)의 두께는 알루미늄 스퍼터링 전과 거의 같은 150nm이었다. 그러나, 조성 분석하면 순수한 금이 아니라, 알루미늄과의 금속간 화합물이며, 조성비로부터 Au4Al인 것을 확인할 수 있었다.
이로부터, 금전극의 막 두께가 150nm와 같이 얇으면, 알루미늄막의 스퍼터링시에, 스퍼터링의 에너지에 의해서, 금전극의 거의 전체를 Au4Al화할 수 있는 것을 알 수 있다.
SiO2 절연막(14)의 두께(A), 금전극상의 알루미늄 배선(18)의 가장 두께가 두꺼운 부분과 가장 두께가 얇은 부분의 차(B)를 측정한 바, 각각 150nm, 160nm이었다. 측정 오차가 10%이었기 때문에, 높이(A, B)는 거의 같은 값이다. 또, 알루미늄 배선의 가장 두께가 두꺼운 부분, 가장 두께가 얇은 부분의 값은 각각 다른 2점 이상을 측정하여 얻은 값의 평균치이다.
다음에, 도 1b의 콘택트 홀(16)의 면적(4㎛×4㎛)보다도 금전극(12)의 면적(6㎛×6㎛)이 큰 경우의 전극 콘택트 구조의 단면을 보면, SiO2 절연막(14) 아래에 있는 금전극(12)의 끝의 부분이 공동(22; 空洞)이 되어, 콘택트 홀(16)의 주변부로부터, Au5Al2의 금속간 화합물(20)이 성장하고 있다. 여기에서, 공동(22)은 커켄들(kirkendall) 보이드(void)라고 생각되고, 알루미늄 중의 금원자의 확산이 금 중의 알루미늄원자의 확산보다도 빠르기 때문에 공동이 된다.
SiO2 절연막(14)의 두께(A), 금전극(12)상의 알루미늄 배선(18)의 가장 두께가 두꺼운 부분과 가장 두께가 얇은 부분의 차(B)를 측정한 바, 각각 150nm, 140nm이었다.
또, 콘택트 홀(16)에는 알루미늄을 주성분으로 하는 부분(도 1b의 β부분)과, 금알루미늄 금속간 화합물과 알루미늄을 포함하는 부분(도 1b의 α부분)이 존재하고 있다.
다음에, 도 1c의 콘택트 홀(16)의 면적(4㎛×4㎛)보다 금전극(12)의 면적(8㎛×8㎛)을 더 크게 한 경우의 전극 콘택트 구조의 단면을 보면, Au5Al2 금속간 화합물(20)의 체적이 더욱 증가하고 있는 것을 알 수 있다.
SiO2 절연막의 두께(A), 금전극(12)상의 알루미늄 배선(18)의 가장 두께가 두꺼운 부분과 가장 두께가 얇은 부분의 차(B)를 측정한 바, 각각 150nm, -400nm(알루미늄 배선의 가장 두께가 두꺼운 부분보다도 400nm 높이가 증가)이었다.
이상의 결과로부터, SiO2 절연막으로 덮이는 금전극의 주변부의 면적이 작아질수록, Au5Al2의 생성이 적어지는 것을 알 수 있다. 또한, 금전극의 면적과 콘택트 홀의 면적이 같은 경우에는 금전극의 막 두께를 작게 하면 Au5Al2은 생성되지 않는 것을 알 수 있다.
체적 팽창이 일어나지 않는 경우는 도 1a, 도 1b에 도시되는 바와 같이, 높이(A, B)는 거의 같은 값이 된다. 이와 같이 A, B의 값이 거의 같은 경우, 신뢰성이 높은 전극이 된다. 또한, Au5Al2가 생성되어도, B가 양의 값이면, 불량이 발생하기 어렵게 된다.
또 전극 콘택트 구조의 구성요소의 사이즈를 변경하여, 실험을 하였다. 이하, 실험결과를 설명한다.
금전극 막 두께=150nm인 경우의 각종 전극 콘택트 구조의 단면에 있어서의, 금전극 및 금알루미늄 금속간 화합물의 단면적과 금전극 면적의 관계를, 도 2a의 그래프에 도시한다. 도 2b는 전극 콘택트 구조의 단면을 도시한다. 금전극의 면적은 g×g, 콘택트 홀의 면적은 h×h(h=4㎛)인 것으로 한다. 도 2a의 그래프에 있어서, 가로축은 금전극의 폭 g(금전극의 면적)을, 세로축은 금전극 및 금알루미늄 금속간 화합물의 단면적을 도시한다. ○는 금전극 단면적(설계치)을, ●는 금알루미늄 금속간 화합물 Au5Al2의 단면적(보이드의 면적도 포함함)을 도시한다.
그래프로부터, 「콘택트 홀에 의해서 스퍼터 알루미늄과 접하고 있는 금전극의 단면적은 불변, 콘택트 홀보다도 돌출한 금전극의 주변부의 금원자는 알루미늄 중으로 확산되어, 원래의 금의 단면적의 3 내지 4배의 금알루미늄 금속간 화합물을 생성한다」고 생각하면, 그래프 중의 직선(30)이 되어, 실험결과를 잘 설명할 수 있다.
다음에, 금전극 면적=콘택트 홀 면적=4㎛×4㎛이고, 금전극의 막 두께(d)를 변화시킨 경우의 금전극 및 금알루미늄 금속간 화합물의 단면적을 도 3a에 도시한다. 도 3b는 전극 콘택트 구조의 단면을 도시한다. 금전극의 두께를 d로 도시하고 있다. 도 3a의 그래프에 있어서, 가로축은 금전극의 두께(d)를, 세로축은 금전극 및 금알루미늄 금속간 화합물의 단면적을 도시한다. ○는 금전극 단면적(설계치)을, ●는 금알루미늄 금속간 화합물의 단면적을 도시한다.
그래프로부터, 「원래의 금전극의 막 두께 중, 알루미늄과의 계면측 약 0.2㎛몫이 Au4Al로 변화되고, 나머지의 부분이 금인 채로 남으며, 나중의 열처리로 알루미늄측으로 확산되어, Au5Al2를 형성하고, 3 내지 4배의 체적으로 팽창한다」고 생각하면, 도면 중의 직선(32)이 되어, 실험결과를 잘 설명할 수 있다.
또, 금전극의 주변부와 절연막이 겹치는 폭을 1㎛로 하였을 때의, 금전극의 면적과 금전극 및 금알루미늄 금속간 화합물의 단면적의 관계를 도 4a에 도시한다. 금전극의 두께는 150nm이다. 도 4b는 전극 콘택트 구조의 단면형상을 도시한다. 도 4a의 그래프에 있어서, 가로축은 금전극의 폭 g(금전극의 면적)을, 세로축은 금전극 및 금알루미늄 금속간 화합물의 단면적을 도시한다. ○는 금전극 단면적(설계치)을, ●는 금알루미늄 금속간 화합물 Au5Al2의 단면적(보이드의 면적도 포함한다)을 도시한다.
이 그래프에 의하면, 금전극의 면적이 클수록 금알루미늄 금속간 화합물 단면적은 커져 있지만, 콘택트 홀의 면적도 증가하고 있기 때문에, 팽창율은 금전극이 클(즉 콘택트 홀이 크다)수록 작아진다. 이 때문에, 전극 콘택트 구조의 신뢰성으로서는 향상된다.
여러 가지 디자인의 전극 콘택트 구조에 관해서, PCT(프레셔 쿠커 테스트)에 의한, 가속열화(加速劣化) 시험을 하여, 고장률을 조사하였다. 각 디자인마다의 샘플수는 2560개, 시험조건은 136℃, 90%RH, 100시간이다. 결과를 도 5a, 도 5b 내지 도 7a, 도 7b에 도시한다.
도 5a, 도 5b는 도 2a, 도 2b와 같이, 콘택트 홀의 면적이 4㎛×4㎛인 경우에, 금전극의 면적을 변화시킨 경우의 고장률을 도시한다.
도 6a, 도 6b는 도 3a, 도 3b와 같이, 콘택트 홀 및 금전극의 면적이 동일할 때에, 금전극의 두께(d)를 변화시킨 경우의 고장률을 도시한다.
도 7a, 도 7b는 도 4a, 도 4b와 같이, 금전극 주변부와 절연막의 중첩 폭을 1㎛로 하였을 때에, 금전극의 면적을 변화시킨 경우의 고장률을 도시한다.
도 5a, 도 5b에 도시하는 시험결과로부터, 금전극 주변부와 절연막의 중첩 폭이 0.5㎛에서는, 폭이 0인 경우와 같은 고장률이다. 폭이 1㎛에서도 고장률이 낮은 것을 알 수 있다. 한편, 금전극과 GaAs 기판의 사이의 접촉저항을 도 8a, 도 8b에 도시한다. 중첩 폭이 O보다 작아지면, 접촉저항은 불연속적으로 급증한다. 이 때문에, 중첩 폭은 반드시 0보다도 커지도록 디자인되는 것이 바람직하다.
도 6a, 도 6b에 도시하는 시험결과로부터, 금전극 두께(d)가 0.2㎛(200nm) 이하에서는 고장률이 낮은 것을 알 수 있다. 한편, 금전극 두께가 얇아짐에 따라 서, 금전극과 GaAs 기판 사이의 접촉저항이 높아지는 경향이 있다. 금전극과 GaAs 기판의 사이의 접촉저항을 도시하는 도 9a, 도 9b로부터, 금전극 두께가 0.1㎛ 이하에서는, 0.2㎛일 때의 약 2배의 접촉저항이 되고, 이것보다 얇아지면, 급격히 저항치가 오르는 동시에, 격차가 증가되는 것을 알 수 있다.
도 7a, 도 7b에 도시하는 시험결과로부터, 금전극 주변부와 절연막의 중첩 폭이 일정(1㎛)하면, 콘택트 홀의 면적이 4×4=16㎛2이면, 고장률은 극히 낮고, 5×5=25㎛2에서는 고장률이 0인 것을 알 수 있다. 한편, 콘택트 홀의 면적이 3×3=9㎛2 이하에서는 급격히 고장률이 증가하고 있다.
이상의 결과로부터, 도 2a, 도 2b 내지 도 4a, 도 4b의 금알루미늄 금속간 화합물 단면적이 커져 있는 샘플일수록 고장률이 높은 것을 알 수 있다.
이상의 실험으로부터, 다음의 결과를 얻을 수 있다.
(1) 금전극 주변부와 절연막의 중첩 폭은 1㎛ 이하가 바람직하고, 더욱 바람직하게는 0.5㎛ 이하가 바람직하다. 또한, 중첩 폭은 0보다 큰 것이 바람직하다.
(2) 금전극의 막 두께는 0.1 내지 0.2㎛의 범위가 바람직하다.
(3) 콘택트 홀의 면적은 16㎛2 이상이 바람직하고, 더욱 바람직하게는 25㎛2 이상이다.
또, 절연막으로 덮인 금전극 주변부의 영향을 줄이기 위해서는 금전극 및 콘택트 홀은 직사각형일 필요는 없고, 원형, 타원형, 장원형(長圓形)이어도 좋다. 직사각형의 경우, 콘택트 홀의 코너(角)로부터 본 금전극과 절연막의 중첩부의 퇴적이, 각 이외에 비하여 커지기 때문에, 코너로부터 파손되기 쉽게 되지만, 원형을 선택하면, 콘택트 홀 전체 둘레에서 중첩부가 평등해지기 때문에, 전극 콘택트 구조의 신뢰성을 향상시킬 수 있다.
중첩부의 영향을 없애기 위해서, 금전극을 처음부터, Au4Al의 조성으로 형성하여도 좋다. Au4Al막을 얻기 위해서는 Au4Al의 합금의 타깃을 사용한 스퍼터로 성막하여도 좋고, 처음에 200nm 이하의 금전극을 성막한 다음에 50nm 이상의 알루미늄을 스퍼터로 형성하는 것으로 Au4Al를 얻어도 좋다.
본 발명은 칩상의 모든 전극 콘택트 구조에 대하여 행하는 것이 바람직하지만, 전극 콘택트 구조의 일부에 본 발명의 조건을 만족시키지 않은 것이 있더라도, 전극 콘택트 구조의 고장은 우발적인 고장인 것을 알 수 있기 때문에, 그 개소의 신뢰성이 장애(bottleneck)가 되는 것은 아니고, 본 발명의 조건이었던 전극 콘택트 구조의 비율에 따른 신뢰성을 얻을 수 있다. 종합적으로 생각하여, 칩 내의 전체 전극 콘택트 구조에 대하여, 반 이상의 전극 콘택트 구조로 본 발명의 조건을 만족시킬 필요가 있다.
이상의 실시예에서는 알루미늄 배선은 알루미늄 합금이 아닌 예에 관해서 설명하였지만, Al에 Si, Cu, Ni, Cr, Ti, Ta, Sc 등을 약간 함량한 합금으로 형성하여도 좋다.
또한, 금알루미늄 금속간 화합물의 생성에 의한 체적 팽창을 피하기 위해서는 알루미늄과 접촉하는 금의 양을 적게 하면 좋다. 이것은 금전극을 금계 합금막과 배리어 금속막과 금막의 층 구조에 의해 실현할 수 있다.
도 10a, 도 10b, 도 10c에, 그 실시예를 도시한다. 도 10a에 도시하는 바와 같이, GaAs 기판(10)의 위에, 이 기판과 오믹 접촉이 취하는 금계 합금막(30)을 진공증착으로 형성한다. 또, 배리어 금속막(32)을 연속하여 증착한다. 여기에서, 배리어 금속으로서는 금 및 알루미늄과 반응하여, 체적 팽창을 일으키거나, 전기저항이 커지는 등의 부적당함이 생기는 금속간 화합물 또는 합금이 생기지 않는 금속이 선택된다. 통상, Cr, Ni, Pt, Ti 등의 고융점 금속이 선택된다. 여기에서는 막 두께 10nm의 Cr을 사용하였다. 또 금을 20nm 성막하여, 금막(34)을 형성하였다.
금막의 두께는 5nm 이상, 0.1㎛ 이하라고 하면, 불량의 원인이 되는 체적 팽창이 발생하지 않기 때문에 바람직하다. 그 후, 금계 합금막, 배리어 금속막은 리프트 오프(lift-off) 공정에 의해서 전극의 형태로 패터닝하였다.
또, 도 10b에 도시하는 바와 같이, SiO2 절연막(14)을 플라즈마 CVD로 형성하고, 반응성 이온 에칭(RIE)으로 콘택트 홀(16)을 형성하였다. 스퍼터링으로 두께 1.2㎛의 알루미늄막을 성막하고, 웨트 에칭으로 패터닝하여, 도 10c에 도시하는 바와 같이, 알루미늄 배선(18)을 형성하였다.
상기 공정에서 얻어진 전극 콘택트 구조의 콘택트 홀의 단면형상을 관찰한 바, 금알루미늄 합금에 의한 체적 팽창은 보이지 않았다.
본 발명의 전극 콘택트 구조는 상술한 PNPN 구조의 3단자 발광소자를 사용한 자기 주사형 발광소자 어레이에 사용하는 것이 적절하다. 이러한 자기 주사형 발광소자 어레이의 일례(일본 특허 제2683781호에 기재된 것)를 도 11에 도시한다.
도 11에 도시하는 자기 주사형 발광소자 어레이는 스위칭 동작을 위한 임계 전압 또는 임계 전류를 외부로부터 제어하기 위한 제 1 제어 전극을 각각 갖는 복수의 스위치소자가 배열되어 있고, 각각의 제 1 제어 전극이 서로 제 1 전기적 수단으로 접속되는 동시에, 전원 라인이 각각 스위치소자에 제 2 전기적 수단으로 접속되어 있고, 또한 정보를 전송하기 위한 클록 라인이 각각의 스위치소자에 접속되어 있고, 정보를 기록하기 위한 신호를 복수의 스위치소자 중의 일부에 공급하는 스위치소자 어레이와,
발광 동작을 위한 임계 전압 또는 임계 전류를 외부로부터 제어하기 위한 제 2 제어 전극을 각각 갖는 복수의 발광소자가 배열되어 있고, 발광소자를 발광시키기 위한 전류를 공급하는 전류 공급 라인이 각각의 발광소자에 접속되어 있는 발광소자 어레이와,
스위치소자의 제 1 제어 전극과 발광소자의 제 2 제어 전극을 개개에 접속하고 있는 제 3 전기적 수단을 구비하는 동시에,
전류 공급 라인이 공급하는 전류의 양이 제어됨으로써, 스위치소자 어레이에 외부로부터 기록된 각각의 상기 스위치소자의 온/오프상태의 정보가 발광소자 어레이에 기록되고, 또한 발광소자 어레이에 기록된 온/오프상태의 정보가 원하는 기간만 유지되도록 구성되어 있다.
도 11에 있어서, S는 스위치소자를, G는 제 1 제어 전극인 게이트 전극을, D 는 제 1 전기적 수단인 다이오드를, VGK은 전원 라인을, RL1, RL2는 제 2 전기적 수단인 저항을, CL1은 클록 φ1이 공급되는 클록 라인을, CL2는 클록 φ2가 공급되는 클록 라인을 도시하고 있다.
각 스위치소자의 애노드 전극은 저항 RA1, RA2를 거쳐서 서로 클록 라인 CL1, CL2에 접속되어 있다.
또한, L은 발광소자를, G′는 제 2 제어 전극인 게이트 전극을, CLR는 전류 φR를 공급하는 전류 공급 라인을, D′은 제 3 전기적 수단을 도시하고 있다.
각 발광소자의 애노드 전극은 저항 RA3을 거쳐서 전류 공급 라인 CLR에 접속되어 있다.
이상의 구성의 자기 주사형 발광소자 어레이에서는 PNPN 구조의 3단자 발광 사이리스터로 이루어지는 스위치소자(S) 및 발광소자(L)의 전극에, 본 발명의 전극 콘택트 구조를 사용하는 것이 적절하다.
이상으로 설명한 바와 같이, 본 발명에서 의해서, 신뢰성이 높은 전극 콘택트 구조와 그 제조방법을 제공하며, 또한 신뢰성이 높은 전극 콘택트 구조를 가지는 자기 주사형 발광소자 어레이가 제공된다.

Claims (15)

  1. 전극과,
    상기 전극상의 절연막에 뚫린 콘택트 홀과,
    상기 콘택트 홀을 통해서 상기 전극에 오믹(ohmic) 접촉하는 알루미늄 배선을 구비하고,
    상기 전극은 상기 전극과 상기 알루미늄 배선 간의 금속간 화합물로서의 Au5Al2가 형성되는 것을 억제하는 Au4Al합금으로 형성되는 것을 특징으로 하는 전극 콘택트 구조.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전극의 막 두께는 0.1 내지 0.2㎛인 것을 특징으로 하는 전극 콘택트 구조.
  5. 제 1 항에 있어서,
    상기 전극의 주변부와 상기 절연막의 중첩 폭은 0보다 크고 1㎛ 이하인 것을 특징으로 하는 전극 콘택트 구조.
  6. 제 1 항에 있어서,
    상기 콘택트 홀의 크기는 적어도 16㎛2 이상 25㎛2 이하인 것을 특징으로 하는 전극 콘택트 구조.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 전극의 형상은 직사각형, 원형, 타원형 또는 장원형인 것을 특징으로 하는 전극 콘택트 구조.
  8. 삭제
  9. 금전극과, 상기 금전극상의 절연막에 뚫린 콘택트 홀과, 상기 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선을 구비하는 전극 콘택트 구조의 제조방법에 있어서,
    기판상에 금전극을 형성하는 공정과,
    절연막을 설치하고, 상기 금전극상에 콘택트 홀을 개방하는 공정과,
    알루미늄을 상기 금전극상에 스퍼터링으로 성막할 때에, 상기 금전극의 전체를, 스퍼터링의 에너지를 사용하여 Au4Al화하는 공정을 포함하는 것을 특징으로 하는 제조방법.
  10. 기판상에 Au4Al 합금으로 이루어지는 전극을 형성하는 공정과,
    절연막을 설치하고, 상기 전극상에 콘택트 홀을 뚫는 공정과,
    알루미늄을 상기 전극상에 스퍼터링으로 성막하는 공정을 포함하고,
    기판상에 Au4Al 합금으로 이루어지는 전극을 형성하는 상기 공정은 금전극을 형성하는 공정과 상기 금전극을 Au4Al화하는 공정을 포함하는 것을 특징으로 하는 전극 콘택트 구조의 제조방법.
  11. 금전극과,
    상기 금전극상의 절연막에 뚫린 콘택트 홀과,
    상기 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선을 구비하고,
    상기 금전극은 금계 합금막과, 이 금계 합금막상에 형성된 배리어 금속막과, 이 배리어 금속막상에 형성된 금막의 층 구조이며, 총 막 두께가 0.1 내지 0.2㎛인 것을 특징으로 하는 전극 콘택트 구조.
  12. 금전극과,
    상기 금전극상의 절연막에 뚫린 콘택트 홀과,
    상기 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선을 구비하고,
    상기 금전극은 금계 합금막과, 이 금계 합금막상에 형성된 배리어 금속막과, 이 배리어 금속막상에 형성된 금막의 층 구조이며, 상기 금전극의 주변부와 상기 절연막의 중첩 폭은 0보다 크고 1㎛ 이하인 것을 특징으로 하는 전극 콘택트 구조.
  13. 금전극과,
    상기 금전극상의 절연막에 뚫린 콘택트 홀과,
    상기 콘택트 홀을 통해서 금전극에 오믹 접촉하는 알루미늄 배선을 구비하고,
    상기 금전극은 금계 합금막과, 이 금계 합금막상에 형성된 배리어 금속막과, 이 배리어 금속막상에 형성된 금막의 층 구조이며, 상기 콘택트 홀의 크기는 적어도 16㎛2 이상 25㎛2 이하인 것을 특징으로 하는 전극 콘택트 구조.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 배리어 금속막은 Cr, Ni, Pt, Ti 중 어느 하나로 이루어지는 것을 특징으로 하는 전극 콘택트 구조.
  15. PNPN 구조의 3단자 발광 사이리스터를 사용한 자기 주사형 발광소자 어레이에 있어서,
    상기 3단자 발광 사이리스터의 전극 콘택트 구조가 제 1 항, 제 4 항, 제 5 항, 제 6 항, 제 11 항, 제 12 항, 및 제 13 항 중 어느 한 항에 기재된 전극 콘택트 구조인 것을 특징으로 하는 자기 주사형 발광소자 어레이.
KR1020050032208A 2004-04-28 2005-04-19 전극 콘택트 구조 및 그 제조방법 KR101042882B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00132738 2004-04-28
JP2004132738 2004-04-28
JP2005026149A JP4882236B2 (ja) 2004-04-28 2005-02-02 電極コンタクト構造およびその製造方法
JPJP-P-2005-00026149 2005-02-02

Publications (2)

Publication Number Publication Date
KR20060047205A KR20060047205A (ko) 2006-05-18
KR101042882B1 true KR101042882B1 (ko) 2011-06-20

Family

ID=35493929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032208A KR101042882B1 (ko) 2004-04-28 2005-04-19 전극 콘택트 구조 및 그 제조방법

Country Status (5)

Country Link
US (1) US7436065B2 (ko)
JP (1) JP4882236B2 (ko)
KR (1) KR101042882B1 (ko)
CN (2) CN1691286B (ko)
TW (1) TWI385798B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181462B2 (ja) * 2006-10-31 2013-04-10 富士ゼロックス株式会社 半導体素子及びその製造方法
JP2011040582A (ja) 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
JP5423275B2 (ja) 2009-09-17 2014-02-19 富士ゼロックス株式会社 発光素子
JP2011066296A (ja) * 2009-09-18 2011-03-31 Fuji Xerox Co Ltd 電極コンタクト構造、自己走査型発光素子アレイ
CN103993287B (zh) * 2014-05-30 2017-01-04 天津大学 一种金电极的制备方法
US10937657B2 (en) * 2016-10-28 2021-03-02 Mitsubishi Electric Corporation Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
CN110729387B (zh) * 2019-10-24 2020-10-23 厦门乾照光电股份有限公司 发光二极管芯片及发光二极管芯片的制造方法
CN111129251A (zh) * 2019-12-30 2020-05-08 广东德力光电有限公司 一种高焊接性倒装led芯片的电极结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101038A (ko) * 1999-09-21 2001-11-14 이즈하라 요조 자기 주사형 발광장치의 크로스 언더 금속 배선 구조

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489468A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor device
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP3239596B2 (ja) 1994-02-23 2001-12-17 株式会社デンソー 半導体装置
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
JP3379062B2 (ja) * 1997-12-02 2003-02-17 富士通カンタムデバイス株式会社 半導体装置及びその製造方法
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010101038A (ko) * 1999-09-21 2001-11-14 이즈하라 요조 자기 주사형 발광장치의 크로스 언더 금속 배선 구조

Also Published As

Publication number Publication date
CN101814479A (zh) 2010-08-25
CN101814479B (zh) 2011-12-14
CN1691286A (zh) 2005-11-02
US20060001171A1 (en) 2006-01-05
CN1691286B (zh) 2010-04-21
JP2005340767A (ja) 2005-12-08
JP4882236B2 (ja) 2012-02-22
TWI385798B (zh) 2013-02-11
US7436065B2 (en) 2008-10-14
TW200610146A (en) 2006-03-16
KR20060047205A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101042882B1 (ko) 전극 콘택트 구조 및 그 제조방법
JP5045336B2 (ja) 半導体発光素子
US5990500A (en) Nitride compound semiconductor light emitting element and its manufacturing method
JP2006245379A (ja) 半導体発光素子
JP2008147294A (ja) 電子デバイス
JP4822155B2 (ja) サブマウント及びその製造方法
JPH05160067A (ja) 半導体装置およびその製造方法
US20070080391A1 (en) Semiconductor device with front side metallization and method for the production thereof
US6653215B1 (en) Contact to n-GaN with Au termination
US6268230B1 (en) Semiconductor light emitting device
JP6245118B2 (ja) 半導体装置およびその製造方法
JP2000299528A (ja) 半導体レーザおよびその製造方法
KR20110128119A (ko) 화합물 반도체 소자 및 그 제조 방법
KR100630306B1 (ko) 질화물 발광 다이오드 및 그의 제조 방법
US6639316B1 (en) Electrode having substrate and surface electrode components for a semiconductor device
JP2965015B2 (ja) 半導体装置の耐熱電極およびその製造方法
JPS60176281A (ja) ショットキ障壁ダイオードの製造方法
JP5693610B2 (ja) 電子デバイスの製造方法および該方法により製造された電子デバイス
JP2019125758A (ja) 半導体装置の製造方法
JPH0629292A (ja) 半導体装置及びその製造方法
EP0457344A2 (en) Semiconductor light-emitting device
JP4513375B2 (ja) 電子源およびその製造方法
JPS5984468A (ja) 半導体装置
JP2008016563A (ja) 化合物半導体素子およびその製造方法
JPH05343353A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9