JPS6347146B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置にかかり、とくに電極配線
構造に関する。

従来、半導体装置の電極配線として半導体材料
を含む二元合金が用いられている。例えば半導体
材料がシリコンの場合、タングステンシリサイ
ド、モリブデンシリサイド、白金シリサイドなど
である。これら合金はその比抵抗が高く半導体装
置の回路構成上大きな制約となる。特にバイポー
ラ型の半導体装置では電極配線による電圧降下は
無視できない場合が多い。

また、半導体集積回路で良く用いられる多層配
線構造の場合、例えば第１図Ａのように半導体基
板１０１、電気絶縁膜１０２上に第１層配線とし
て半導体材料を含む二元合金１０３や低比抵抗金
属を含む合金１０６、第２層配線として低比抵抗
金属１０５を用いると両者が直接連結する領域に
於て、熱処理によつて両者は反応する。尚、１０
４は層間に用いる電気絶縁膜である。その結果い
ずれかの配線、第１図Ｂの例えでは第２層配線中
に空隙を生じ、極端な場合には配線の断線に至
る。発明者の調査によれば、第１及び第２の配線
として各々0.2ミクロンの白金シリサイド、1.0ミ
クロンのアルミニウム（アルミ）を用いた場合、
450℃の熱処理を60分間実施すると、70％以上の
第２層配線が断線する。

本発明の目的は、低比抵抗でかつ熱的に安定で
あり、又、半導体基板に形成された不純物領域と
安定に接続できる電極配線構造を有する半導体装
置を提供することである。

本発明の特徴は、２層以上の配線層を有する半
導体装置に於て、最下層の金属配線は、半導体基
板に接続される半導体材料の膜と、該半導体材料
の膜上に形成された高融点金属と低比抵抗金属と
該半導体材料とを含む合金膜とを有し、かつ該合
金膜と直接接続する領域を有する配線層は、前記
低比抵抗金属を主成分とする電極配線材料から成
る半導体装置にある。

かかる構成により、最下層とその上の配線層と
は、相互反応による断線故障を発生することなく
安定に接続される。又、最下層はその半導体材料
の膜が半導体基板に接続されかつその上の合金層
にも半導体が含まれているから、十分の半導体を
半導体基板に供給できることとなり、したがつて
半導体基板内のPN接合の短絡を発生させること
なくこのPN接合を形成する不純物領域と接続で
きる。しかも、この最下層は低比抵抗のものとな
る。

次に本発明をより良く理解するため第２図、第
３図を用いて本発明に関連する技術を説明する。

第２図Ａ：通常の拡散、イオン注入、選択蝕刻
法等により半導体基板２０１に形成したＰ形領域
２０２とＮ形領域２０３及び電気絶縁膜２０４で
ある。電気絶縁膜２０４には、電極開孔２０５が
設けてある。以上は従来の半導体装置と同じ構造
である。

第２図Ｂ：前記電気絶縁膜２０４を含む前記半
導体基板２０１の表面に白金―アルミ合金を被着
し通常のホトリソグラフイーと選択蝕刻法を用い
て電極配線２０６を形成する。該電極配線２０６
に直接外部接続端子を接続させることもできるが
より接続を安定にするために更に、通常の蒸着、
選択蝕刻法を用いてアルミの外部接続端子を形成
しても良い。白金―アルミ合金の選択蝕刻にはプ
ラズマエツチング法やイオンエツチング法を用い
ることができる。

次に２層配線構造を有する半導体装置を示す。

第３図Ａ：前記第２図Ｂの電極配線２０６を第
１層配線として形成し、第２の電気絶縁膜２０７
を被着し、導通用開孔２０８を設ける。

第３図Ｂ：前記電気絶縁膜２０６を含む前記半
導体基板２０１表面にアルミを被着し、通常のホ
トリソグラフイーと選択蝕刻法を用いて第２の電
極配線２０９を形成する。

次に、本発明の実施例を説明する。

第４図Ａ：半導体基板３０１の一主面に多結晶
半導体３０３が被着されている。ここまでの半導
体装置の構造は従来と同じであるから簡単のため
Ｐ形或はＮ形不純物領域は省いた。

第４図Ｂ：前記多結晶半導体３０３を含む前記
半導体基板３０１表面に白金３０４及びアルミ３
０５を被着する。これら白金３０４とアルミ３０
５は前記多結晶半導体３０３に近い方から白金３
０４―アルミ３０５でも良く、また、逆にアルミ
３０５―白金３０４としても良い。

次に前記白金３０４、アルミ３０５及び多結晶
半導体３０３を選択蝕刻する。

第４図Ｃ：前記白金３０４、アルミ３０５及び
多結晶半導体３０３を含む前記半導体基板３０１
に300〜600℃の加熱処理を施し、白金―アルミ―
半導体の合金３０６からなる電極配線層を形成す
る。図に示すように前記多結晶半導体３０３の半
導体基板３０１に接する下膜部分は加熱処理後も
多結晶半導体として残存している。この後第３図
Ｂに示すような上層アルミ配線２０９が合金３０
６に接続される。

以上の実施例の白金の代りにパラジウム、タン
グステン、モリブデン、クロム、チタン等の高融
点金属を用いることもできる。又、アルミの代り
に金を用いることもできる。このようにして半導
体材料例えばシリコンと三元合金としても同様の
効果が期待できる。

次に他の実施例を示す。

半導体基板への素子形成方法は文献（電子材料
1978年７月P95）に示されるPSA法を用いる。説
明を簡単にするため各材料は前記参照文献と同一
材料を使用する。

第５図Ａ：シリコン基板４０１の一主面に所定
のＰ形及びＮ形不純物領域４０２，４０３，４０
４が形成されている。

多結晶シリコン４０７の表面には白金シリサイ
ド配線４０８が形成されている。

第５図Ｂ：次に白金シリサイド配線４０８を含
む前記シリコン基板４０１表面にアルミ４０９を
被着し、300〜600℃程度の温度で該アルミ４０９
を含む前記シリコン基板４０１に熱処理を加え
る。該熱処理によつて前記白金シリサイド４０８
とアルミ４０９は反応し、白金―アルミ―シリコ
ン合金４１０が形成される。

前記アルミ４０９の被着膜厚は500オングスト
ローム以上あれば良く、実用上は1000〜5000オン
グストロームが好適である。

前記白金シリサイド４０８とアルミ４０９の膜
厚によつて、第５図Ｃに示すように、アルミ４０
９の被着膜厚の全てが白金―アルミ―シリコン４
１０に変換されないことも考えられ、又逆に未反
応の白金シリサイドが残存することも考えられ
る。

第５図Ｄ：次に前記シリコン基板４０１にリン
酸等の溶液又は四塩化炭素等を用いたプラズマエ
ツチング法で蝕刻処理して未反応アルミ層４０９
を除去する。

又は、ホトリソグラフイーの後、蝕刻処理して
外部端子接続領域或は配線層領域の一部の未反応
アルミ層４０９を選択的に除去しても良い。残つ
たアルミ層４０９を上層の配線としてもよい。こ
の例を第５図Ｅに示した。

あるいは、前述の第３図Ａ，Ｂと同様に上層の
アルミ配線を別に形成して２層配線構造を有した
半導体装置も得られる。

以上の説明では白金を例としたが、白金の代り
にパラジウム、モリブデン、チタンの他一般に高
融点金属と称される材料を用いることができる。

また、バイポーラ型の半導体装置に限らず、
MOS型半導体装置にも適用できる。

【図面の簡単な説明】

第１図Ａ，Ｂは従来の半導体装置を示す断面図
である。第２図Ａ，Ｂおよび第３図Ａ，Ｂはそれ
ぞれ本発明に関連のある技術を示す断面図であ
る。第４図Ａ，Ｂ，Ｃおよび第５図Ａ〜Ｅはそれ
ぞれ本発明による半導体装置の実施例を示す断面
図である。 図において、１０１，２０１，３０１……半導
体基板、１０２，１０４，２０４，２０７，３０
２……電気絶縁膜、１０３……合金（半導体材料
を含む）、１０５……低比抵抗金属、１０６……
合金（低比抵抗金属を含む）、２０６……白金―
アルミ合金、２０９，３０５……アルミ、４０１
……シリコン基板、４０５，４０６……シリコン
酸化膜、３０３，４０７……多結晶シリコン、４
０８……白金シリサイド、４０９……アルミ、３
０６，４１０……白金―アルミ―シリコン合金、
４０９ｍ……外部接続端子、３０４……白金であ
る。

Claims (1)

【特許請求の範囲】
1. １ ２層以上の配線層を有する半導体装置に於
   て、最下層の金属配線は、半導体基板に接続され
   る半導体材料の膜と、該半導体材料の膜上に形成
   された高融点金属と低比抵抗金属と該半導体材料
   とを含む合金膜とを有し、かつ該合金膜と直接接
   続する領域を有する配線層は、前記低比抵抗金属
   を主成分とする電極配線材料から成ることを特徴
   とする半導体装置。