JPH0682829B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0682829B2 JPH0682829B2 JP4311596A JP31159692A JPH0682829B2 JP H0682829 B2 JPH0682829 B2 JP H0682829B2 JP 4311596 A JP4311596 A JP 4311596A JP 31159692 A JP31159692 A JP 31159692A JP H0682829 B2 JPH0682829 B2 JP H0682829B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor device
- metal film
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関係し、特に大規模集積回路（ＶＬＳＩ）装置におい
て、絶縁膜にＢＰＳＧ膜を用いた際の金属電極の製造方
法に関するものである。
に関係し、特に大規模集積回路（ＶＬＳＩ）装置におい
て、絶縁膜にＢＰＳＧ膜を用いた際の金属電極の製造方
法に関するものである。
【０００２】
【従来の技術】第２図は絶縁膜にシリコンの熱酸化膜と
リン（Ｐ）を含むシリコン酸化膜（ＰＳＧ）を、配線用
金属膜としてシリコンを含むアルミを用いた従来の金属
電極配線構造の断面図を示し、以下これを用いて従来の
方法を説明する。
リン（Ｐ）を含むシリコン酸化膜（ＰＳＧ）を、配線用
金属膜としてシリコンを含むアルミを用いた従来の金属
電極配線構造の断面図を示し、以下これを用いて従来の
方法を説明する。
【０００３】まず図に示す様に、シリコン基板（１）の
主面上にシリコン酸化膜（３）及びＰＳＧ膜（８）を形
成した後、写真製版・エッチング法によって選択的にコ
ンタクト穴（７）を形成する。続いてイオン注入法・熱
拡散法を用いてシリコン基板の表面付近に不純物層
（２）を形成する。最後にスパッタ法・ＣＶＤ法等を用
いてシリコンを含むアルミニウム合金膜（６）を形成
し、熱処理を行ってこの合金膜（６）のシンタを行う。
主面上にシリコン酸化膜（３）及びＰＳＧ膜（８）を形
成した後、写真製版・エッチング法によって選択的にコ
ンタクト穴（７）を形成する。続いてイオン注入法・熱
拡散法を用いてシリコン基板の表面付近に不純物層
（２）を形成する。最後にスパッタ法・ＣＶＤ法等を用
いてシリコンを含むアルミニウム合金膜（６）を形成
し、熱処理を行ってこの合金膜（６）のシンタを行う。
【０００４】
【発明が解決しようとする課題】絶縁膜にＰＳＧ膜が用
いられる従来の半導体装置では、第４図に示す様に素子
の微細化に伴う回路パターンのアスペクト比（パターン
ニングピッチに対する膜厚の比）が増加するに従い、良
好な平坦化を行う為には熱処理温度を上げるかリンの含
有量をふやす必要が生じるが、前者は素子内の不純物分
布に影響を与え、後者は耐湿性を劣化させるという問題
がある。この為従来の処理温度においてより粘性の低い
ＢＰＳＧが次材料として注目されて来たが、ＢＰＳＧを
絶縁膜に用いて第２図に示す様な従来の構造をとると、
図３に示す様にＢＰＳＧ中のボロンがコンタクト穴底部
のシリコン基板表面付近またはシリコンを含むアルミ合
金膜（６）中に拡散しアルミ中のシリコンの動きを助長
する為に、熱処理後シリコン基板と電極の界面に多量の
シリコン（９）が、固相エピタキシャル成長により析出
し、接触抵抗が１〜２桁程度大きくなるという問題があ
った。この発明は上記のような問題点を解決するために
なされたもので、大規模集積回路における回路パターン
の良好な平坦化を行うとともに、低抵抗のすぐれたオー
ミック接合を有する半導体装置の製造方法を提供するこ
とを目的とする。
いられる従来の半導体装置では、第４図に示す様に素子
の微細化に伴う回路パターンのアスペクト比（パターン
ニングピッチに対する膜厚の比）が増加するに従い、良
好な平坦化を行う為には熱処理温度を上げるかリンの含
有量をふやす必要が生じるが、前者は素子内の不純物分
布に影響を与え、後者は耐湿性を劣化させるという問題
がある。この為従来の処理温度においてより粘性の低い
ＢＰＳＧが次材料として注目されて来たが、ＢＰＳＧを
絶縁膜に用いて第２図に示す様な従来の構造をとると、
図３に示す様にＢＰＳＧ中のボロンがコンタクト穴底部
のシリコン基板表面付近またはシリコンを含むアルミ合
金膜（６）中に拡散しアルミ中のシリコンの動きを助長
する為に、熱処理後シリコン基板と電極の界面に多量の
シリコン（９）が、固相エピタキシャル成長により析出
し、接触抵抗が１〜２桁程度大きくなるという問題があ
った。この発明は上記のような問題点を解決するために
なされたもので、大規模集積回路における回路パターン
の良好な平坦化を行うとともに、低抵抗のすぐれたオー
ミック接合を有する半導体装置の製造方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置の製造方法は、第２の絶縁膜として特にＢＰＳＧ膜
を用いた素子において、バリアメタルとして第１の金属
膜を形成した後、シリコンを含むアルミを第２の配線用
金属膜として用いる事により、シリコン基板と電極間界
面へのシリコン析出を防ぐようにしたものである。
装置の製造方法は、第２の絶縁膜として特にＢＰＳＧ膜
を用いた素子において、バリアメタルとして第１の金属
膜を形成した後、シリコンを含むアルミを第２の配線用
金属膜として用いる事により、シリコン基板と電極間界
面へのシリコン析出を防ぐようにしたものである。
【０００６】
【作用】この発明の半導体装置の製造方法によって得ら
れるＢＰＳＧ膜は、アスペクト比の大きな回路パターン
上の凹凸を平坦化するのに有効であり、またこの時第１
の金属膜はＢＰＳＧ膜中のボロンの第２の金属膜中への
拡散を抑制し、また第２の金属膜とシリコン基板との間
に第１の金属膜をはさむ事により、第２の金属膜中のシ
リコンがコンタクト穴底部のシリコン基板表面に選択的
に固相エピタキシャル成長する現象を防止する。
れるＢＰＳＧ膜は、アスペクト比の大きな回路パターン
上の凹凸を平坦化するのに有効であり、またこの時第１
の金属膜はＢＰＳＧ膜中のボロンの第２の金属膜中への
拡散を抑制し、また第２の金属膜とシリコン基板との間
に第１の金属膜をはさむ事により、第２の金属膜中のシ
リコンがコンタクト穴底部のシリコン基板表面に選択的
に固相エピタキシャル成長する現象を防止する。
【０００７】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。第１図は本発明の一実施例による半導
体装置の断面図を示す。まず図に示す様に、シリコン基
板（１）の主面上にシリコン酸化膜約１０００Ａ（３）
を熱酸化によって形成し、その上部にリン５〜１０％と
ボロン２〜５％を含むシリコン酸化膜ＢＰＳＧ（４）を
形成した後、写真製版・エッチング法によって選択的に
コンタクト穴（７）を形成する。次にイオン注入法また
は熱拡散法を用いてシリコン基板の表面付近に不純物拡
散層（２）を形成する。続いて第１の金属膜（５）とし
て、チタンタングステン合金、タングステン、チタン窒
化物、タンタル窒化物、モリブデンシリサイド、タング
ステンシリサイド、チタンシリサイド、タンタルシリサ
イド、Ｐｏｌｙ−Ｓｉ膜のいずれかをスパッタ法、ＣＶ
Ｄ法などを用いて形成する。これらの金属はシリコン基
板との接合面においてアロイ・スパイク現象を起こさ
ず、低抵抗のオーミック接合が得られる事、またアルミ
とシリコン間の良好な拡散バリアとなる物として選ばれ
た。最後に、第２の金属膜（６）としてシリコンを含む
アルミ、アルミ・シリコン・銅の合金、及びアルミ単体
の膜をスパッタ法・ＣＶＤ法などを用いて形成し、熱処
理を行って金属膜のシンタを行う。大規模集積回路にお
いて、パターン面上の平坦化を兼ねた絶縁膜としてＢＰ
ＳＧ膜を用いる場合、第１図に示す製造方法による構造
を採用することにより、ＢＰＳＧ中のボロンがシリコン
を含むアルミによって形成された第２の金属膜中へ拡散
を防止し、かつシリコン基板と金属電極界面へのシリコ
ンの固層エピタキシャル成長に起因した析出を防ぐ事が
出来、具体的には１×１μｍ2 形状のコンタクト穴の場
合でも１０Ω以下のオーミック接合を得る事が出来る。
またこの構造により、第２の金属膜にアルミの単体を用
いる事も可能となり、この場合第１の金属膜はシリコン
とアルミのアロイ・スパイク現象を防止する働きをす
る。
ついて説明する。第１図は本発明の一実施例による半導
体装置の断面図を示す。まず図に示す様に、シリコン基
板（１）の主面上にシリコン酸化膜約１０００Ａ（３）
を熱酸化によって形成し、その上部にリン５〜１０％と
ボロン２〜５％を含むシリコン酸化膜ＢＰＳＧ（４）を
形成した後、写真製版・エッチング法によって選択的に
コンタクト穴（７）を形成する。次にイオン注入法また
は熱拡散法を用いてシリコン基板の表面付近に不純物拡
散層（２）を形成する。続いて第１の金属膜（５）とし
て、チタンタングステン合金、タングステン、チタン窒
化物、タンタル窒化物、モリブデンシリサイド、タング
ステンシリサイド、チタンシリサイド、タンタルシリサ
イド、Ｐｏｌｙ−Ｓｉ膜のいずれかをスパッタ法、ＣＶ
Ｄ法などを用いて形成する。これらの金属はシリコン基
板との接合面においてアロイ・スパイク現象を起こさ
ず、低抵抗のオーミック接合が得られる事、またアルミ
とシリコン間の良好な拡散バリアとなる物として選ばれ
た。最後に、第２の金属膜（６）としてシリコンを含む
アルミ、アルミ・シリコン・銅の合金、及びアルミ単体
の膜をスパッタ法・ＣＶＤ法などを用いて形成し、熱処
理を行って金属膜のシンタを行う。大規模集積回路にお
いて、パターン面上の平坦化を兼ねた絶縁膜としてＢＰ
ＳＧ膜を用いる場合、第１図に示す製造方法による構造
を採用することにより、ＢＰＳＧ中のボロンがシリコン
を含むアルミによって形成された第２の金属膜中へ拡散
を防止し、かつシリコン基板と金属電極界面へのシリコ
ンの固層エピタキシャル成長に起因した析出を防ぐ事が
出来、具体的には１×１μｍ2 形状のコンタクト穴の場
合でも１０Ω以下のオーミック接合を得る事が出来る。
またこの構造により、第２の金属膜にアルミの単体を用
いる事も可能となり、この場合第１の金属膜はシリコン
とアルミのアロイ・スパイク現象を防止する働きをす
る。
【０００８】
【発明の効果】以上の様に、この発明の半導体装置の製
造方法によればＢＰＳＧ絶縁膜とバリアメタルを組み合
わせる事によって大規模集積回路における回路パターン
の微細化にもかかわらず、回路面の平坦化を行いながら
すぐれたオーミックコンタクトが得られる効果がある。
造方法によればＢＰＳＧ絶縁膜とバリアメタルを組み合
わせる事によって大規模集積回路における回路パターン
の微細化にもかかわらず、回路面の平坦化を行いながら
すぐれたオーミックコンタクトが得られる効果がある。
【図１】この発明の一実施例による半導体装置の構造を
示す断面図
示す断面図
【図２】従来の半導体装置の断面図
【図３】金属膜とシリコン基板界面へのシリコン析出の
状態を示す図
状態を示す図
【図４】素子の微細化に伴う回路パターンのアスペクト
比の増加を示す図
比の増加を示す図
１ シリコン基板 ２ 不純物拡散層 ３ 酸化膜 ４ ＢＰＳＧ膜 ５ バリアメタル膜 ６ 金属膜 ７ コンタクト穴 ８ ＰＳＧ膜 ９ 析出シリコン
Claims (1)
- 【請求項１】 半導体装置のシリコン基板の不純物拡散
層に電極配線を接続する製造方法であって、 （１）シリコン基板上にボロンとリンを含むシリコン酸
化膜を形成する工程と、 （２）前記シリコン酸化膜に選択的にコンタクト穴を形
成する工程と、 （３）前記シリコン酸化膜上および前記コンタクト穴を
介して、前記不純物拡散層上に第１の金属膜を形成する
工程と、 （４）前記第１の金属膜上にシリコンを含むアルミ合金
を形成する工程とを備えて、 前記第１の金属膜は、チタンとタングステンの合金、タ
ングステン、チタン窒化膜、タンタル窒化膜、モリブデ
ンシリサイド、タングステンシリサイド、チタンシリサ
イド、タンタルシリサイド、または、ポリシリコンのい
ずれかを含むことを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311596A JPH0682829B2 (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311596A JPH0682829B2 (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201009A Division JPH0715990B2 (ja) | 1985-09-11 | 1985-09-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198789A JPH05198789A (ja) | 1993-08-06 |
| JPH0682829B2 true JPH0682829B2 (ja) | 1994-10-19 |
Family
ID=18019150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4311596A Expired - Lifetime JPH0682829B2 (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682829B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847316B2 (en) | 1999-03-02 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748249A (en) * | 1980-09-08 | 1982-03-19 | Nec Corp | Semiconductor device |
| JPS605560A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | 半導体装置 |
-
1992
- 1992-11-20 JP JP4311596A patent/JPH0682829B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847316B2 (en) | 1999-03-02 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198789A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US6028359A (en) | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| TWI283891B (en) | Passive device and method for forming the same | |
| JPH06105706B2 (ja) | 半導体装置 | |
| JPH05304262A (ja) | 半導体装置およびその製造方法 | |
| JP2741854B2 (ja) | 半導体集積回路装置 | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| JPH0682829B2 (ja) | 半導体装置の製造方法 | |
| KR900001247B1 (ko) | 반도체 장치 | |
| JPH05198790A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH0558564B2 (ja) | ||
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS6346990B2 (ja) | ||
| JPS5848459A (ja) | 半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH0380564A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH0482220A (ja) | 半導体装置の製造方法 | |
| JPH0677162A (ja) | 半導体装置とその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |