JPH05198790A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05198790A JPH05198790A JP31159792A JP31159792A JPH05198790A JP H05198790 A JPH05198790 A JP H05198790A JP 31159792 A JP31159792 A JP 31159792A JP 31159792 A JP31159792 A JP 31159792A JP H05198790 A JPH05198790 A JP H05198790A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- metal film
- metallic film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 アルミシリコン配線とＢＰＳＧ膜との組合せ
において、コンタクトホールの析出シリコンを防止する
ため。 【構成】 ＢＰＳＧ膜上にボロンの拡散を抑制する金属
膜を設ける。 【効果】 コンタクト抵抗が減少し、対ビッド不良が少
なくなった。
において、コンタクトホールの析出シリコンを防止する
ため。 【構成】 ＢＰＳＧ膜上にボロンの拡散を抑制する金属
膜を設ける。 【効果】 コンタクト抵抗が減少し、対ビッド不良が少
なくなった。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の構造に関
係し、特に大規模集積回路（ＶＬＳＩ）装置において、
絶縁膜にＢＰＳＧ膜を用いた際の金属電極の構造に関す
るものである。
係し、特に大規模集積回路（ＶＬＳＩ）装置において、
絶縁膜にＢＰＳＧ膜を用いた際の金属電極の構造に関す
るものである。
【０００２】
【従来の技術】第２図は絶縁膜にシリコンの熱酸化膜と
リン（Ｐ）を含むシリコン酸化膜（ＰＳＧ）を、配線用
金属膜としてシリコンを含むアルミを用いた従来の金属
電極配線構造の断面図を示し、以下これを用いて従来の
方法を説明する。
リン（Ｐ）を含むシリコン酸化膜（ＰＳＧ）を、配線用
金属膜としてシリコンを含むアルミを用いた従来の金属
電極配線構造の断面図を示し、以下これを用いて従来の
方法を説明する。
【０００３】まず図に示す様に、シリコン基板（１）の
主面上にシリコン酸化膜（３）及びＰＳＧ膜（８）を形
成した後、写真製版・エッチング法によって選択的にコ
ンタクト穴（７）を形成する。続いてイオン注入法・熱
拡散法を用いてシリコン基板の表面付近に不純物層
（２）を形成する。最後にスパッタ法・ＣＶＤ法等を用
いてシリコンを含むアルミニウム合金膜（６）を形成
し、熱処理を行ってこの合金膜（６）のシンタを行う。
主面上にシリコン酸化膜（３）及びＰＳＧ膜（８）を形
成した後、写真製版・エッチング法によって選択的にコ
ンタクト穴（７）を形成する。続いてイオン注入法・熱
拡散法を用いてシリコン基板の表面付近に不純物層
（２）を形成する。最後にスパッタ法・ＣＶＤ法等を用
いてシリコンを含むアルミニウム合金膜（６）を形成
し、熱処理を行ってこの合金膜（６）のシンタを行う。
【０００４】
【発明が解決しようとする課題】絶縁膜にＰＳＧ膜が用
いられる従来の半導体装置では、第４図に示す様に素子
の微細化に伴う回路パターンのアスペクト比（パターン
ニングピッチに対する膜厚の比）が増加するに従い、良
好な平坦化を行う為には熱処理温度を上げるかリンの含
有量をふやす必要が生じるが、前者は素子内の不純物分
布に影響を与え、後者は耐湿性を劣化させるという問題
がある。この為従来の処理温度においてより粘性の低い
ＢＰＳＧが次材料として注目されて来たが、ＢＰＳＧを
絶縁膜に用いて第２図に示す様な従来の構造をとると、
図３に示す様にＢＰＳＧ中のボロンがコンタクト穴底部
のシリコン基板表面付近またはシリコンを含むアルミ合
金膜（６）中に拡散しアルミ中のシリコンの動きを助長
する為に、熱処理後シリコン基板と電極の界面に多量の
シリコン（９）が、固相エピタキシャル成長により析出
し、接触抵抗が１〜２桁程度大きくなるという問題があ
った。この発明は上記のような問題点を解決するために
なされたもので、大規模集積回路における回路パターン
の良好な平坦化を行うとともに、低抵抗の優れたオーミ
ック接合を得る事を目的とする。
いられる従来の半導体装置では、第４図に示す様に素子
の微細化に伴う回路パターンのアスペクト比（パターン
ニングピッチに対する膜厚の比）が増加するに従い、良
好な平坦化を行う為には熱処理温度を上げるかリンの含
有量をふやす必要が生じるが、前者は素子内の不純物分
布に影響を与え、後者は耐湿性を劣化させるという問題
がある。この為従来の処理温度においてより粘性の低い
ＢＰＳＧが次材料として注目されて来たが、ＢＰＳＧを
絶縁膜に用いて第２図に示す様な従来の構造をとると、
図３に示す様にＢＰＳＧ中のボロンがコンタクト穴底部
のシリコン基板表面付近またはシリコンを含むアルミ合
金膜（６）中に拡散しアルミ中のシリコンの動きを助長
する為に、熱処理後シリコン基板と電極の界面に多量の
シリコン（９）が、固相エピタキシャル成長により析出
し、接触抵抗が１〜２桁程度大きくなるという問題があ
った。この発明は上記のような問題点を解決するために
なされたもので、大規模集積回路における回路パターン
の良好な平坦化を行うとともに、低抵抗の優れたオーミ
ック接合を得る事を目的とする。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置の構造は、第２の絶縁膜としてボロンを含むシリコ
ン酸化膜を用いた素子において、バリアメタルとして第
１の金属膜を形成した後、第２の配線用金属膜として用
いる事により、上記第１の金属膜がシリコン層との間に
拡散バリアとなりシリコン析出を防ぐようにしたもので
ある。
装置の構造は、第２の絶縁膜としてボロンを含むシリコ
ン酸化膜を用いた素子において、バリアメタルとして第
１の金属膜を形成した後、第２の配線用金属膜として用
いる事により、上記第１の金属膜がシリコン層との間に
拡散バリアとなりシリコン析出を防ぐようにしたもので
ある。
【０００６】
【作用】この発明におけるボロンを含むシリコン酸化膜
はアスペクト比の大きな回路パターン上の凹凸を平坦化
するのに有効であり、またこの時第１の金属膜はボロン
を含むシリコン酸化膜中のボロンが第２の金属膜中へ拡
散するのを抑制し、また第２の金属膜とシリコン層との
間に第１の金属膜をはさむ事により、第２の金属膜中の
シリコンがコンタクト穴底部のシリコン基板表面に選択
的に固相エピタキシャル成長する現象を防止する。
はアスペクト比の大きな回路パターン上の凹凸を平坦化
するのに有効であり、またこの時第１の金属膜はボロン
を含むシリコン酸化膜中のボロンが第２の金属膜中へ拡
散するのを抑制し、また第２の金属膜とシリコン層との
間に第１の金属膜をはさむ事により、第２の金属膜中の
シリコンがコンタクト穴底部のシリコン基板表面に選択
的に固相エピタキシャル成長する現象を防止する。
【０００７】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。第１図は本発明の一実施例による半導
体装置の断面図を示す。まず図に示す様に、シリコン層
（１）またはシリコン基板（１）の主面上にシリコン酸
化膜約１０００Ａ（３）を熱酸化によって形成し、その
上部にリン５〜１０％とボロン２〜５％を含むシリコン
酸化膜ＢＰＳＧ（４）またはボロンを含むシリコン酸化
膜（４）を形成した後、写真製版・エッチング法によっ
て選択的にコンタクト穴（７）を形成する。次にイオン
注入法または熱拡散法を用いてシリコン層またはシリコ
ン基板の表面付近に不純物拡散層（２）を形成する。続
いて第１の金属膜（５）をスパッタ法、ＣＶＤ法などを
用いて形成する。これらの金属はシリコン層またはシリ
コン基板との接合面においてアロイ・スパイク現象を起
こさず、低抵抗のオーミック接合が得られる事、またア
ルミとシリコン間の良好な拡散バリアとなる物として選
ばれた。最後に、第２の金属膜（６）としてシリコンを
含むアルミ、アルミ・シリコン・銅の合金、及びアルミ
単体の膜をスパッタ法・ＣＶＤ法などを用いて形成し、
熱処理を行って金属膜のシンタを行う。大規模集積回路
において、パターン面上の平坦化を兼ねた絶縁膜として
ボロンを含む酸化膜またはＢＰＳＧ膜を用いる場合、第
１図に示す構造をとる事により、これらの絶縁膜中のボ
ロンがシリコンを含むアルミによって形成された第２の
金属膜中へ拡散を防止し、かつシリコン層またはシリコ
ン基板と金属電極界面へのシリコンの固層エピタキシャ
ル成長に起因した析出を防ぐ事が出来、具体的には１×
１μｍ2 形状のコンタクト穴の場合でも１０Ω以下のオ
ーミック接合を得る事が出来る。またこの構造により、
第２の金属膜にアルミの単体を用いる事も可能となり、
この場合第１の金属膜はシリコンとアルミのアロイ・ス
パイク現象を防止する働きをする。
ついて説明する。第１図は本発明の一実施例による半導
体装置の断面図を示す。まず図に示す様に、シリコン層
（１）またはシリコン基板（１）の主面上にシリコン酸
化膜約１０００Ａ（３）を熱酸化によって形成し、その
上部にリン５〜１０％とボロン２〜５％を含むシリコン
酸化膜ＢＰＳＧ（４）またはボロンを含むシリコン酸化
膜（４）を形成した後、写真製版・エッチング法によっ
て選択的にコンタクト穴（７）を形成する。次にイオン
注入法または熱拡散法を用いてシリコン層またはシリコ
ン基板の表面付近に不純物拡散層（２）を形成する。続
いて第１の金属膜（５）をスパッタ法、ＣＶＤ法などを
用いて形成する。これらの金属はシリコン層またはシリ
コン基板との接合面においてアロイ・スパイク現象を起
こさず、低抵抗のオーミック接合が得られる事、またア
ルミとシリコン間の良好な拡散バリアとなる物として選
ばれた。最後に、第２の金属膜（６）としてシリコンを
含むアルミ、アルミ・シリコン・銅の合金、及びアルミ
単体の膜をスパッタ法・ＣＶＤ法などを用いて形成し、
熱処理を行って金属膜のシンタを行う。大規模集積回路
において、パターン面上の平坦化を兼ねた絶縁膜として
ボロンを含む酸化膜またはＢＰＳＧ膜を用いる場合、第
１図に示す構造をとる事により、これらの絶縁膜中のボ
ロンがシリコンを含むアルミによって形成された第２の
金属膜中へ拡散を防止し、かつシリコン層またはシリコ
ン基板と金属電極界面へのシリコンの固層エピタキシャ
ル成長に起因した析出を防ぐ事が出来、具体的には１×
１μｍ2 形状のコンタクト穴の場合でも１０Ω以下のオ
ーミック接合を得る事が出来る。またこの構造により、
第２の金属膜にアルミの単体を用いる事も可能となり、
この場合第１の金属膜はシリコンとアルミのアロイ・ス
パイク現象を防止する働きをする。
【０００８】
【発明の効果】以上の様に、この発明によればボロンを
含む酸化膜またはＢＰＳＧ絶縁膜とバリアメタルを組み
合わせる事によって大規模集積回路における回路パター
ンの微細化にもかかわらず、回路面の平坦化を行いなが
らすぐれたオーミックコンタクトが得られる効果があ
る。
含む酸化膜またはＢＰＳＧ絶縁膜とバリアメタルを組み
合わせる事によって大規模集積回路における回路パター
ンの微細化にもかかわらず、回路面の平坦化を行いなが
らすぐれたオーミックコンタクトが得られる効果があ
る。
【図１】この発明の一実施例による半導体装置の構造を
示す断面図
示す断面図
【図２】従来の半導体の断面図
【図３】金属膜とシリコン基板界面へのシリコン析出の
状態を示す図
状態を示す図
【図４】素子の微細化に伴う回路パターンのアスペクト
比の増加を示す図
比の増加を示す図
１ シリコン層またはシリコン基板 ２ 不純物拡散層 ３ 酸化膜 ４ ボロンを含む酸化膜またはＢＰＳＧ膜 ５ バリアメタル膜 ６ 金属膜 ７ コンタクト穴 ８ ＰＳＧ膜 ９ 析出シリコン
Claims (6)
- 【請求項１】 シリコン層と、上記シリコン層上に形成
されたボロンを含むシリコン酸化膜と、上記シリコン酸
化膜に形成されたコンタクト穴を通して上記シリコン層
上に形成された第１の金属膜と、 上記第１の金属膜を覆い上記シリコン酸化膜上に形成さ
れた第２の金属膜とを備えて、 上記第１の金属膜を上記シリコン層と上記第２の金属膜
との間の拡散バリアとなるようにした半導体装置。 - 【請求項２】 上記シリコン酸化膜は、ボロンとリンを
含むＢＰＳＧ膜であることを特徴とする半導体装置。 - 【請求項３】 上記第２の金属膜は、シリコンを含むア
ルミ合金であることを特徴とする半導体装置。 - 【請求項４】 上記第２の金属膜は、アルミ単体である
ことを特徴とする半導体装置。 - 【請求項５】 上記シリコン層は、シリコン基板である
ことを特徴とする半導体装置。 - 【請求項６】 上記第１の金属膜は、チタンとタングス
テンの合金、タングステンチタン窒化膜、タンタル窒化
膜、モリブデンシリサイド、タングステンシリサイド、
チタンシリサイド、タンタルシリサイドまたは、ポリシ
リコンのいずれかを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31159792A JPH05198790A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31159792A JPH05198790A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201009A Division JPH0715990B2 (ja) | 1985-09-11 | 1985-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198790A true JPH05198790A (ja) | 1993-08-06 |
Family
ID=18019164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31159792A Pending JPH05198790A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198790A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380966A (en) * | 1976-12-27 | 1978-07-17 | Hitachi Ltd | Manufacture of electrode fdr semiconductor device |
| JPS566452A (en) * | 1979-06-27 | 1981-01-23 | Toshiba Corp | Production of semiconductor device |
| JPS5961945A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 半導体装置 |
| JPS6053050A (ja) * | 1983-09-02 | 1985-03-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6261358A (ja) * | 1985-09-11 | 1987-03-18 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-11-20 JP JP31159792A patent/JPH05198790A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380966A (en) * | 1976-12-27 | 1978-07-17 | Hitachi Ltd | Manufacture of electrode fdr semiconductor device |
| JPS566452A (en) * | 1979-06-27 | 1981-01-23 | Toshiba Corp | Production of semiconductor device |
| JPS5961945A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 半導体装置 |
| JPS6053050A (ja) * | 1983-09-02 | 1985-03-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6261358A (ja) * | 1985-09-11 | 1987-03-18 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| US5330934A (en) | Method of fabricating a semiconductor device having miniaturized contact electrode and wiring structure | |
| JP3049487B2 (ja) | 金属配線構造及びその形成方法 | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH05343404A (ja) | 半導体装置 | |
| JPS6213819B2 (ja) | ||
| JP2003324197A (ja) | 半導体装置およびその製造方法 | |
| JP2741854B2 (ja) | 半導体集積回路装置 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| US6159846A (en) | Method of metallization in semiconductor devices | |
| JPH05198790A (ja) | 半導体装置 | |
| JPH05198789A (ja) | 半導体装置の製造方法 | |
| KR900001247B1 (ko) | 반도체 장치 | |
| JPH0587144B2 (ja) | ||
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPS6160580B2 (ja) | ||
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| JPS5848459A (ja) | 半導体装置 | |
| JPH0558564B2 (ja) | ||
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JPS6346990B2 (ja) | ||
| JPS6295869A (ja) | 半導体装置 | |
| JPS5987860A (ja) | 高周波トランジスタ | |
| JPS62244161A (ja) | 高抵抗素子の形成方法 | |
| JPH0575083A (ja) | 半導体装置及びその製造方法 |