JPS5987860A - 高周波トランジスタ - Google Patents

高周波トランジスタ

Info

Publication number
JPS5987860A
JPS5987860A JP19698282A JP19698282A JPS5987860A JP S5987860 A JPS5987860 A JP S5987860A JP 19698282 A JP19698282 A JP 19698282A JP 19698282 A JP19698282 A JP 19698282A JP S5987860 A JPS5987860 A JP S5987860A
Authority
JP
Japan
Prior art keywords
emitter
base
electrode
electrodes
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19698282A
Other languages
English (en)
Inventor
Masabumi Kubota
正文 久保田
Takeya Ezaki
豪弥 江崎
Osamu Ishikawa
修 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19698282A priority Critical patent/JPS5987860A/ja
Publication of JPS5987860A publication Critical patent/JPS5987860A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波トランジスタ、とりわけ高周波高出力ト
ランジスタに関するものである。
従来例の構成とその問題点 従来の高周波高出力トランジスタについて第1図を用い
て説明する。第1図は従来の高周波トランジスタの模式
図で、エミッタ電極1とベース電極2が交互にくし状に
配置されており、それらがまとまってエミッタポンディ
ングパッド3、ベースポンディングパッド4に接続され
ている。破線1’、2’  は各々コンタクト領域を示
している。高周波での利得の低減を防ぐために、一般に
はペース・エミッタのくり返しピッチaをできる限り小
さくシ、静電容量の低減を図っている。このためマイク
ロ波トランジスタではピ・ソチは1Qμm以下となり、
エミッタ電極1およびベース電極2は通常2ないし3μ
m以下の幅となる。
ところで、高周波トランジスタの最大出力はエミッタ周
囲長に比例することが知られており、高出力化のために
はエミッタ周囲長を大きくする必要がある。その方法と
しては ■ フィンガー長(くシ状電極の歯の一本の長さ)Lを
長くする。
■ フィンガ一本数を多くする。
ことが考えられる。先に述べたように、マイクロ波トラ
ンジスタではフィンガーの電極幅が狭いため、フィンガ
ー長を長くするとそのインダクタンスと抵抗分のために
信号が減衰し、充分な利得が得られなくなると共にフィ
ンガー長が増しただけ電流密度が増し、寿命が短くなる
。このため1から2GHz  程度で使用されるバイポ
ーラトランジスタでは、フィンガー長りは60μm以下
に設定される。さらに、高出力化を図るためにフィンガ
一本数を増す方法が用いられるが、アーム部分3′。
4′ の配線容量が大きくなってしまう欠点がある。
この欠点を避けるため、複数の小信号トランジスタを並
列に接続することが行なわれるが、組立技術が複雑とな
るうえ、すべてのトランジスタを同位相で動作させる事
は困難であり、利得や効率の面での改良が待たれている
発明の目的 本発明はこのような従来の問題に鑑み、高出力化に適し
た金属配線を有する高周波トランジスタを提供すること
を目的とするものである。
発明の構成 本発明はエミッタおよびベース領域に沿って形成された
下層電極をエミッタおよびベース領域と複数のコンタク
トを取り、この下層電極と交叉する上層電極を形成し、
この上、下層電極により高周波トランジスタの電極を構
成にすることにより、高周波性能が良好でしかも高出力
のトランジスタを得るものである。
実施例の説明 第2図に本発明の1実施例である高周波トランジスタの
平面図を示す。同図において、ストライプ状のエミッタ
、ベース領域に沿って形成された第1層目のシリサイド
からなるエミッタ電極11及びベース電極12がコンタ
クトホール13′。
14′ を経てそれぞれ幹エミッタ電極13及び幹ベー
ス電極14に接続されている。幹エミッタ電極13及び
幹ベース電極14はそれぞれエミッタポンディングパッ
ド16、ベースポンディングパッド16に続いている。
本発明を用いたこの高周波トランジスタでは次のような
利点がある。
まず、第1に従来例の様なフィンガー長の制限がないの
で、エミッタ周囲長を大きくでき、高出力化が図れるこ
とである。
すなわち、従来例のフィンガー長りにあたるのは第2図
中のL′にあたる長さであるが、ストライプ状のエミッ
タ電極11の途中に幹電極13とのコンタクト13′ 
 を多数設は信号の減衰を防いでいるから、フィンガー
長L′ の増大による利得の低下はほとんどない。また
、幹電極13.14の幅は従来のフィンガー電極がピッ
チにより制約を受けたのに比べてかなり広くでき、また
電極厚みも厚くてきるため、幹電極13.14の抵抗分
、インダクタンス分を非常に低減でき、L”も従来例に
比べて数倍の長さにできる。
本発明を用いたトランジスタの第2の利点はエミッタ・
ベース電極11.12にシリサイドを用いているため余
力な電極間隔を不用とし、エミッタ・ベースのくり返し
ピッチp′ を小さくでき、利得が向上することである
。後述するように電極11.12としてシリサイドを用
いればエミッタ・ベース拡散領域の窓(図示せず)に自
己整合で形成でき、しかも幹電極13.14とのコンタ
クトも自己整合で形成できるので電極のためのマスク余
裕が不要となる。このため、ベース・エミッタのピッチ
は各領域の形成に必要な寸法さえ満たしていればよい。
またシリサイドは不純物をドープした多結晶シリコンに
比べて一桁以上比抵抗が低く、その抵抗値は充分小さく
できる。
なお、本実施例では第一層目のシリサイド電極11.1
2と幹電極13.14が直交するように配置した。これ
は、高周波トランジスタでは各部分のバランスを良くし
、均一に動作させることが大切であり、対称性の良い構
造はバランスも良いからである。
このように、本発明を適用することにより高周波特性が
良好で、高出力のトランジスタを得ることができる。
次に本発明のトランジスタの製造方法を第3図を用いて
説明する。第3図は第2図中のA−A’部分の工程断面
図である。
まず、第3図(a)に示すように、コレクタとなるn+
シリコン基板17上にコレクタ高抵抗シリコン層(1、
Q −cm、 〜5Ωa cm、 ) 18をエピタキ
7ヤル成長する。さらにホウ素等のp型不純物の拡散ま
たはエビタキンヤル法によりベースとなるp型領域19
を形成する。次に第3図(b)に示す様に、周知の窒化
膜を用いた選択酸化法によってエミッタ・ベースコンタ
クト窓20,21を残して酸化し、酸化膜22を形成す
る。次に、第3図(c)の様に、窓20をフォトレジス
トで被ってホウ素を窓21からイオン打込みし、アニー
ルしてベースコンタクト領域23を形成する。同様に、
窓20に選択的にヒ素をイオン打込みしてアニールし、
エミッタ領域24を形成する。次に、第3図(切に示す
様に、全面に高融点金属、例えば、プラチナやモリブデ
ン、チタン、タングステン、)ぐラジウム。
タンタル等の高融点金属薄膜25を1000〜5000
八程度蒸着する。次に、不活性ガス°中でアニールし、
高融点金属薄膜25とシリコンを反応させ、シリサイド
とする。次に、第3図(e)の様に高融点金属薄膜25
のエツチングを行なうと、酸化膜22上の高融点金属は
シリサイドになっていないため容易に除去されるので、
ベースコンタクト領域23及びエミッタ領域24上にの
みに自己整合で高融点金属シリサイド26,2了が残る
。この場合、タンタルなどの高融点金属薄膜25の蒸着
をCVD法を用いて行なうとシリコンの露出部のみに高
融点金属が選択的に蒸着されることを利用すると先のエ
ツチング工程は不要となり、アニールのみで済ませるこ
とができる。
次に、第3図(f)に示す様に、選択酸化法を用いてエ
ミッタ領域23のシリサイド26を残してベースコンタ
クト領域のシリサイド27を酸化し、その表面を酸化膜
28でおおう。
次に、アルミマたは金/白金/チタン等の厚い金属膜2
9を配線して本発明の高周波トランジスタが出来る。こ
の場合、一層目のシリサイド電極26と幹電極29のコ
ンタクトは自己整合で形成されている。
本実施例ではエミッタ・ベース電極26.27がシリサ
イドであるとしたが、シリサイド26゜27の一部が酸
化膜になる為に電極の抵抗が大きくなる場合には第4図
に示すように多結晶シリコンとシリサイドの2層構造と
することもできる。
第4図(a) 、 (b)はベース電極12と幹電極1
3が交叉する部分についての工程断面図を示したもので
ある。本実施例では、シリサイド27上にさらに多結晶
シリコン30を600人〜2000八程度堆積し、パタ
ーン出しをして熱処理をし、第4図(a)の様にシリサ
イド27と多結晶シリコン30との2層構造とす、る。
この状態では金属膜29とのコンタクトが取れる。そし
て第4図(b)の様に、幹電極とのコンタクト以外を選
択的に酸化すると多結晶シリコン3oが酸化されて酸化
膜31となり、金属膜29とのコンタクトが取れなくな
る。酸化膜31はシリサイド26.27を酸化して形成
した場合に比べてずっと厚く形成できるので、シリサイ
ド27エミソタ電極となる金属膜29間の容イ氏 量の楯減に役立つ。また、酸化膜22と酸化膜310表
面がほぼ同じ高さとなるため、平担になり、金属膜29
の断切れ防止にも役立つ。
なお、本実施例はバイポーラトランジスタとしたが、そ
の他の半導体装置に適用しても同様の効果が得られるこ
とは明らかである。
発明の効果 以上のように、本発明は電極をエミッタ・ベース領域に
沿って設置された第1のエミ’7り・ベース電極と、こ
れらと複数の接続点を有する第2の電極とからなる構造
とすることにより高周波で利得が高くしかも大出力の得
られる優れた構造のトランリスタを提供するものである
【図面の簡単な説明】
第1図は従来のバイポーラトランジスタの斜視図、第2
図は本発明の実施例であるバイポーラトランジスタの平
面図、第3図(−)〜(f)は本発明に係るバイポーラ
トランジスタを製造するための工程断面図、第4図(→
、(b)は本発明の他の実施例に係る構造断面図である
。 11・・・・・・エミッタ電極、12・・・・・・ベー
ス電極、13・・・・・・幹エミッタ電極、14・・・
・・・幹ベース電極、13’、 14’・・・・・・コ
ンタクト領域、26.27・・・・・・シリサイド。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名81
図 第2図 第3図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)  半導体基板表面にストライブ状に形成された
    複数本のエミッタ電極およびベース電極と、前記エミッ
    タ電極およびベース電極と交叉しかつ前記エミッタ電極
    およびベース電極よりも電気抵抗の小さいエミッタ幹電
    極およびベース幹電極とを有し、前記エミッタ電極およ
    びベース電極が前記エミッタ幹電極およびベース幹電極
    と各々交叉する複数の点で電気的に接続することを特徴
    とする高周波トランジスタ。 (乃 エミッタ電極およびベース電極が高融点金属シリ
    サイドから成る事を特徴とする特許請求の範囲第1項に
    記載の高周波トランジスタ。 (場 エミッタ電極およびベース電極が高融点金属シリ
    サイドと多結晶シリコンからなる2層^あることを特徴
    とする特許請求の範囲第1項に記載の高周波トランジス
    タ。 (→ エミッタ電極およびベース電極がエミ・フタ幹電
    極およびベース幹電極とほぼ直交していることを特徴と
    する特許請求の範囲第1項に記載の高周波トランジスタ
JP19698282A 1982-11-10 1982-11-10 高周波トランジスタ Pending JPS5987860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19698282A JPS5987860A (ja) 1982-11-10 1982-11-10 高周波トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19698282A JPS5987860A (ja) 1982-11-10 1982-11-10 高周波トランジスタ

Publications (1)

Publication Number Publication Date
JPS5987860A true JPS5987860A (ja) 1984-05-21

Family

ID=16366864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19698282A Pending JPS5987860A (ja) 1982-11-10 1982-11-10 高周波トランジスタ

Country Status (1)

Country Link
JP (1) JPS5987860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049693A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049693A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS63308387A (ja) 半導体装置の製造方法
JPS6255930A (ja) 半導体装置の製造方法
US4631568A (en) Bipolar transistor construction
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS59218773A (ja) バイポ−ラトランジスタ構造体
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JPS5987860A (ja) 高周波トランジスタ
JPS5940571A (ja) 半導体装置
JPS6149471A (ja) 半導体装置の製造方法
JPS6125217B2 (ja)
JPH0142147B2 (ja)
JPS5984468A (ja) 半導体装置
JPS61110462A (ja) 半導体装置およびその製造方法
JPS6336567A (ja) 半導体装置及びその製造方法
JPS6119172A (ja) Mos型半導体装置の製造方法
JPS596574A (ja) 半導体装置の製造方法
JPH05198789A (ja) 半導体装置の製造方法
JPS61111573A (ja) 半導体装置
JPH0464470B2 (ja)
JPS625657A (ja) 半導体集積回路装置
JPS6346990B2 (ja)
JPS6119168A (ja) トランジスタの製造方法
JPS61198673A (ja) 半導体装置の製造方法
JPS62177957A (ja) 半導体集積回路装置