JPS5961945A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5961945A JPS5961945A JP17088482A JP17088482A JPS5961945A JP S5961945 A JPS5961945 A JP S5961945A JP 17088482 A JP17088482 A JP 17088482A JP 17088482 A JP17088482 A JP 17088482A JP S5961945 A JPS5961945 A JP S5961945A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- layer
- alloy
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の配線構造に関する。
リニアＩＣ（半導体集積回路ンの微細化傾向により、ポ
リイミド系樹脂火層間絶縁膜とした多層アルミニウム配
線構造が採用されて（・るが、一層目のアルミニウム配
線につ（・て外かも侵入する水分による劣化及びヒロッ
クス発生が問題となって（・る。上記ヒロックスとは下
地の絶縁膜である二酸化シリコン（ＳｉＯ７）とアルミ
ニウムとの界面における熱的不整合（熱膨張係数の差）
によりアルミニウムの局部的膨張のためにアルミニウム
表面に牛じる突出物であって高さ１μｍにも及び配線の
平坦性をわる（するものである。
リイミド系樹脂火層間絶縁膜とした多層アルミニウム配
線構造が採用されて（・るが、一層目のアルミニウム配
線につ（・て外かも侵入する水分による劣化及びヒロッ
クス発生が問題となって（・る。上記ヒロックスとは下
地の絶縁膜である二酸化シリコン（ＳｉＯ７）とアルミ
ニウムとの界面における熱的不整合（熱膨張係数の差）
によりアルミニウムの局部的膨張のためにアルミニウム
表面に牛じる突出物であって高さ１μｍにも及び配線の
平坦性をわる（するものである。
そこで、耐浸性を向上する手段として、Ａ、、１１？
−８ｉ、Ａ−６−Ｎｉ、 ＡＡ−Ｔｉ等の合金膜を使
用すること、またＡ−ｅ−８ｉ（アルミニウム・シリコ
ン）のヒロックス発生を防止する手段として、アルミニ
ウム表面ケ陽極酸化する、あるいはアルミニウム表面に
プラズマ放電ン利用したシリコン窒化膜（Ｓｉ３Ｎ、）
を形成する等の対策が提案されている。
−８ｉ、Ａ−６−Ｎｉ、 ＡＡ−Ｔｉ等の合金膜を使
用すること、またＡ−ｅ−８ｉ（アルミニウム・シリコ
ン）のヒロックス発生を防止する手段として、アルミニ
ウム表面ケ陽極酸化する、あるいはアルミニウム表面に
プラズマ放電ン利用したシリコン窒化膜（Ｓｉ３Ｎ、）
を形成する等の対策が提案されている。
しかし、Ａ４合金層を配線として使用することは回路内
にＡ、ｆｆｌ ’に用いたショットキ・バリア・ダイオ
ードを形成する場合にそのバリアハイドが変動すること
が問題であり、アルミニウム陽極酸化２行なうことは工
程を複雑化することで難があり、又、プラズマ窒化膜の
上にポリイミド膜を形成するオＩ〜造では、窒化膜が薄
いとぎ最終の封止工程で樹脂モールド時に外部からの物
理的ストレスにより窒化膜がクランクし易（・という欠
点があり、これらは半導体装置の微細化を阻害するもの
であった。
にＡ、ｆｆｌ ’に用いたショットキ・バリア・ダイオ
ードを形成する場合にそのバリアハイドが変動すること
が問題であり、アルミニウム陽極酸化２行なうことは工
程を複雑化することで難があり、又、プラズマ窒化膜の
上にポリイミド膜を形成するオＩ〜造では、窒化膜が薄
いとぎ最終の封止工程で樹脂モールド時に外部からの物
理的ストレスにより窒化膜がクランクし易（・という欠
点があり、これらは半導体装置の微細化を阻害するもの
であった。
本発明は上記した問題点ケ解消するために成されたもの
であって、その目的は、耐湿性にすぐれ微細化ケ実現で
きる半導体装置の配線構造ヶ折供することにある。
であって、その目的は、耐湿性にすぐれ微細化ケ実現で
きる半導体装置の配線構造ヶ折供することにある。
上記目的ン達成するための本発明の一つの形態としては
半導体素子が形成された半導体基体表面の１！極とのコ
ンタクト部（抵抗接触部）のみをアルミニウムにより形
成し、これと接続する配線層’＆Ｗ−Ｔｉ（タングステ
ン・チタン）合金膜を介してＡ、、ｇ −Ｓ ｉ又はＡ
、、ｅ−Ｃｕ−８ｉ 等”＋７）ｌ？合金層により形成
するものである。
半導体素子が形成された半導体基体表面の１！極とのコ
ンタクト部（抵抗接触部）のみをアルミニウムにより形
成し、これと接続する配線層’＆Ｗ−Ｔｉ（タングステ
ン・チタン）合金膜を介してＡ、、ｇ −Ｓ ｉ又はＡ
、、ｅ−Ｃｕ−８ｉ 等”＋７）ｌ？合金層により形成
するものである。
第１図〜第６図は本発明を樹脂封止形ＩＣの多層配線構
造に適用した場合の必要とするプロセスの工程断面図で
あり、以下各工程に従って説明する。
造に適用した場合の必要とするプロセスの工程断面図で
あり、以下各工程に従って説明する。
ｆｌｌｓｉ単結晶サブストレート（図示せず）上にエピ
タキシャル成長させたｎｆｆ１ｓｉ層ｌの表面に選択的
不純物拡散によりｎｐｎ）ランジスタ等の半導体素子を
形成し、そのベース、コレクタ・エミッタ等の半導体領
域（図中、１１はｎｐｎ ）ランジスタのエミッタとな
るｎ＋層１２はベースとなるＰ層ケ示す。）表面上で酸
化膜（８１０２膜）２をホトレジスト（感光耐食性樹脂
）マスク３乞通して一部窓開エッチし半導体コンタクト
部ｌａケ露出させる。この酸化膜２のエッチの際、窓開
部の酸化膜側面はホトレジストマスク３よりも深（サイ
ドエッチされる。
タキシャル成長させたｎｆｆ１ｓｉ層ｌの表面に選択的
不純物拡散によりｎｐｎ）ランジスタ等の半導体素子を
形成し、そのベース、コレクタ・エミッタ等の半導体領
域（図中、１１はｎｐｎ ）ランジスタのエミッタとな
るｎ＋層１２はベースとなるＰ層ケ示す。）表面上で酸
化膜（８１０２膜）２をホトレジスト（感光耐食性樹脂
）マスク３乞通して一部窓開エッチし半導体コンタクト
部ｌａケ露出させる。この酸化膜２のエッチの際、窓開
部の酸化膜側面はホトレジストマスク３よりも深（サイ
ドエッチされる。
（２） 全面にＡ−ｅ（純粋なＡＡ−１：たは他の金
属をほとんど含まな（・Ａ、、ｅ）ン蒸着又はスパッタ
し、第２図に示すようにコンタクト部１ａに接続するＡ
１膜４ａｔ形成する。このとぎホトレジスト膜３０表面
にも尚然Ａ１膜４ｂが形成されるが、ホトレジスト３の
［ヒサシ部分Ｊ３ａによりコンタクト部のＡ２膜４ａと
は速断された状態にある。
属をほとんど含まな（・Ａ、、ｅ）ン蒸着又はスパッタ
し、第２図に示すようにコンタクト部１ａに接続するＡ
１膜４ａｔ形成する。このとぎホトレジスト膜３０表面
にも尚然Ａ１膜４ｂが形成されるが、ホトレジスト３の
［ヒサシ部分Ｊ３ａによりコンタクト部のＡ２膜４ａと
は速断された状態にある。
（３）有機溶剤によりホトレジスト・マスフケ溶解除去
し、同時にその上にあるＡ−ｅ膜４ｂＸ取り除く「リフ
トオフ」処理を行ない、第３図に示すようにコンタクト
部のＡ−ｅ膜４ａのみを選択的に残す。
し、同時にその上にあるＡ−ｅ膜４ｂＸ取り除く「リフ
トオフ」処理を行ない、第３図に示すようにコンタクト
部のＡ−ｅ膜４ａのみを選択的に残す。
（４）全面に配線下地金属膜としてＷ又はＴ１・Ｗ合金
を薄く（例えば１５００〜２０００λ）スパッタし、第
４図に示すようにコンタクト部のＡ！膜４ａ及び酸化膜
２０表面にＴｉ−Ｗ合金膜５乞形成する。
を薄く（例えば１５００〜２０００λ）スパッタし、第
４図に示すようにコンタクト部のＡ！膜４ａ及び酸化膜
２０表面にＴｉ−Ｗ合金膜５乞形成する。
（５）さらに第５図に示すように全面に配線層すとＬ
テＡＪ！ −Ｓ ｉ等のＡ、、ｅ合金６を蒸着又はスパ
ッタする。このＡ！−３ｉ合金はＡ、＋３中に２％程度
のＳ＋を含有するＡ−＃ −Ｓ ｉ又はＣｕ−８ｉを含
有するＡ沼−Ｃｕ−８ｉであり、ＡＡ −Ｓ ｉ以外Ｋ
Ａ、、ｅ−Ｎｉ、Ａ−ｅ−Ｔｉ等を使用することも可能
である。
テＡＪ！ −Ｓ ｉ等のＡ、、ｅ合金６を蒸着又はスパ
ッタする。このＡ！−３ｉ合金はＡ、＋３中に２％程度
のＳ＋を含有するＡ−＃ −Ｓ ｉ又はＣｕ−８ｉを含
有するＡ沼−Ｃｕ−８ｉであり、ＡＡ −Ｓ ｉ以外Ｋ
Ａ、、ｅ−Ｎｉ、Ａ−ｅ−Ｔｉ等を使用することも可能
である。
（６） この後、第６図に示すようにＡノーＳｉ層６
とその下地のＴｉ−Ｗ膜５ヶパターンニングエッチして
第１の配線６３を完成し、次（・で層間絶縁膜としてポ
リイミド系樹脂膜７ン形成し、スルホールエッチした上
に第２の配線としてＡ！膜８を形成し、バターニング後
、図示されないワイヤボンディング工程を経てバッシベ
イショ、又はアンダコート樹脂膜９ヶ形成し、最後にエ
ポキシ樹脂１０をモールドして封止を完了する。
とその下地のＴｉ−Ｗ膜５ヶパターンニングエッチして
第１の配線６３を完成し、次（・で層間絶縁膜としてポ
リイミド系樹脂膜７ン形成し、スルホールエッチした上
に第２の配線としてＡ！膜８を形成し、バターニング後
、図示されないワイヤボンディング工程を経てバッシベ
イショ、又はアンダコート樹脂膜９ヶ形成し、最後にエ
ポキシ樹脂１０をモールドして封止を完了する。
以上実施例で述べた構成によれば下Ｈｅの理由で前記発
明の目的が達成できる。
明の目的が達成できる。
（１） コンタクト部は１１層であるからコンタクト
抵抗は変ることなく、また、ショットキ・ダイオードを
形成した場合にそのバリアハイド（ｑφＢ）は従来と異
なることな（素子の特性の変動を抑止できる。
抵抗は変ることなく、また、ショットキ・ダイオードを
形成した場合にそのバリアハイド（ｑφＢ）は従来と異
なることな（素子の特性の変動を抑止できる。
（２１ＡＡ −Ｓ ｉ等のＡ２合金配線層を使用する事
により配線の耐湿性が向上する。またＷ−Ｔｉ層により
Ｍ合金配線層と下地の５ｔＯ７膜とは分離され、これら
の界面における勲的不整合の問題は解決されるとともに
、ｗ−’ｒｉ層とＡ−ｅ合金配線層の界面では、へ！原
子の移動が抑制されるためヒロックスはまった（発生し
なくなり、耐浸性劣化が起こらな（・。そのため耐湿性
にすぐれた配ａを提供することが可能となる。
により配線の耐湿性が向上する。またＷ−Ｔｉ層により
Ｍ合金配線層と下地の５ｔＯ７膜とは分離され、これら
の界面における勲的不整合の問題は解決されるとともに
、ｗ−’ｒｉ層とＡ−ｅ合金配線層の界面では、へ！原
子の移動が抑制されるためヒロックスはまった（発生し
なくなり、耐浸性劣化が起こらな（・。そのため耐湿性
にすぐれた配ａを提供することが可能となる。
（３１Ａ−６−Ｓｉ合金配線層とコンタクト部のＡ１層
との間にＷ又はＷ−Ｔｉ合金膜を介在させることでＷが
バリア ドア、ｃ ッテＡ、、ｅ−Ｓ ｉ Ｏ） Ｓ
ｉ ′ｆＪ″−Ａｆｆ１層に拡散するのン阻止できる。
との間にＷ又はＷ−Ｔｉ合金膜を介在させることでＷが
バリア ドア、ｃ ッテＡ、、ｅ−Ｓ ｉ Ｏ） Ｓ
ｉ ′ｆＪ″−Ａｆｆ１層に拡散するのン阻止できる。
（４１Ａ、、ｅ−Ｓｉ合金配線層と絶縁膜（Ｓｉ２０膜
）との間に５ｉｏ２と接合性のよ（・Ｔｉを含むＷ −
Ｔ ４合金膜を介在させることにより配線層の絶縁膜へ
の結合ケ良好とする。
）との間に５ｉｏ２と接合性のよ（・Ｔｉを含むＷ −
Ｔ ４合金膜を介在させることにより配線層の絶縁膜へ
の結合ケ良好とする。
（５）上記（２）によりヒロックス発生防止でさること
からポリイミド系樹脂乞用いた多層配線構造の微細化量
産化ケ実現できるとともに半導体装置の信頼度を向上さ
せろことができる。
からポリイミド系樹脂乞用いた多層配線構造の微細化量
産化ケ実現できるとともに半導体装置の信頼度を向上さ
せろことができる。
本発明はリニアＩＣ全般に適用して最も有効である。
第１図〜第６図は本発明によ石半導体装置の配線形成プ
ロセスの一実施例を示す工程断面図である。 １・・・ｎ型Ｓｉ層、ｌａ・・・ コンタクト部、２・
・・絶縁膜、３・・・ホトレジスト、４，４ａ、４ｂ・
・・Ａ１層、５・・・Ｗ ’ｒｌ＠金膜、６・・・Ａ
、、ｌｌ？＝ −Ｓ ｉ合金層、１１・・・ｎ＋層、１
２・・・Ｐ層。 第 １ 図 第 ３ 図 第 ５ 図 ／ 第 ６ 図
ロセスの一実施例を示す工程断面図である。 １・・・ｎ型Ｓｉ層、ｌａ・・・ コンタクト部、２・
・・絶縁膜、３・・・ホトレジスト、４，４ａ、４ｂ・
・・Ａ１層、５・・・Ｗ ’ｒｌ＠金膜、６・・・Ａ
、、ｌｌ？＝ −Ｓ ｉ合金層、１１・・・ｎ＋層、１
２・・・Ｐ層。 第 １ 図 第 ３ 図 第 ５ 図 ／ 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １ 半導体基体の一部に接続さゎ、力・っ基体の他部に
形成された絶縁膜上に延在する金属配線を有する半導体
装置にお（・て、上記金属配線の半導体基体と接続する
部分をアルミニウムとし、このアルミニウム上、及び配
線を延在させる絶縁膜上にアルミニウムとは異なる他の
金属膜を介してアルミニウム合金からなる配線を形成し
たことを％９とする半導体装置。 ２、 Ｊ−記のアルミニウムとは、異なる他の金属膜
はタングステン又はタングステン・チタン合金のうちい
ずれか１つ１ｊ・らなり、上記アルミニウム合金ハアル
ミニウムシリコン、アルミニウムニッケル、アルミニウ
ムチタンのうちいずれか１つより成ることを特徴とする
特許請求の範囲第１項に記載の半導体装置っ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17088482A JPS5961945A (ja) | 1982-10-01 | 1982-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17088482A JPS5961945A (ja) | 1982-10-01 | 1982-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961945A true JPS5961945A (ja) | 1984-04-09 |
Family
ID=15913094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17088482A Pending JPS5961945A (ja) | 1982-10-01 | 1982-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198790A (ja) * | 1992-11-20 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置 |
-
1982
- 1982-10-01 JP JP17088482A patent/JPS5961945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198790A (ja) * | 1992-11-20 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003124313A (ja) | 半導体装置およびその製造方法 | |
| JP4216588B2 (ja) | キャパシタの製造方法 | |
| JPS5961945A (ja) | 半導体装置 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| EP2140481B1 (en) | Method and structure for reducing cracks in a dielectric layer in contact with metal | |
| JPH07115175A (ja) | 半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JP2663902B2 (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP2900522B2 (ja) | 半導体装置 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH08203952A (ja) | 半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0587137B2 (ja) | ||
| JPH05217942A (ja) | 半導体装置の製造方法 | |
| JPH06252146A (ja) | 半導体装置 | |
| TW202324616A (zh) | 晶片結構及形成晶片結構的方法 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP2000357668A (ja) | 半導体装置およびその製造方法 |