JPH0558564B2 - - Google Patents
Info
- Publication number
- JPH0558564B2 JPH0558564B2 JP2155286A JP2155286A JPH0558564B2 JP H0558564 B2 JPH0558564 B2 JP H0558564B2 JP 2155286 A JP2155286 A JP 2155286A JP 2155286 A JP2155286 A JP 2155286A JP H0558564 B2 JPH0558564 B2 JP H0558564B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- opening
- contact hole
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 22
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000005360 phosphosilicate glass Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特
に大規模集積回路（VLSI）装置における金属電
極膜の形成法に関するものである。
に大規模集積回路（VLSI）装置における金属電
極膜の形成法に関するものである。
第２図は、絶縁膜として、リンシリケートガラ
ス膜（以下PSG膜と記す）を、配線用金属膜と
して、アルミニウム合金膜（主にAlSi膜、…以
下AlSi膜と代表して、記す）を用いた従来の電
極配線構造の断面図であり、以下これを用いて従
来の主要製造工程を説明する。
ス膜（以下PSG膜と記す）を、配線用金属膜と
して、アルミニウム合金膜（主にAlSi膜、…以
下AlSi膜と代表して、記す）を用いた従来の電
極配線構造の断面図であり、以下これを用いて従
来の主要製造工程を説明する。
まず、図に示す様に、シリコン基板１の主面上
にPSG膜２２をCVD法、スパツタ法等により、
形成した後、写真製版、エツチング法により選択
的にコンタクト穴を形成する。その後、スパツタ
法或いはCVD法などによりAlSi膜５を形成し、
熱処理を行つてこの合金膜のシンターを行う。こ
の際、コンタクト穴内におけるAlSi合金膜５と
シリコン基板１との間には低抵抗の電気的接合を
とることが必要であるが、AlSi膜５を形成して
熱処理を行うと、PSG膜２２の表面にAlSi膜５
中のシリコン６が固相エピタキシヤル成長により
析出して、その一部がコンタクト穴を覆う為、コ
ンタクト穴での電気抵抗が高くなる問題が発生し
ている。とりわけ、この現象は1μｍ角以下のコ
ンタクト穴の場合に著しく、半導体素子を微細化
する上で障害となる。
にPSG膜２２をCVD法、スパツタ法等により、
形成した後、写真製版、エツチング法により選択
的にコンタクト穴を形成する。その後、スパツタ
法或いはCVD法などによりAlSi膜５を形成し、
熱処理を行つてこの合金膜のシンターを行う。こ
の際、コンタクト穴内におけるAlSi合金膜５と
シリコン基板１との間には低抵抗の電気的接合を
とることが必要であるが、AlSi膜５を形成して
熱処理を行うと、PSG膜２２の表面にAlSi膜５
中のシリコン６が固相エピタキシヤル成長により
析出して、その一部がコンタクト穴を覆う為、コ
ンタクト穴での電気抵抗が高くなる問題が発生し
ている。とりわけ、この現象は1μｍ角以下のコ
ンタクト穴の場合に著しく、半導体素子を微細化
する上で障害となる。
上記AlSi膜５は、アルミニウムのみの材料か
ら電極を形成し、これをシリコン基板１とコンタ
クトさせた場合、アルミニウムがシリコン基板１
中に拡散し、シリコン基板中の接合（ｐ−ｎ接
合）を破壊する現象（アロイ、スパイク現象）が
ある為、これを防止する目的で一般に用いられて
いるものである。
ら電極を形成し、これをシリコン基板１とコンタ
クトさせた場合、アルミニウムがシリコン基板１
中に拡散し、シリコン基板中の接合（ｐ−ｎ接
合）を破壊する現象（アロイ、スパイク現象）が
ある為、これを防止する目的で一般に用いられて
いるものである。
絶縁膜にPSG膜が用いられる従来の半導体装
置では、第４図に示す様に、素子の微細化に伴う
回路パターンで、層間膜の埋込みを要する場所に
おいては、段差の埋込み箇所の幅に対する深さの
比が増加するに従い、良好な平坦化を行う為に
は、熱処理温度を上げるか、リンの含有量を増や
す必要があつた。しかしながら前者は、素子中の
不純物分布や接合に対して影響を与え、素子特性
が変化し、後者では耐湿性が劣化するといつた問
題が発生した。この為、PSG膜に比べ粘度が低
く、従来の処理温度のままでより平坦化が可能な
BPSG膜が次材料として注目されてきたが、
BPSG膜を絶縁膜に用いて第２図に示す様な従来
の構造をとると、第３図に示す様に、熱処理時に
BPSG膜２１とAlSi膜５との界面には、絶縁膜と
してPSG膜２２を用いた従来の構造の場合以上
に多量のシリコン６が固相エピタキシヤル成長に
より析出した。その結果、接触電気抵抗が大きく
なり、場合によつては、コンタクト穴を析出シリ
コン６が完全に覆つてしまい、導通不良を起こす
といつた問題が発生した。
置では、第４図に示す様に、素子の微細化に伴う
回路パターンで、層間膜の埋込みを要する場所に
おいては、段差の埋込み箇所の幅に対する深さの
比が増加するに従い、良好な平坦化を行う為に
は、熱処理温度を上げるか、リンの含有量を増や
す必要があつた。しかしながら前者は、素子中の
不純物分布や接合に対して影響を与え、素子特性
が変化し、後者では耐湿性が劣化するといつた問
題が発生した。この為、PSG膜に比べ粘度が低
く、従来の処理温度のままでより平坦化が可能な
BPSG膜が次材料として注目されてきたが、
BPSG膜を絶縁膜に用いて第２図に示す様な従来
の構造をとると、第３図に示す様に、熱処理時に
BPSG膜２１とAlSi膜５との界面には、絶縁膜と
してPSG膜２２を用いた従来の構造の場合以上
に多量のシリコン６が固相エピタキシヤル成長に
より析出した。その結果、接触電気抵抗が大きく
なり、場合によつては、コンタクト穴を析出シリ
コン６が完全に覆つてしまい、導通不良を起こす
といつた問題が発生した。
この発明は、上記の様な問題点を解決する為に
なされたもので、大規模集積回路における回路パ
ターンの良好な平坦化を行う為に、絶縁膜に
BPSG膜２１を利用したまま、低抵抗のオーミツ
ク接触を得る為にコンタクト穴の底部、及び側部
にチタンシリサイド膜４２を延在させ、そのチタ
ンシリサイド膜４２上にAlSi膜５を用い、コン
タクト穴部分で直接BPSG膜２１とAlSi膜５が接
しない様にした構造を簡単な工程で製造すること
を目的とする。
なされたもので、大規模集積回路における回路パ
ターンの良好な平坦化を行う為に、絶縁膜に
BPSG膜２１を利用したまま、低抵抗のオーミツ
ク接触を得る為にコンタクト穴の底部、及び側部
にチタンシリサイド膜４２を延在させ、そのチタ
ンシリサイド膜４２上にAlSi膜５を用い、コン
タクト穴部分で直接BPSG膜２１とAlSi膜５が接
しない様にした構造を簡単な工程で製造すること
を目的とする。
この発明に係る半導体装置の製造方法は、シリ
コン基板１の主面上に絶縁膜としてBPSG膜２１
を形成し、この絶縁膜に選択的に形成したコンタ
クト穴の底部にシリコン基板に接してチタン層４
１を形成し、熱処理により上記チタン層４１をシ
リサイド化すると同時に、コンタクト穴の側部に
迄、チタンシリサイド膜４２をセルフアライン的
に形成し、この上に電極としてAlSi膜５を形成
する様にしたものである。
コン基板１の主面上に絶縁膜としてBPSG膜２１
を形成し、この絶縁膜に選択的に形成したコンタ
クト穴の底部にシリコン基板に接してチタン層４
１を形成し、熱処理により上記チタン層４１をシ
リサイド化すると同時に、コンタクト穴の側部に
迄、チタンシリサイド膜４２をセルフアライン的
に形成し、この上に電極としてAlSi膜５を形成
する様にしたものである。
この発明におけるチタンシリサイド膜４２の形
成工程はチタン４１をコンタクト穴底部のシリコ
ン基板１上に形成後、熱処理を行う簡単な工程だ
けで、その両側の先端が、コンタクト穴側面上に
沿つてはい上がり、BPSG膜２１の上面と一致す
るように連続して形成される。また、この様にし
て形成されたチタンシリサイド膜４２は、BPSG
膜２１とコンタクト穴内のAlSi膜５との間のバ
リアメタルともなる。
成工程はチタン４１をコンタクト穴底部のシリコ
ン基板１上に形成後、熱処理を行う簡単な工程だ
けで、その両側の先端が、コンタクト穴側面上に
沿つてはい上がり、BPSG膜２１の上面と一致す
るように連続して形成される。また、この様にし
て形成されたチタンシリサイド膜４２は、BPSG
膜２１とコンタクト穴内のAlSi膜５との間のバ
リアメタルともなる。
以下、この発明の一実施例を図について説明す
る。第１図ａ〜ｇは本発明における半導体装置の
各製造段階における断面図を示す。
る。第１図ａ〜ｇは本発明における半導体装置の
各製造段階における断面図を示す。
まず、第１図ａに示す様に、シリコン基板１の
主面上にBPSG膜２１を形成し、その上部にシリ
コン窒化膜からなる開口部形成用膜３をプラズマ
CVDにより形成する。次に同図ｂに示す様に、
ドライエツチング法により開口部形成用膜３に選
択的に開口部を形成する。次に同図ｃに示す様
に、ウエツトエツチング法により、開口部を通し
てBPSG膜２１をエツチングし、コンタクト穴を
形成する。その後、同図ｄに示す様に、例えば、
スパツタ蒸着法により、コンタクト穴の底部、即
ちシリコン基板１の表面、及び開口部形成用膜３
の表面上にチタン４１を蒸着する。次に熱処理を
行ない、同図ｅに示す様に、チタンシリサイド膜
４２を形成する。この場合、チタンのはい上がり
現象により、チタンシリサイド膜４２の両端はコ
ンタクト穴のBPSG膜２１側壁に沿つてはい上が
り、開口部形成用膜３に当接した形状となる。さ
らに、ウエツトエツチング法により、開口部形成
用膜３をエツチングする。この場合、開口部形成
用膜３上のチタン膜４１はリフトオフ法で除去さ
れ、同図ｆに示す形状となる。最後に、スパツタ
蒸着法、或いはCVD法等により、AlSi膜５を形
成し、熱処理を行う。その様にして完了した図
が、同図ｇに示すものである。
主面上にBPSG膜２１を形成し、その上部にシリ
コン窒化膜からなる開口部形成用膜３をプラズマ
CVDにより形成する。次に同図ｂに示す様に、
ドライエツチング法により開口部形成用膜３に選
択的に開口部を形成する。次に同図ｃに示す様
に、ウエツトエツチング法により、開口部を通し
てBPSG膜２１をエツチングし、コンタクト穴を
形成する。その後、同図ｄに示す様に、例えば、
スパツタ蒸着法により、コンタクト穴の底部、即
ちシリコン基板１の表面、及び開口部形成用膜３
の表面上にチタン４１を蒸着する。次に熱処理を
行ない、同図ｅに示す様に、チタンシリサイド膜
４２を形成する。この場合、チタンのはい上がり
現象により、チタンシリサイド膜４２の両端はコ
ンタクト穴のBPSG膜２１側壁に沿つてはい上が
り、開口部形成用膜３に当接した形状となる。さ
らに、ウエツトエツチング法により、開口部形成
用膜３をエツチングする。この場合、開口部形成
用膜３上のチタン膜４１はリフトオフ法で除去さ
れ、同図ｆに示す形状となる。最後に、スパツタ
蒸着法、或いはCVD法等により、AlSi膜５を形
成し、熱処理を行う。その様にして完了した図
が、同図ｇに示すものである。
大規模集積回路装置において、第１図ｇに示す
様に、絶縁膜としてBPSG膜２１を用いた事によ
り、従来の処理温度でより効果的なリフローを行
う事が出来る為、アスペクト比の大きな回路パタ
ーンの平坦化が出来る。
様に、絶縁膜としてBPSG膜２１を用いた事によ
り、従来の処理温度でより効果的なリフローを行
う事が出来る為、アスペクト比の大きな回路パタ
ーンの平坦化が出来る。
また、コンタクト穴の底部のシリコン基板１表
面と、コンタクト穴でのBPSG膜２１の側壁にバ
リアメタルとしてのチタンシリサイド膜４２を連
続して形成させたのでAlSi膜５とBPSG膜２１と
が直接、接しない為、AlSi膜５中のシリコンが
コンタクト穴部に固相エピタキシヤル成長する現
象を防止できる。これにより、具体的には、１×
1μm2の大きさのコンタクト穴の場合でも、一例
として10Ω以下のオーミツク接触を得る事が出来
る。
面と、コンタクト穴でのBPSG膜２１の側壁にバ
リアメタルとしてのチタンシリサイド膜４２を連
続して形成させたのでAlSi膜５とBPSG膜２１と
が直接、接しない為、AlSi膜５中のシリコンが
コンタクト穴部に固相エピタキシヤル成長する現
象を防止できる。これにより、具体的には、１×
1μm2の大きさのコンタクト穴の場合でも、一例
として10Ω以下のオーミツク接触を得る事が出来
る。
コンタクト穴内のチタンシリサイド膜４２の形
成工程は、第１図ｄ〜ｆに示した通りであるが、
チタンの熱処理による、はい上がり現象を利用し
たので簡単な工程で効果的に形成できる。
成工程は、第１図ｄ〜ｆに示した通りであるが、
チタンの熱処理による、はい上がり現象を利用し
たので簡単な工程で効果的に形成できる。
尚、以上は開口部形成用膜３としてシリコン窒
化膜を用いたものについて説明したが、他の材
料、例えばSiONを主成分とするオキシナイトラ
イド膜を用いてもよい。
化膜を用いたものについて説明したが、他の材
料、例えばSiONを主成分とするオキシナイトラ
イド膜を用いてもよい。
また、シリコン基板１とBPSG膜２１との間に
シリコン熱酸化膜を介在させてもよく、さらにチ
タンシリサイド膜４２はシリコン基板１の主表面
に形成した不純物領域と接触させてもよいことは
明らかである。
シリコン熱酸化膜を介在させてもよく、さらにチ
タンシリサイド膜４２はシリコン基板１の主表面
に形成した不純物領域と接触させてもよいことは
明らかである。
以上の様に、この発明によれば、絶縁膜として
BPSG膜を用い、バリアメタルとしてチタンシリ
サイド膜を形成したので、回路パターンの微細化
にもかかわらず、平坦化を行いながら、熱処理時
にもコンタクト穴部でのシリコン析出もなく、低
抵抗で優れたオーミツク接触を有する半導体装置
を製造できる。また、コンタクト穴底部に作成し
たチタン膜を熱処理によりシリサイド化してコン
タクト穴側壁にはい上がらせたので、簡単な工程
で、コンタクト穴内側にチタンシリサイド膜を形
成することが出来る。
BPSG膜を用い、バリアメタルとしてチタンシリ
サイド膜を形成したので、回路パターンの微細化
にもかかわらず、平坦化を行いながら、熱処理時
にもコンタクト穴部でのシリコン析出もなく、低
抵抗で優れたオーミツク接触を有する半導体装置
を製造できる。また、コンタクト穴底部に作成し
たチタン膜を熱処理によりシリサイド化してコン
タクト穴側壁にはい上がらせたので、簡単な工程
で、コンタクト穴内側にチタンシリサイド膜を形
成することが出来る。
第１図ａ〜ｇは、本発明の一実施例における半
導体装置の各製造工程を示す断面図、第２図は従
来の半導体製造装置を示す断面図、第３図は絶縁
膜にBPSG膜を用いた場合での従来構造の半導体
装置の断面図、第４図は素子の微細化に伴う回路
パターンのアスペクトの増加を示す図である。 １……シリコン基板、２１……BPSG膜、２２
……PSG膜、３……開口部形成用膜（一例とし
てプラズマ窒化膜）、４１……チタン膜、４２…
…チタンシリサイド膜、５……アルミニウムシリ
コン合金膜（代表例、AlSi膜）、６……析出シリ
コン。なお、図中、同一符号は、同一又は相当部
分を示す。
導体装置の各製造工程を示す断面図、第２図は従
来の半導体製造装置を示す断面図、第３図は絶縁
膜にBPSG膜を用いた場合での従来構造の半導体
装置の断面図、第４図は素子の微細化に伴う回路
パターンのアスペクトの増加を示す図である。 １……シリコン基板、２１……BPSG膜、２２
……PSG膜、３……開口部形成用膜（一例とし
てプラズマ窒化膜）、４１……チタン膜、４２…
…チタンシリサイド膜、５……アルミニウムシリ
コン合金膜（代表例、AlSi膜）、６……析出シリ
コン。なお、図中、同一符号は、同一又は相当部
分を示す。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板の主面上にホウ素リンシリケー
トガラス膜（以下BPSG膜と略す）を形成する工
程、上記BPSG膜上に開口部形成用膜を形成する
工程、上記開口部形成用膜を選択的に開口して開
口部を形成する工程、上記開口部より上記BPSG
膜を等方性エツチングする事により、上記BPSG
膜に上記開口部よりも大きいコンタクト穴を形成
する工程、上記コンタクト穴の底部にチタン
（Ti）層を形成する工程、熱処理により上記チタ
ン層をシリサイド化して、上記コンタクト穴底部
並びに側壁に延在してチタンシリサイド膜を形成
する工程、上記チタンシリサイド膜上に、少なく
ともシリコンを含むアルミニウム合金膜を形成す
る工程を含むことを特徴とする半導体装置の製造
方法。 ２ 上記開口部形成用膜がシリコン窒化膜である
ことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 ３ 上記開口部形成用膜がオキシナイトライド膜
（SiONを主成分とする膜）であることを特徴と
する、特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155286A JPS62179723A (ja) | 1986-02-03 | 1986-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155286A JPS62179723A (ja) | 1986-02-03 | 1986-02-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62179723A JPS62179723A (ja) | 1987-08-06 |
| JPH0558564B2 true JPH0558564B2 (ja) | 1993-08-26 |
Family
ID=12058161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155286A Granted JPS62179723A (ja) | 1986-02-03 | 1986-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179723A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021535B2 (en) | 2006-06-13 | 2015-04-28 | Time Warner Cable Enterprises Llc | Methods and apparatus for providing virtual content over a network |
| US9386327B2 (en) | 2006-05-24 | 2016-07-05 | Time Warner Cable Enterprises Llc | Secondary content insertion apparatus and methods |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1986
- 1986-02-03 JP JP2155286A patent/JPS62179723A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9386327B2 (en) | 2006-05-24 | 2016-07-05 | Time Warner Cable Enterprises Llc | Secondary content insertion apparatus and methods |
| US9021535B2 (en) | 2006-06-13 | 2015-04-28 | Time Warner Cable Enterprises Llc | Methods and apparatus for providing virtual content over a network |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62179723A (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380327A2 (en) | Structure of semiconductor device with funnel-shaped inter-level connection | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPH05343404A (ja) | 半導体装置 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPH0558564B2 (ja) | ||
| JPS609159A (ja) | 半導体装置 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| KR900001247B1 (ko) | 반도체 장치 | |
| JP2785557B2 (ja) | 半導体装置の製造方法 | |
| JPH0587144B2 (ja) | ||
| WO1984001471A1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| JPS6160580B2 (ja) | ||
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| KR970005729B1 (ko) | 반도체 장치의 제조방법 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS63111665A (ja) | 半導体装置 | |
| JP3801773B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPH05198789A (ja) | 半導体装置の製造方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH05198790A (ja) | 半導体装置 | |
| JPH05109644A (ja) | 半導体装置の製造方法 |