JP3801773B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3801773B2 JP3801773B2 JP08063498A JP8063498A JP3801773B2 JP 3801773 B2 JP3801773 B2 JP 3801773B2 JP 08063498 A JP08063498 A JP 08063498A JP 8063498 A JP8063498 A JP 8063498A JP 3801773 B2 JP3801773 B2 JP 3801773B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- epitaxial layer
- collector
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【産業上の利用分野】
この発明はバイポーラトランジスタおよびその製造方法に関し、特にたとえば高耐圧化が要求されるパワートランジスタ等に適用される、バイポーラトランジスタに関する。
【0002】
【従来の技術】
この種の従来のバイポーラトランジスタ1の構造を図8に示し、その等価回路を図9に示す。このバイポーラトランジスタ1は、半導体基板2を含み、半導体基板2の上には不純物濃度が高い低抵抗埋込層3が形成され、埋込層3の上には不純物濃度が低いエピタキシャル層4が形成される。また、エピタキシャル層4には、素子分離のための絶縁分離壁5,ベース拡散領域6a,エミッタ拡散領域6bおよび低抵抗埋込層3に至るコレクタ拡散領域6cが形成され、エピタキシャル層4の上には酸化膜7が形成される。そして、酸化膜7の上にはベース拡散領域6aと導通するメタル8a,エミッタ拡散領域6bと導通するメタル8bおよびコレクタ拡散領域6cと導通するメタル8cが形成される。
【0003】
このバイポーラトランジスタ1において装置が高耐圧化するとベース/コレクタ接合における空乏層の広がりが増大する。そして、この空乏層が埋込層3やコレクタ拡散領域6cに接すると装置の電気特性等が変化してしまう。そこで、従来では、これを防止するためにエピタキシャル層4の厚みやベース拡散領域6aとコレクタ拡散領域6cとの間隔を十分に確保するようにしていた。
【0004】
【発明が解決しようとする課題】
従来技術では、ベース拡散領域6aとコレクタ拡散領域6cとの間隔を十分に確保するとともに埋込層3に至るコレクタ拡散領域6cを形成するようにしていたので、電気特性の変化を防止できるとともに抵抗値Rcollを低減して電力損失を抑えることができる。しかしながら、エピタキシャル層4の上面から埋込層3に至るまで不純物を拡散していたのでコレクタ拡散領域6cの形成に長時間を要するという問題点があった。また、コレクタ拡散領域6cや埋込層3は上述のように空乏層に接触しないように形成する必要があるが、コレクタ拡散領域6cの形成時間が長くなるとそれに伴って不純物の横方向への広がりが大きくなり、また、埋込層3がせり上がるため、セルサイズを大きくしたり、エピタキシャル層4の厚みをもっと厚くしたりしなければならないという問題点があった。さらに、コレクタ拡散領域6cを埋込層3に到達させるためには、不純物拡散のための加熱処理を濃度調整と深さ調整の二度に分けて行う必要があり、製造工程が煩雑であるという問題点があった。
【0005】
それゆえに、この発明の主たる目的は、早く簡単に製造でき、しかもセルサイズを小型化できる、バイポーラトランジスタを提供することである。
【0006】
【課題を解決するための手段】
この発明は、半導体基板上に低抵抗埋込層を形成し、低抵抗埋込層上にエピタキシャル層を形成し、エピタキシャル層の上部にエミッタ領域、ベース領域およびコレクタ領域を形成するバイポーラトランジスタの製造方法において、エピタキシャル層の上面に溝を形成し、溝から水平方向に所定間隔を隔てたエピタキシャル層の上面に第1導電型の不純物を拡散してベース領域を形成し、溝から第2導電型の不純物を拡散することによってコレクタ領域の一部を構成するかつ低抵抗埋込層に到達するコレクタ拡散領域を形成し、ベース領域の一部に第2導電型の不純物を拡散してエミッタ領域を形成すると同時に溝から第2導電型の不純物を拡散してコレクタ拡散領域の内側部分に高濃度領域を形成し、溝を配線用のメタルで埋めるようにしたことを特徴とする、バイポーラトランジスタの製造方法である。
【0007】
【作用】
エピタキシャル層の上部に形成された溝から不純物を拡散させて低抵抗埋込層に至るコレクタ拡散領域を形成しているので、コレクタ拡散領域の不純物を拡散させる深さすなわち溝の底部から低抵抗埋込層までの距離が従来技術に比べて溝の深さだけ短くなる。したがって、一度の加熱処理(アニ−ル)によって短時間でコレクタ拡散領域を低抵抗埋込層まで到達させることができる。さらに、コレクタ拡散領域の内側部分の高濃度層とエミッタ領域とを同時に形成できるので、バイポーラトランジスタの製造工程を短縮することができる。
【0008】
【発明の効果】
この発明によれば、コレクタ拡散領域を形成する時間を短縮できるので装置の製造に要する時間を短縮できる。また、コレクタ拡散領域における不純物拡散のための加熱処理(アニール)を二度に分けて行う必要がないので製造工程を簡素化できる。また、不純物の拡散時間を短縮できるので、不純物が横方向へ大きく広がるのを防止できるとともに低抵抗埋込層がせり上がるのを防止でき、セルサイズを小型化できる。
【0009】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0010】
【実施例】
図1に従って、この実施例のバイポーラトランジスタ10の構造を説明する。バイポーラトランジスタ10は、半導体基板12を含み、半導体基板12上には、低抵抗埋込層14およびエピタキシャル層16が形成される。そして、エピタキシャル層16には、素子分離ための絶縁分離壁18および溝20が形成され、溝20から不純物を拡散させることによって低抵抗埋込層14に至るコレクタ拡散領域22が形成される。また、エピタキシャル層16における低抵抗埋込層14の上方には、溝20から横方向へ所定間隔を隔てた位置にベース拡散領域24およびエミッタ拡散領域26が形成される。そして、エピタキシャル層16の上には、溝20と連通する孔28,ベース拡散領域24と連通する孔30およびエミッタ拡散領域26と連通する孔32を有する酸化膜34が形成され、酸化膜34上には、孔28および溝20を通してコレクタ拡散領域22と導通するメタル36,孔30を通してベース拡散領域24と導通するメタル38および孔32を通してエミッタ拡散領域26と導通するメタル40が形成される。
【0011】
バイポーラトランジスタ10を製造する際には、まず、図2(A)に示すように、単結晶シリコン(Si)等からなる半導体基板12上に不純物(AsまたはSb等)を高濃度で拡散させることによってN+低抵抗埋込層14を形成し、半導体基板12および低抵抗埋込層14上に不純物濃度の低いNエピタキシャル層16をCVD法によって形成する。そして、このエピタキシャル層16に不純物(B等)を拡散させることによってP+絶縁分離壁18を形成するとともに、低抵抗埋込層14上方の所定位置に不純物(B等)を拡散させることによってPベース拡散領域24を形成し、さらに、エピタキシャル層16上に酸化シリコン(SiO2 )等からなる酸化膜34を熱酸化法やCVD法によって成膜する。そして、図2(B)に示すように、酸化膜34をパターン形成したレジスト42でマスクし、エッチングによって酸化膜34に孔28を形成し、さらにRIE(反応性イオンエッチング)によってエピタキシャル層16に所定深さの溝20を形成する。続いて、レジスト42を剥離して前洗浄した後、図2(C)に示すように、溝20からエピタキシャル層16に不純物(P,As,Sb等)を高濃度で拡散させることによってN+コレクタ拡散領域22を形成する。
【0012】
そして、図3(D)に示すように、酸化膜34をパターン形成したレジスト44でマスクしてエッチングし、ベース拡散領域24上の酸化膜34に孔32を形成し、孔32からベース拡散領域24に不純物(P,As,Sb等)を拡散させることによってNエミッタ拡散領域26を形成する。続いて、レジスト44を剥離した後、図3(E)に示すように、酸化膜34をパターン形成したレジスト46でマスクしてエッチングし、酸化膜34にベース拡散領域24に至る孔30を形成するとともに溝20および孔32の内面に形成された熱酸化膜を除去する。。そして、レジスト46を剥離した後、図3(F)に示すように、酸化膜34上にコレクタ拡散領域22と導通するメタル36,ベース拡散領域24と導通するメタル38およびエミッタ拡散領域26と導通するメタル40を形成する。
【0013】
この実施例によれば、エピタキシャル層16に溝20を形成し、この溝20から不純物(P,As,Sb等)を拡散させることによって低抵抗埋込層14に至るコレクタ拡散領域22を形成するようにしているので、不純物の拡散時間を短縮でき、装置の製造に要する時間を短縮できる。また、不純物の拡散時間を短縮できることから、コレクタ拡散領域22が横方向へ大きく拡大したり低抵抗埋込層14がせり上がるのを防止できるので、コレクタ拡散領域22とベース拡散領域24および絶縁分離壁18との間隔やベース拡散領域24と低抵抗埋込層14との間隔を十分に確保しつつセルサイズを小型化でき、集積度を上げられるとともにコストを低減できる。さらに、コレクタ拡散領域22の不純物を拡散させる工程は、図2(C)に示す一工程だけでよいので、二度に分けて加熱処理していた従来技術に比べて製造工程を簡素化でき、付属工程に伴う汚染やオペミス等のリスクを回避できる。
【0014】
なお、上述の実施例では、図3(D)に示す工程において、溝20をレジスト44でマスクしてエミッタ拡散領域26を形成しているが、たとえば、図4に示すように、コレクタ拡散領域22にも不純物を同時に拡散させて、コレクタ拡散領域22の内側部分に高濃度領域22aを形成するようにしてもよい。
また、上述の実施例では、コレクタ拡散領域22とエミッタ拡散領域26とを別々に形成しているが、たとえば図5に示すように、溝20および孔32から不純物を同時に拡散させることによって、コレクタ拡散領域22とエミッタ拡散領域26とを同時に形成するようにしてもよい。
【0015】
また、溝20が深くなるとメタル36のカバレッジが悪くなり、溝20において配線抵抗値の増大や断線の恐れが生じるので、たとえば図6(A)および図6(B)または図7(A)および図7(B)に示すように、溝20の近傍の酸化膜34に孔48を形成し、この孔48から不純物(P,As,Sb等)を拡散させることによってコレクタ拡散領域22と導通するN+低抵抗領域50を形成し、この低抵抗領域50にメタル36を接続するようにしてもよい。この場合には、メタル36を十分なカバレッジで低抵抗領域50に接続することができるので、配線抵抗値の増大や断線の問題は生じない。
【図面の簡単な説明】
【図1】この発明の一実施例を示す図解図である。
【図2】図1実施例の製造方法を示す図解図である。
【図3】図1実施例の製造方法を示す図解図である。
【図4】この発明の他の実施例を示す図解図である。
【図5】この発明の他の実施例を示す図解図である。
【図6】この発明の他の実施例を示す図解図である。
【図7】この発明の他の実施例を示す図解図である。
【図8】従来技術を示す図解図である。
【図9】従来技術の等価回路図である。
【符号の説明】
10 …バイポーラトランジスタ
12 …半導体基板
14 …低抵抗埋込層
16 …エピタキシャル層
18 …絶縁分離壁
20 …溝
22 …コレクタ拡散領域
24 …ベース拡散領域
26 …エミッタ拡散領域
34 …酸化膜
36,38,40 …メタル(配線用)
Claims (2)
- 半導体基板上に低抵抗埋込層を形成し、前記低抵抗埋込層上にエピタキシャル層を形成し、前記エピタキシャル層の上部にエミッタ領域、ベース領域およびコレクタ領域を形成するバイポーラトランジスタの製造方法において、
前記エピタキシャル層の上面に溝を形成し、
前記溝から水平方向に所定間隔を隔てた前記エピタキシャル層の上面に第1導電型の不純物を拡散して前記ベース領域を形成し、
前記溝から第2導電型の不純物を拡散することによって前記コレクタ領域の一部を構成するかつ前記低抵抗埋込層に到達するコレクタ拡散領域を形成し、
前記ベース領域の一部に前記第2導電型の不純物を拡散して前記エミッタ領域を形成すると同時に前記溝から前記第2導電型の不純物を拡散して前記コレクタ拡散領域の内側部分に高濃度領域を形成し、
前記溝を配線用のメタルで埋めるようにしたことを特徴とする、バイポーラトランジスタの製造方法。 - 前記溝の近傍における前記エピタキシャル層の上面に前記第2導電型の不純物を拡散させて、前記コレクタ拡散領域と少なくとも一部が重なる低抵抗領域を形成し、前記低抵抗領域に前記配線用のメタルを接続するようにした、請求項1記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08063498A JP3801773B2 (ja) | 1998-03-27 | 1998-03-27 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08063498A JP3801773B2 (ja) | 1998-03-27 | 1998-03-27 | バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11283989A JPH11283989A (ja) | 1999-10-15 |
JP3801773B2 true JP3801773B2 (ja) | 2006-07-26 |
Family
ID=13723809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08063498A Expired - Lifetime JP3801773B2 (ja) | 1998-03-27 | 1998-03-27 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3801773B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018018950A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社沖データ | 半導体装置、発光素子アレイ、光プリントヘッド、及び半導体装置の製造方法 |
-
1998
- 1998-03-27 JP JP08063498A patent/JP3801773B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11283989A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050191818A1 (en) | Integrated circuit with a strongly-conductive buried layer | |
US4980748A (en) | Semiconductor device made with a trenching process | |
KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
JPH10242440A (ja) | 半導体装置およびその製造方法 | |
JP3703643B2 (ja) | 半導体装置およびその製造方法 | |
JP3801773B2 (ja) | バイポーラトランジスタの製造方法 | |
US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
JPH11233616A (ja) | 半導体装置及びその製造方法 | |
JPH02153534A (ja) | 半導体装置の製造方法 | |
JPS6237543B2 (ja) | ||
JP2565161B2 (ja) | 半導体装置の製造方法 | |
JPH0491481A (ja) | Mis電界効果トランジスタ | |
JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
JP3156592B2 (ja) | 半導体装置及びその製造方法 | |
JPH05109648A (ja) | 半導体装置の製造方法 | |
KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
JPS596579A (ja) | 半導体装置 | |
JPH11307767A (ja) | 絶縁ゲート型半導体装置 | |
JPS6295869A (ja) | 半導体装置 | |
JPH0258781B2 (ja) | ||
JPH0621072A (ja) | 半導体装置及びその製造方法 | |
JPH0571191B2 (ja) | ||
JPH07193082A (ja) | 半導体装置およびその製造方法 | |
JPH10256536A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |