JPH10242440A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10242440A
JPH10242440A JP9045092A JP4509297A JPH10242440A JP H10242440 A JPH10242440 A JP H10242440A JP 9045092 A JP9045092 A JP 9045092A JP 4509297 A JP4509297 A JP 4509297A JP H10242440 A JPH10242440 A JP H10242440A
Authority
JP
Japan
Prior art keywords
collector
region
insulating film
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9045092A
Other languages
English (en)
Other versions
JP3075204B2 (ja
Inventor
Ryusuke Hashimoto
隆介 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09045092A priority Critical patent/JP3075204B2/ja
Priority to US09/031,104 priority patent/US6028344A/en
Priority to DE19808333A priority patent/DE19808333A1/de
Priority to KR1019980006605A priority patent/KR100292905B1/ko
Publication of JPH10242440A publication Critical patent/JPH10242440A/ja
Application granted granted Critical
Publication of JP3075204B2 publication Critical patent/JP3075204B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 コレクタ埋め込み層が素子の直下の全領域に
形成されるバイポーラトランジスタでは、コレクタとベ
ース間の寄生容量が大きく高周波動作が困難となる。 【解決手段】 半導体支持基板２と単結晶半導体層１と
の間に第１および第２の絶縁膜３，４が形成された基板
が用いられ、かつ前記単結晶半導体層１にバイポーラト
ランジスタを含む素子が形成され、第１の絶縁膜３は素
子の直下領域の一部が除去され、この除去された部分に
多結晶シリコン等の半導体１２が埋め込まれ、この埋め
込まれた半導体１２がコレクタ埋め込み層１２ａとして
構成される。コレクタ埋め込み層１２ａがコレタタ引き
出し領域１２ｂからエミッタ領域１０の直下までの必要
な領域のみに形成されるため、コレタタとベース間の寄
生容量が低減される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コレクタ埋め込み
層およびその引き出し電極を有するバイポーラトランジ
スタを含む半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】従来のこの種のバイポーラトランジスタ
の一例を図５にその製造工程と共に示す。この例は特開
平８−１３９１８０号公報に記載の技術である。この技
術では、図５（ａ）のように、Ｎ型単結晶シリコン基板
２１の表面に多結晶シリコン層２３を成長し、この多結
晶シリコン層２３の表面にシリコン酸化膜２４を形成
し、さらにその上にシリコン支持基板２２を貼り合わ
せ、かつ単結晶シリコン基板１の表面を研磨したＳＯＩ
基板が用いられる。そして、図５（ｂ）のように、前記
シリコン基板２１の表面からシリコン酸化膜２４に達す
るまで素子分離用溝２５を形成し、この溝にシリコン酸
化膜２６を埋め込む。続いて、前記多結晶シリコン層２
３に達するコレクタ引き出し用溝２７を形成し、この溝
２７に多結晶シリコン２８を埋め込む。続いて、図５
（ｃ）のように、表面の一部露出している多結晶シリコ
ン２８に選択的にリンをイオン注入により導入する。し
かる上で熱処理を加えてリンを多結晶シリコン層２３へ
拡散し、Ｎ型のコレクタ引き出し層２８ａ、および埋め
込みコレタタ層２３ａを形成する。次に、前記Ｎ型単結
晶シリコン基板２１に対してボロンをイオン注入により
選択的に導入してＰ型のベース領域２９を、続いてベー
ス領域２９の一部に砒素を導入してエミッタ領域３０を
それぞれ形成する。さらに、ベース領域２９、エミッタ
領域３０上に設けたシリコン酸化膜３１にそれぞれ開口
部を設けた後、コレクタ電極３２、エミツタ電極３３、
ベース電極３４を形成する。
【０００３】この技術によれば、多結晶シリコン２８を
溝２７に埋設してコレタタ埋め込み層２３ａにつながる
コレタタ引き出し領域２８ａを形成する方法は、素子領
域の下層にあらかじめコレクタ埋め込み層２３ａを形成
しておき、その後にシリコン基板２１の表面からコレク
タ埋め込み層２３ａに達する深さまで不純物を拡散して
コレタタ引き出し領域を形成する方法に比べ、コレクタ
とベース間の距離を短くすることができ、素子の微細化
が可能になる。また、Ｎ型単結晶シリコン基板２１の下
に多結晶シリコン層２３が形成されているため、ＳＯＩ
基板を用いて半導体素子を形成する際に、この多結晶シ
リコン層２３に任意の不純物を導入することで容易に任
意の導電型のコレタタ埋め込み層２３ａを形成すること
が可能になる。その結果、半導体装置のレイアウトが決
定される前でもＳＯＩ基板を製造しておくことが可能に
なり、製造時間の短縮が可能になる。さらに、ＳＯＩ基
板の製造時にエピタキシャル層を形成する必要がなく、
製造が容易になる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来構成のバイポーラトランジスタの構造では、素子分離
用の溝により区画された素子領域となるＮ型シリコン基
板２１の全領域にわたってコレクタ埋め込み層２３ａと
してＮ型領域が形成されているために、コレクタとベー
ス間の寄生容量が大きいという問題がある。このため、
バイポーラトランジスタの高周波特性の向上を図る上で
問題となる。これに対処するためには、コレクタ埋め込
み層を選択的に形成することが要求されるが、そのため
にはコレクタ埋め込み層を形成するためのフォトリソグ
ラフィ工程が必要であり、製造工程が複雑化されること
になる。
【０００５】本発明の目的は、コレタタとベース間の寄
生容量が小さく、高周波特性の優れたパイポーラトラン
ジスタを含む半導体装置およびその製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明は、半導体支持基
板と単結晶半導体層との間に第１および第２の絶縁膜が
形成された基板が用いられ、かつこの単結晶半導体層に
バイポーラトランジスタを含む素子が形成されてなる半
導体装置において、第２の絶縁膜は素子の直下領域の一
部が除去され、この除去された部分に半導体が埋め込ま
れ、この埋め込まれた半導体がコレクタ埋め込み層とし
て構成されていることを特徴とする。このコレクタ埋め
込み層には単結晶半導体層の表面から深さ方向に形成さ
れたコレクタ引き出し領域が接続されており、かつコレ
クタ埋め込み層はコレクタ引き出し領域からエミッタ直
下の領域まで延設されている。コレクタ埋め込み層がコ
レタタ引き出し領域からエミッタ直下までの必要な領域
のみに形成されるため、コレタタとベース間の寄生容量
が低減される。
【０００７】また、本発明の製造方法は、半導体支持基
板と単結晶半導体層との間に第１および第２の絶縁膜が
形成された基板が用いられ、単結晶半導体層の表面から
第２の絶縁膜まで達する引き出し用溝を形成する工程
と、この引き出し用溝を通して前記第２の絶縁膜を横方
向に所定領域にわたって選択的に除去する工程と、この
第２の絶縁膜が除去された部分と前記引き出し用溝に半
導体を埋め込んでコレクタ埋め込み層とコレクタ引き出
し領域を形成する工程と、前記コレクタ埋め込み層上の
前記単結晶半導体層に素子を形成する工程を含んでい
る。コレクタ埋め込み層を形成するためのフォトリソグ
ラフィ工程が不要であり、製造工数が煩雑化されること
はない。
【０００８】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の断
面図である。基板として、Ｎ型単結晶シリコン基板１と
シリコン支持基板２との間にシリコン酸化膜３およびシ
リコン窒化膜４からなる絶縁膜を介在させたＳＯＩ基根
が用いられている。素子分離用溝５は前記単結晶シリコ
ン基板１の表面から前記シリコン支持基板２に達するま
で開設された溝の内面にシリコン窒化膜７が形成され、
このシリコン窒化膜７内にシリコン酸化膜６が埋め込ま
れた構成とされている。また、この素子分離用溝５によ
って区画された前記単結晶シリコン基板１の素子領域に
形成されているバイポーラトランジスタのコレクタは、
前記シリコン酸化膜３の一部を除去し、その代わりに埋
設されたＮ型の多結晶シリコン膜１２により形成された
コレクタ埋め込み層１２ａと、前記単結晶シリコン基板
１の表面からこのコレクタ埋め込み層にまで達するコレ
クタ引き出し領域１２ｂにより形成されている。また、
前記素子領域には、Ｐ型不純物が拡散されたベース領域
９と、このベース領域９内にＮ型不純物が拡散されたエ
ミツタ領域１０とが形成されている。また、前記単結晶
シリコン基板１の表面にはシリコン窒化膜８が形成さ
れ、これに開口された箇所にコレクタ電極１３、エミッ
タ電極１４、ベース電極１５が形成されている。
【０００９】この構成のバイポーラトランジスタでは、
コレクタ埋め込み層１２ａとなる多結晶シリコン１２が
コレタタ引き出し用領域１２ｂからエミツタ領域１０の
直下までの領域にのみ形成されているため、従来の埋め
込み層がベースを含む全面に形成されている場合に比べ
て、コレタタとベース間の寄生容量を低減することが可
能となる。因みに、図１の構成の場合には、寄生容量を
１５％程度低減することが可能である。
【００１０】図２及び図３は図１の半導体装置の製造方
法を工程順に示す断面図である。先ず、図２（ａ）にお
いて、Ｎ型単結晶シリコン基板１の一方の面にシリコン
酸化膜３とシリコン窒化膜４を順次形成し、その上にシ
リコン支持基板を貼り合わせ、かつ前記単結晶シリコン
基板１の他方の面を研磨してＳＯＩ基板を形成する。そ
して、前記単結晶シリコン基板１の表面から前記シリコ
ン支持基板にまで達するように、異方性エッチングより
素子分離用溝５を開設する。そして、この素子分離用溝
５を含む全面にシリコン窒化膜７を成長し、かつその上
にシリコン酸化膜６を埋め込み、その後に単結晶シリコ
ン基板１の表面の前記シリコン酸化膜とシリコン窒化膜
とをエッチングバックすることにより、前記素子分離用
溝５の内側面および底面にシリコン窒化膜７が形成さ
れ、かつその内部にシリコン酸化膜６が埋め込まれた構
成が形成される。その後、前記単結晶シリコン基板１の
表面にシリコン窒化膜８を形成する。
【００１１】次に、図２（ｂ）のように、前記素子分離
溝によって区画された前記単結晶シリコン基板１の素子
領域にボロンを選択的にイオン注入することによりＰ型
ベース領域９を形成する。さらに、このベース領域の一
部に砒素をイオン注入することによりＮ型エミツタ領域
１０を形成する。しかる上で、前記単結晶シリコン基板
１の表面から異方性エッチング等により前記シリコン酸
化膜３に達するまでコレクタ引き出し用溝１１を開設す
る。
【００１２】次に、図３（ａ）のように、前記コレクタ
引き出し用溝１１を通して弗酸を主成分とするウェット
エッチングを行い、前記シリコン酸化膜３を一部除去す
る。このとき、シリコン酸化膜３のエッチング領域は、
前記エミッタ領域１０のほぼ直下に到達する領域まで行
う。このとき、反対方向へも、同じようにエッチングさ
れるが、素子分離用溝１１の側壁に形成されているシリ
コン窒化膜７によりその進行が阻止される。
【００１３】次に、図３（ｂ）のように、前記シリコン
酸化膜３が除去された部分およびコレタタ引き出し用溝
１１の内部に選択シリコン成長法を用いてリンがドーピ
ングされた多結晶シリコン１２を埋め込む。これによ
り、前記シリコン酸化膜３が除去された領域に、多結晶
シリコンからなるＮ型のコレクタ埋め込み層１２ａが形
成され、前記コレクタ引き出し用溝１１内に同じく多結
晶シリコンからなるＮ型のコレクタ引き出し層１２ｂが
形成される。
【００１４】その後、図１に示したように、前記ベース
領域９およびエミッタ領域１０のシリコン窒化膜８にそ
れぞれ開口を設け、スパッタ法により２μｍ程度のアル
ミニウムを形成してこれを所要のパターンに選択エッチ
ングすることで前記したコレタタ電極１３、エミツタ電
極１４、ベ←ス電極１５を形成する。
【００１５】この製造方法では、コレクタ引き出し用溝
１１を形成した後に、続けてウェットエッチングを行う
工程を付加するだけで図１の構成が製造できるため、コ
レクタ埋め込み層１２ａを形成するためのフォトリソグ
ラフィ工程が不要となり、製造工程が複雑化することは
ない。
【００１６】図４は、本発明の第２の実施形態の断面図
である。この第２の実施形態では、コレクタ埋め込み層
１２ａおよびコレクタ引き出し領域１２ｂを第１の実施
形態と同様に多結晶シリコン１２で形成するとともに、
特にコレクタ引き出し領域１２ｂの内部にタングステン
１６が埋め込まれていることが特徴とされている。この
ように、多結晶シリコンより低抵抗のタングステンを用
いることで、コレクタ引き出し領域１２ｂの抵抗を下げ
ることができ、この領域が全て多結晶シリコンで構成さ
れている場合に比べてコレタタ抵抗を２０％低減するこ
とが可能となる。
【００１７】なお、この第２の実施形態の製造方法は、
第１の実施形態の図３（ｂ）で示した工程において、シ
リコン酸化膜３の除去された部分およびコレタタ引き出
し用溝１１に多結晶シリコン１２を埋め込んだ後、コレ
クタ引き出し用溝１１内の多結晶シリコン１２を異方性
エッチングする。これにより、コレクタ引き出し溝１１
の側壁には多結晶シリコン１２が残り、この多結晶シリ
コン１２を除去した領域にタングステンを埋め込むこと
により製造が可能である。なお、タングステンに代え
て、モリブデン、銅などの他の低抵抗な金属を用いるこ
とも可能である。
【００１８】
【発明の効果】以上説明したように本発明は、ＳＯＩ基
板の第２の絶縁膜の一部を素子直下において除去し、こ
の除去された領域に半導体を埋め込んでコレクタ埋め込
み層を形成しているため、素子直下の一部の領域にのみ
コレクタ埋め込み層が存在し、コレクタとベース間の寄
生容量を低減することが可能となる。また、このコレク
タ埋め込み層の形成に際しては、第２の絶縁膜を一部除
去し、この除去した領域に半導体を埋め込むことにより
形成するため、コレクタ埋め込み層を形成するためのフ
ォトリソグラフィ工程が不要であり、製造工程が煩雑化
されることもない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の構造を
示す断面図である。
【図２】図１の半導体装置の製造方法を工程順に示す断
面図のその１である。
【図３】図１の半導体装置の製造方法を工程順に示す断
面図のその２である。
【図４】本発明の第２の実施形態の半導体装置の構造を
示す断面図である。
【図５】従来の半導体装置の一例を製造工程順に示す断
面図である。
【符号の説明】
１ Ｎ型単結晶シリコン基板 ２ シリコン支持基板 ３ シリコン酸化膜 ４ シリコン窒化膜 ５ 素子分離用溝 ６ シリコン酸化膜 ７ シリコン窒化膜 ８ シリコン窒化膜 ９ ベース領域 １０ エミッタ領域 １１ コレクタ引き出し用溝 １２ 多結晶シリコン １２ａ コレクタ埋め込み層 １２ｂ コレクタ引き出し領域 １３ コレクタ電極 １４ エミッタ電極 １５ ベース電極 １６ タングステン

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体支持基板と、この半導体支持基板
    上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
    形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
    された単結晶半導体層により構成される基板が用いら
    れ、前記単結晶半導体層にバイポーラトランジスタを含
    む素子が形成されてなる半導体装置において、前記第２
    の絶縁膜は前記素子の直下領域の一部が除去され、この
    除去された部分に半導体が埋め込まれ、この埋め込まれ
    た半導体がコレクタ埋め込み層として構成されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記コレクタ埋め込み層には前記単結晶
    半導体層の表面から深さ方向に形成されたコレクタ引き
    出し領域が接続されており、かつ前記コレクタ埋め込み
    層は前記コレクタ引き出し領域からエミッタ直下の領域
    まで延設されている請求項１の半導体装置。
  3. 【請求項３】 前記コレクタ埋め込み層とコレクタ引き
    出し領域は多結晶シリコンで構成される請求項２の半導
    体装置。
  4. 【請求項４】 前記第１の絶縁膜がシリコン窒化膜、前
    記第２の絶縁膜がシリコン酸化膜であることを特徴とす
    る請求項３の半導体装置。
  5. 【請求項５】 前記コレタタ引き出し領域の少なくとも
    一部が金属で構成されている請求項３または４の半導体
    装置。
  6. 【請求項６】 半導体支持基板と、この半導体支持基板
    上に形成された第１の絶縁膜と、前記第１の絶縁膜上に
    形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
    された単結晶半導体層により構成される基板が用いら
    れ、前記単結晶半導体層の表面から前記第２の絶縁膜ま
    で達する引き出し用溝を形成する工程と、この引き出し
    用溝を通して前記第２の絶縁膜を横方向に所定領域にわ
    たって選択的に除去する工程と、この第２の絶縁膜が除
    去された部分と前記引き出し用溝に半導体を埋め込んで
    コレクタ埋め込み層とコレクタ引き出し領域を形成する
    工程と、前記コレクタ埋め込み層上の前記単結晶半導体
    層に素子を形成する工程を含むことを特徴とする半導体
    装置の製造方法。
JP09045092A 1997-02-28 1997-02-28 半導体装置の製造方法 Expired - Lifetime JP3075204B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09045092A JP3075204B2 (ja) 1997-02-28 1997-02-28 半導体装置の製造方法
US09/031,104 US6028344A (en) 1997-02-28 1998-02-26 Bipolar transistor on a semiconductor-on-insulator substrate
DE19808333A DE19808333A1 (de) 1997-02-28 1998-02-27 Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator
KR1019980006605A KR100292905B1 (ko) 1997-02-28 1998-02-28 절연체상의반도체기판상의바이폴라트랜지스터및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09045092A JP3075204B2 (ja) 1997-02-28 1997-02-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10242440A true JPH10242440A (ja) 1998-09-11
JP3075204B2 JP3075204B2 (ja) 2000-08-14

Family

ID=12709678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09045092A Expired - Lifetime JP3075204B2 (ja) 1997-02-28 1997-02-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6028344A (ja)
JP (1) JP3075204B2 (ja)
KR (1) KR100292905B1 (ja)
DE (1) DE19808333A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414317B1 (ko) * 2000-04-27 2004-01-07 미쓰비시덴키 가부시키가이샤 바이폴라 트랜지스터를 포함하는 반도체 장치
JP2013118317A (ja) * 2011-12-05 2013-06-13 Renesas Electronics Corp 半導体装置およびその製造方法
KR20140022881A (ko) * 2011-04-14 2014-02-25 로베르트 보쉬 게엠베하 매입형 플러그를 갖춘 웨이퍼

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738012T2 (de) * 1996-11-26 2007-12-13 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleitervorrichtung und deren Herstellungsverfahren
JP2001237249A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
JP2002222938A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置
JP2002359310A (ja) * 2001-05-30 2002-12-13 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
FR2845522A1 (fr) * 2002-10-03 2004-04-09 St Microelectronics Sa Circuit integre a couche enterree fortement conductrice
US7534680B2 (en) * 2003-11-19 2009-05-19 Electronics And Telecommunications Research Institute Bipolar transistor, BiCMOS device, and method for fabricating thereof
KR100554465B1 (ko) * 2003-11-19 2006-03-03 한국전자통신연구원 ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
KR100812079B1 (ko) * 2006-08-22 2008-03-07 동부일렉트로닉스 주식회사 수직형 바이폴라 접합 트랜지스터 및 그 제조 방법, 이를갖는 씨모스 이미지 센서 및 그 제조 방법
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN102534533B (zh) * 2012-01-26 2014-03-05 云南大学 磁控溅射技术制备硅基锗量子点的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404658A (en) * 1980-03-12 1983-09-13 Harris Corporation Mesa bipolar memory cell and method of fabrication
JPS6063961A (ja) * 1983-08-30 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
JPH03203333A (ja) * 1989-12-29 1991-09-05 Sony Corp 半導体装置及びその製法
JPH0462847A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
JPH04106932A (ja) * 1990-08-27 1992-04-08 Fujitsu Ltd バイポーラトランジスタの製造方法
US5256896A (en) * 1991-08-30 1993-10-26 International Business Machines Corporation Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
JPH0685177A (ja) * 1992-08-31 1994-03-25 Hitachi Ltd 半導体集積回路装置
JPH06104273A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 半導体装置
JPH07106412A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 半導体装置およびその製造方法
JP2654607B2 (ja) * 1994-09-22 1997-09-17 日本電気株式会社 半導体装置の製造方法
JP2674533B2 (ja) * 1994-11-14 1997-11-12 日本電気株式会社 Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法
US5444014A (en) * 1994-12-16 1995-08-22 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414317B1 (ko) * 2000-04-27 2004-01-07 미쓰비시덴키 가부시키가이샤 바이폴라 트랜지스터를 포함하는 반도체 장치
KR20140022881A (ko) * 2011-04-14 2014-02-25 로베르트 보쉬 게엠베하 매입형 플러그를 갖춘 웨이퍼
JP2014515884A (ja) * 2011-04-14 2014-07-03 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング リセスしたプラグを有するウェハ
KR101880326B1 (ko) * 2011-04-14 2018-07-19 로베르트 보쉬 게엠베하 매입형 플러그를 갖춘 웨이퍼
JP2013118317A (ja) * 2011-12-05 2013-06-13 Renesas Electronics Corp 半導体装置およびその製造方法
US9343527B2 (en) 2011-12-05 2016-05-17 Renesas Electronics Corporation Semiconductor device including an isolation film buried in a groove

Also Published As

Publication number Publication date
US6028344A (en) 2000-02-22
KR100292905B1 (ko) 2002-01-16
DE19808333A1 (de) 1998-09-10
JP3075204B2 (ja) 2000-08-14
KR19980071857A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JP2606141B2 (ja) 半導体装置およびその製造方法
US4641416A (en) Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter
JPH04266047A (ja) 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
US5856700A (en) Semiconductor device with doped semiconductor and dielectric trench sidewall layers
JP3075204B2 (ja) 半導体装置の製造方法
JP4069100B2 (ja) 自己整合型バイポーラ・トランジスタ及びこれの製作方法
JP2654607B2 (ja) 半導体装置の製造方法
US6803642B2 (en) Bipolar device having non-uniform depth base-emitter junction
JP3142336B2 (ja) 半導体装置及びその製造方法
JP2669377B2 (ja) 半導体装置の製造方法
JPS60241261A (ja) 半導体装置およびその製造方法
JPS6324672A (ja) 半導体装置の製造方法
US20050037586A1 (en) Method for manufacturing a bipolar transistor
US20020113233A1 (en) Integrated circuit having photodiode device and associated fabrication process
JP3166729B2 (ja) 半導体装置の製造方法
JP3207561B2 (ja) 半導体集積回路およびその製造方法
KR0152546B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
JPS60244036A (ja) 半導体装置とその製造方法
JP3351661B2 (ja) 半導体装置およびその製造方法
JP3219191B2 (ja) 半導体装置の製造方法
JP3134830B2 (ja) 半導体装置の製造方法
JPH11214401A (ja) 半導体装置の製造方法
JPH0766284A (ja) 半導体装置の製造方法
JPH04294543A (ja) 半導体装置の製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法