KR20140022881A - 매입형 플러그를 갖춘 웨이퍼 - Google Patents

매입형 플러그를 갖춘 웨이퍼 Download PDF

Info

Publication number
KR20140022881A
KR20140022881A KR1020137029835A KR20137029835A KR20140022881A KR 20140022881 A KR20140022881 A KR 20140022881A KR 1020137029835 A KR1020137029835 A KR 1020137029835A KR 20137029835 A KR20137029835 A KR 20137029835A KR 20140022881 A KR20140022881 A KR 20140022881A
Authority
KR
South Korea
Prior art keywords
layer
trench
trench portion
plug
oxide layer
Prior art date
Application number
KR1020137029835A
Other languages
English (en)
Other versions
KR101880326B1 (ko
Inventor
앤드류 비. 그래험
개리 야마
개리 오'브라이언
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20140022881A publication Critical patent/KR20140022881A/ko
Application granted granted Critical
Publication of KR101880326B1 publication Critical patent/KR101880326B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00126—Static structures not provided for in groups B81C1/00031 - B81C1/00119
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors

Abstract

일 실시예에서, 플러그를 형성하는 방법은 기부 층을 제공하는 단계, 기부 층의 상부 표면 위에 중간 산화물 층을 제공하는 단계, 중간 산화물 층의 상부 표면 위에 상부 층을 제공하는 단계, 상부 층을 통해 연장되는 제1 트렌치 부분, 산화물 층을 통해 연장되는 제2 트렌치 부분, 및 기부 층 내로 연장되는 제3 트렌치 부분을 포함하는 트렌치를 에칭하는 단계, 제3 트렌치 부분 내에 제1 재료 부분을 침착시키는 단계, 제2 트렌치 부분 내에 제2 재료 부분을 침착시키는 단계, 및 제1 트렌치 부분 내에 제3 재료 부분을 침착시키는 단계를 포함한다.

Description

매입형 플러그를 갖춘 웨이퍼{WAFER WITH RECESSED PLUG}
본 출원은 2011년 4월 14일자로 출원된 미국 가출원 제61/475,457호의 이익을 주장한다.
본 발명은 미세 기계 전자 시스템(MEMS) 소자 또는 반도체 소자에 사용되는 바와 같은 웨이퍼 및 기판에 관한 것이다.
소자 격리는 전형적으로 실리콘의 국부적 산화("LOCOS") 또는 얕은 트렌치 격리("STI") 기술을 사용하여 달성된다. STI 소자 격리 기술에서, 격리는 전형적으로 두 인접 활성 영역이 되도록 예정되는 층 내에 오목홈 또는 트렌치를 형성하고 트렌치를 절연 재료로 충전함으로써 달성된다. 전형적으로 질화물 재료인 트렌치 내의 재료는 스페이서로 불리운다. 질화물 스페이서가 전기 절연에 더하여 또한 유체 장벽으로서 사용될 수 있다.
STI는 종래의 두꺼운 산화막 격리(LOCOS)를 사용할 때 직면하는 표면 형태 불규칙을 회피함으로써 보다 높은 패킹 밀도, 개선된 격리 및 보다 큰 평탄도를 제공하는 데 이롭다. 특히, 질화물과 같은 마스크를 사용한 열장(thermal field) 산화물의 성장이 활성 영역 내로의 산화물의 침입을 초래하며; 이러한 침입은 버즈 비크 효과(bird's beak effect)로 불리운다.
그러나, STI를 사용한 격리는 몇몇 제약을 갖는다. 예를 들어, 유체(기체 및 액체)에 대해 스페이서와 밑에 있는 기판의 접합부를 따라 비교적 짧은 확산 경로가 있다. 따라서, 증가된 누출 가능성이 존재한다. 또한, 스페이서가 기판 층의 표면상에 침착되기 때문에, 스페이서가 스페이서와 밑에 있는 기판의 접합부에서 전단력에 취약하여 누출 및 심지어는 소자의 고장을 초래할 수 있다.
따라서, 공지된 플러그의 하나 이상의 문제를 극복하는 플러그 및 플러그 형성 방법이 필요하다. 이러한 플러그 및 플러그 형성 방법이 플러그를 지나 확산 경로를 증가시킬 수 있으면 이로울 것이다. 또한, 이러한 플러그 및 플러그 형성 방법이 플러그-기판간 층 계면의 강도를 증가시킬 수 있으면 이로울 것이다.
일 실시예에서, 플러그를 형성하는 방법은 기부 층을 제공하는 단계, 기부 층의 상부 표면 위에 중간 산화물 층을 제공하는 단계, 중간 산화물 층의 상부 표면 위에 상부 층을 제공하는 단계, 상부 층을 통해 연장되는 제1 트렌치 부분, 산화물 층을 통해 연장되는 제2 트렌치 부분, 및 기부 층 내로 연장되는 제3 트렌치 부분을 포함하는 트렌치를 에칭하는 단계, 제3 트렌치 부분 내에 제1 재료 부분을 침착시키는 단계, 제2 트렌치 부분 내에 제2 재료 부분을 침착시키는 단계, 및 제1 트렌치 부분 내에 제3 재료 부분을 침착시키는 단계를 포함한다.
다른 실시예에서, 웨이퍼는 기부 층, 기부 층의 상부 표면 위의 중간 산화물 층, 중간 산화물 층의 상부 표면 위의 상부 층, 상부 층을 통해 연장되는 제1 트렌치 부분, 산화물 층을 통해 연장되는 제2 트렌치 부분, 및 단지 부분적으로 기부 층 내로 연장되는 제3 트렌치 부분을 포함하는 트렌치, 및 플러그 - 플러그는 제3 트렌치 부분 내에 침착되는 제1 재료 부분, 제2 트렌치 부분 내에 침착되는 제2 재료 부분, 및 제1 트렌치 부분 내에 침착되는 제3 재료 부분을 포함함 - 를 포함한다.
도 1은 본 발명의 원리에 따라 웨이퍼의 기부 또는 기판 층 내로 연장되는 오목홈 부분을 갖춘 플러그를 포함하는 웨이퍼의 부분 단면도를 도시한다.
도 2는 내부에 플러그가 형성될 수 있는 기부 층, 중간 층 및 상부 층을 포함하는 웨이퍼의 부분 단면도를 도시한다.
도 3은 상부 층과 중간 층을 통해 부분적으로 기부 층 내로 형성되는 트렌치를 갖춘 도 2의 웨이퍼의 부분 단면도를 도시한다.
도 4는 트렌치가 플러그 재료로 충전된 그리고 플러그 재료가 상부 층의 상부 표면상에 침착된 도 3의 웨이퍼의 부분 단면도를 도시한다.
도 5는 상부 표면의 상부 층 상에 침착된 플러그 재료의 부분을 제거하기 위해 CMP가 사용된 후 도 4의 웨이퍼의 부분 단면도를 도시한다.
도 6은 중간 층의 일부분이 선택적으로 에칭된 후 도 5의 웨이퍼의 부분 단면도를 도시한다.
도 7은 본 발명의 원리에 따라 상이한 형상을 갖는 트렌치가 다양한 에칭 기술을 사용하여 형성된, 기부 층, 중간 층 및 상부 층을 포함하는 웨이퍼의 부분 단면도를 도시한다.
도 8은 플러그 재료가 트렌치 내에 그리고 상부 층의 상부 표면상에 침착된 도 7의 웨이퍼의 부분 단면도를 도시한다.
도 9는 상부 층의 상부 표면상의 플러그 재료가 CMP에 의해 제거되어 웨이퍼 내에 상이한 형상의 플러그를 남긴 후 도 8의 웨이퍼의 부분 단면도를 도시한다.
도 10은 중간 층의 선택적 부분이 제거된 후 도 9의 웨이퍼의 부분 단면도를 도시한다.
도 11은 상이한 폭을 갖는 그리고 상이한 길이의 오목홈 부분을 갖춘 플러그를 포함하는 웨이퍼의 부분 단면도를 도시한다.
도 12는 웨이퍼의 2개 이상의 층을 함께 클램핑하기 위해 사용될 수 있는 플러그를 포함하는 웨이퍼의 부분 단면도를 도시한다.
본 발명의 원리의 이해를 촉진시키기 위해, 이제 도면에 예시되고 하기의 명세서에 기술되는 실시예가 참조될 것이다. 그것에 의해 본 발명의 범위에 대한 제한이 의도되지 않는 것이 이해되어야 한다. 또한, 본 발명이 예시된 실시예에 대한 임의의 변경과 수정을 포함하고, 통상적으로 본 발명이 속하는 당업자에 의해 안출될 바와 같은 본 발명의 원리의 추가의 응용을 포함하는 것이 이해되어야 한다.
도 1은 기부 또는 기판 층(102), 중간 층(104) 및 상부 층(106)을 포함하는 웨이퍼(100)를 도시한다. 기판 층(102)과 상부 층(106)은 실리콘 또는 다른 적합한 재료를 포함할 수 있는 반면, 중간 층(104)은 이산화 실리콘을 포함할 수 있다.
웨이퍼(100)는 또한 플러그(108)를 포함한다. 플러그(108)는 웨이퍼(100)의 상부 표면으로부터 완전히 상부 층(106) 및 중간 층(104)을 통해 연장되며, 오목홈 부분(110)이 부분적으로 기판 층(102) 내로 연장된다. 오목홈 부분(110)은 기판 층(102)에 대한 개선된 부착을 제공한다. 또한, 오목홈 부분(110)은 전단력을 견디는 플러그(108)의 능력이 플러그(108)와 기판 층(102) 사이에 형성되는 접합부의 함수만이 아니라 플러그(108)를 형성하기 위해 사용되는 재료의 함수라는 점에서 증가된 강도를 제공한다.
또한, 오목홈 부분(110)은 플러그(108)와 기판 층(102)의 접합부를 따라 사행성 경로를 생성한다. 결과적으로, 플러그(108) 일측의 중간 층(104) 내에 존재하는 공기 또는 액체와 같은 유체가 플러그(108) 타측의 중간 층(104)의 부분으로부터 효과적으로 격리된다. 따라서, 중간 층(104)의 나머지가 동일한 상태에 있지 않다 하더라도, 도 1의 갭(112)이 주어진 압력에서 원하는 상태로, 즉 진공 하에 유지되거나 특정 유체로 구성될 수 있다.
도 2-6은 웨이퍼(100)와 같은 플러그를 갖춘 웨이퍼를 제조하기 위해 사용될 수 있는 하나의 과정을 도시한다. 이러한 과정은 도 2에 도시된 웨이퍼(120)의 제공을 포함한다. 웨이퍼(120)는 기판 층(122), 중간 층(124) 및 상부 층(126)을 포함한다. 웨이퍼(120)는 절연체상 실리콘(silicon-on-insulator) 웨이퍼, 산화물상 침착 폴리실리콘(polysilicon deposited on oxide) 웨이퍼, 또는 다른 원하는 재료 조합일 수 있다. 일 실시예에서, 중간 층(124)은 소자 층일 수 있고, 상부 층(126)은 캡 층일 수 있다.
이어서 트렌치(128)가 도 3에 도시된 바와 같이 상부 층(126)과 중간 층(124)을 통해 부분적으로 기판 층(122) 내로 에칭된다. 에칭은 건식 에칭에 의해 달성될 수 있다. 일단 트렌치(128)가 형성되었으면, 플러그 재료(130)가 트렌치(128) 내에 그리고 상부 층(126)의 상부 표면상에 침착된다(도 4 참조). 플러그 재료(130)는 질화 실리콘 또는 다른 원하는 재료일 수 있다. 이어서 원하는 경우 상부 층(126)의 상부 표면상에 존재하는 플러그 재료(130)가 제거된다. 플러그 재료(130)의 선택적 제거는 화학적 기계적 연마(CMP) 또는 이방성 에칭을 비롯한 임의의 다른 허용가능 기술을 사용하여 달성될 수 있다. 이 실시예에서 원하는 양의 플러그 재료(130)의 제거는 도 5의 구성을 형성한다.
도 5에서, 플러그 재료(130)의 나머지가 플러그(132)를 형성한다. 플러그(132)는 웨이퍼(120)의 상부 표면으로부터 상부 층(126)의 하부 표면까지 연장되는 상부 부분(134)을 포함한다. 플러그(132)의 중간 부분(136)이 상부 층(126)의 하부 표면으로부터 기판 층(122)의 상부 표면까지 연장된다. 플러그(132)의 하부 부분(138)이 기판 층(122)의 상부 표면으로부터 웨이퍼(120) 내의 중간 위치까지 연장된다.
이어서 웨이퍼(120)가 임의의 원하는 방식으로 추가로 처리될 수 있다. 이 실시예에서, 중간 층(124)의 일부분이 도 6에 도시된 갭(140)을 생성하도록 선택적으로 에칭된다. 갭(140)은 유체로 충전되거나, 가압되거나, 진공 상태에 놓일 수 있다. 어느 경우든, 플러그(132)는 갭(140)을 격리시키고, 웨이퍼(120)에 구조적 지지를 제공한다.
도 2-6에 도시된 과정은 다수의 방식으로 변경될 수 있다. 예를 들어, 도 7은 기판 층(152), 중간 층(154) 및 상부 층(156)을 포함하는 웨이퍼(150)를 도시한다. 이 실시예에서 기판 층(152)과 상부 층(156)은 실리콘인 반면, 중간 층(154)은 이산화 실리콘이다. 트렌치(158, 160, 162)가 상부 층(156)과 중간 층(154)을 통해 부분적으로 기판 층(152) 내로 에칭된다.
트렌치(158)는 도 3의 트렌치(128)와 실질적으로 동일한 방식으로 에칭될 수 있다. 트렌치(160)는 등방성 산화물 에칭에 의해 에칭될 수 있다. 등방성 산화물 에칭은 중간 층(154)의 증가된 에칭을 유발하여, 확대 영역(164, 166)을 형성한다. 오목홈 영역(168)이 산화물 에칭에 이은 이방성 에칭에 의해 형성될 수 있다. 확대 영역(164, 166)은 중간 층(154) 내에서 상부 층(156)의 에칭되지 않은 부분 바로 아래의 그리고 기판 층(152)의 에칭되지 않은 부분 바로 위의 위치까지 측방향으로 연장된다. 오목홈 영역(168)은 부분적으로 기판 층(152) 내로 연장된다.
트렌치(162)는 등방성 최종 실리콘 에칭을 사용하여 형성될 수 있다. 트렌치(162)는 확대 영역(172, 174)을 포함하는 오목홈 부분(170)을 포함한다. 확대 영역(172, 174)은 기판 층(152) 내에서 중간 층(154)의 에칭되지 않은 부분 바로 아래의 위치까지 측방향으로 연장된다. 트렌치(162)는 또한 측벽 보호 층(176, 178)을 포함한다. 측벽 보호 층(176, 178)은 기판 층(152)의 에칭 중 상부 층(156)의 에칭을 방지한다.
일단 트렌치(158, 160, 162)가 형성되었으면, 플러그 재료(180)가 트렌치(158, 160, 162) 내에 그리고 상부 층(156)의 상부 표면상에 침착된다(도 8 참조). 이어서 원하는 경우 상부 층(156)의 상부 표면상에 존재하는 플러그 재료(180)가 제거된다. 이 실시예에서 원하는 양의 플러그 재료(180)의 제거는 도 9의 구성을 형성한다.
도 9에서, 플러그 재료(180)의 나머지가 플러그(182, 184, 186)를 형성한다. 플러그(182)는 도 6의 플러그(132)와 유사하다. 플러그(184)는 확대 영역(188, 190)과 오목홈 영역(192)을 포함한다. 확대 영역(188, 190)은 중간 층(154) 내에서 상부 층(156)의 에칭되지 않은 부분 바로 아래의 그리고 기판 층(152)의 에칭되지 않은 부분 바로 위의 위치까지 측방향으로 연장된다. 오목홈 영역(192)은 부분적으로 기판 층(152) 내로 연장된다.
플러그(186)는 확대 영역(196, 198)을 포함하는 오목홈 부분(194)을 포함한다. 확대 영역(196, 198)은 기판 층(152) 내에서 중간 층(154)의 에칭되지 않은 부분 바로 아래의 위치까지 측방향으로 연장된다.
이어서 웨이퍼(150)가 임의의 원하는 방식으로 추가로 처리될 수 있다. 이 실시예에서, 중간 층(154)의 일부분이 도 10에 도시된 갭(200, 202)을 생성하도록 선택적으로 에칭된다. 플러그(182, 184, 186)는 에칭 공정 중 에칭 정지부로서 사용될 수 있다. 플러그(184, 186)의 증가된 재료는 기판 층(152)으로부터 상향으로 멀어지는 플러그(184, 186)의 움직임에 대한 증가된 저항을 제공한다.
전술된 확대 영역에 더하여, 플러그가 또한 원하는 성능 특성을 다양한 방식으로 제공하도록 변형될 수 있다. 도 11에 도시된 바와 같이, 플러그(210)가 플러그(218)의 오목홈 부분(216)보다 깊이 기판 층(214) 내로 매립되는 오목홈 부분(212)을 포함한다. 따라서, 플러그(218)에 비해, 플러그(210)가 기판 층(214) 밖으로의 플러그(210)의 움직임에 대한 증가된 저항을 제공한다. 또한, 플러그(220)가 플러그(210) 및 플러그(218) 둘 모두보다 넓다. 따라서, 플러그(220)는 전단력에 대한 증가된 저항을 제공한다. 따라서, 플러그와 기판 사이의 기계적 강도와 접촉 면적이 특정 응용에 대해 변경될 수 있다.
도 12는 플러그를 사용하여 하나 이상의 층을 클램핑하기 위한 위에서 논의된 과정의 변형에 의해 형성될 수 있는 웨이퍼(230)를 도시한다. 웨이퍼(230)는 기부 또는 기판 층(232), 중간 층(234, 236, 238, 240) 및 상부 층(242)을 포함한다. 웨이퍼(230)는 또한 플러그(244, 246)를 포함한다. 플러그(244)는 확대 영역(248, 250)을 포함하는 반면, 플러그(246)는 확대 영역(252, 254)을 포함한다.
전술된 플러그의 증가된 응력 저항에 더하여, 플러그(244, 246)는 플러그에 의해 클램핑되는 층의 분리에 대한 저항을 제공한다. 따라서, 플러그(244)는 중간 층(236, 238)을 함께 클램핑하는 반면, 플러그(246)는 중간 층(234, 236, 238, 240)을 함께 클램핑한다. 따라서, 본 명세서에 개시된 바와 같은 플러그는 웨이퍼의 건전성을 더욱 유지시키기 위해 다수의 상이한 확대 영역을 통합하도록 변형될 수 있다.
본 발명이 도면과 전술한 설명에서 상세히 예시되고 기술되었지만, 그것은 특성에 있어 제한적이 아닌 예시적인 것으로 간주되어야 한다. 단지 바람직한 실시예만이 제시되었고, 본 발명의 사상 내에 있는 모든 변경, 수정 및 추가의 적용이 보호되도록 요망되는 것이 이해되어야 한다.

Claims (16)

  1. 플러그를 형성하는 방법이며,
    기부 층을 제공하는 단계;
    기부 층의 상부 표면 위에 중간 산화물 층을 제공하는 단계;
    중간 산화물 층의 상부 표면 위에 상부 층을 제공하는 단계;
    상부 층을 통해 연장되는 제1 트렌치 부분, 산화물 층을 통해 연장되는 제2 트렌치 부분, 및 기부 층 내로 연장되는 제3 트렌치 부분을 포함하는 트렌치를 에칭하는 단계;
    제3 트렌치 부분 내에 제1 재료 부분을 침착시키는 단계;
    제2 트렌치 부분 내에 제2 재료 부분을 침착시키는 단계; 및
    제1 트렌치 부분 내에 제3 재료 부분을 침착시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    산화물 층 내에 그리고 상부 층의 에칭되지 않은 영역 바로 아래에 제4 트렌치 부분을 에칭하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서,
    제4 트렌치 부분을 에칭하는 단계는 등방성 산화물 에칭을 수행하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    기부 층 내에 그리고 산화물 층의 에칭되지 않은 영역 바로 아래에 제5 트렌치 부분을 에칭하는 단계를 더 포함하는 방법.
  5. 제4항에 있어서,
    제5 트렌치 부분을 에칭하는 단계는 등방성 실리콘 에칭을 수행하는 단계를 포함하는 방법.
  6. 제1항에 있어서,
    상기 방법은 기부 층 내에 제5 트렌치 부분을 그리고 산화물 층 내에 제6 트렌치 부분을 에칭하는 단계를 더 포함하고,
    제5 트렌치 부분과 제6 트렌치 부분은 상부 층의 에칭되지 않은 영역 바로 아래에 있으며,
    제3 트렌치 부분 내에 제1 재료 부분을 침착시키는 단계는 제5 트렌치 부분 내에 제1 재료 부분을 침착시키는 단계를 포함하고,
    제2 트렌치 부분 내에 제2 재료 부분을 침착시키는 단계는 단면에서 볼 때 제1 재료의 최대 폭과 제2 재료의 최대 폭이 제3 재료의 최대 폭보다 크도록 제6 트렌치 부분 내에 제2 재료 부분을 침착시키는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    제1 재료 부분, 제2 재료 부분 및 제3 재료 부분은 질화 실리콘을 포함하는 방법.
  8. 제1항에 있어서,
    제2 재료에 인접한 중간 산화물 층의 적어도 일부분을 릴리스 에칭(release etching)하는 단계를 더 포함하는 방법.
  9. 웨이퍼이며,
    기부 층;
    기부 층의 상부 표면 위의 중간 산화물 층;
    중간 산화물 층의 상부 표면 위의 상부 층;
    상부 층을 통해 연장되는 제1 트렌치 부분, 산화물 층을 통해 연장되는 제2 트렌치 부분, 및 단지 부분적으로 기부 층 내로 연장되는 제3 트렌치 부분을 포함하는 트렌치; 및
    플러그를 포함하고,
    플러그는 제3 트렌치 부분 내에 침착되는 제1 재료 부분; 제2 트렌치 부분 내에 침착되는 제2 재료 부분; 및 제1 트렌치 부분 내에 침착되는 제3 재료 부분을 포함하는
    웨이퍼.
  10. 제9항에 있어서,
    산화물 층 내의 그리고 상부 층의 에칭되지 않은 영역 바로 아래의 제4 트렌치 부분을 더 포함하고, 플러그는 제4 트렌치 부분 내에 침착되는 제4 재료 부분을 더 포함하는 웨이퍼.
  11. 제10항에 있어서,
    중간 산화물 층은 산화 실리콘 층인 웨이퍼.
  12. 제9항에 있어서,
    기부 층 내의 그리고 산화물 층의 에칭되지 않은 영역 바로 아래의 제5 트렌치 부분을 더 포함하는 웨이퍼.
  13. 제12항에 있어서,
    기부 층은 실리콘 기판인 웨이퍼.
  14. 제9항에 있어서,
    기부 층 내의 제5 트렌치 부분;
    산화물 층 내의 그리고 상부 층의 에칭되지 않은 영역 바로 아래의 제6 트렌치 부분;
    제5 트렌치 부분 내에 위치되는 제4 재료 부분; 및
    제6 트렌치 부분 내에 위치되는 제5 재료 부분
    을 더 포함하고,
    제5 및 제6 트렌치 부분은 상부 층의 에칭되지 않은 영역 바로 아래에 있으며,
    단면에서 볼 때 기부 층 내의 조합된 제1 재료 및 제4 재료의 최대 폭과 중간 산화물 층 내의 조합된 제2 재료 및 제5 재료의 최대 폭은 상부 층 내의 제3 재료의 최대 폭보다 큰 웨이퍼.
  15. 제9항에 있어서,
    제1 재료 부분, 제2 재료 부분 및 제3 재료 부분은 질화 실리콘을 포함하는 웨이퍼.
  16. 제9항에 있어서,
    제2 재료 부분의 최외측 표면의 적어도 일부분은 중간 산화물 층과 접촉하지 않는 웨이퍼.
KR1020137029835A 2011-04-14 2012-04-13 매입형 플러그를 갖춘 웨이퍼 KR101880326B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161475457P 2011-04-14 2011-04-14
US61/475,457 2011-04-14
US13/232,268 US8647930B2 (en) 2011-04-14 2011-09-14 Wafer with recessed plug
US13/232,268 2011-09-14
PCT/US2012/033542 WO2012142424A1 (en) 2011-04-14 2012-04-13 Wafer with recessed plug

Publications (2)

Publication Number Publication Date
KR20140022881A true KR20140022881A (ko) 2014-02-25
KR101880326B1 KR101880326B1 (ko) 2018-07-19

Family

ID=47005827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029835A KR101880326B1 (ko) 2011-04-14 2012-04-13 매입형 플러그를 갖춘 웨이퍼

Country Status (7)

Country Link
US (2) US8647930B2 (ko)
EP (1) EP2697158B1 (ko)
JP (1) JP2014515884A (ko)
KR (1) KR101880326B1 (ko)
CN (1) CN103596875B (ko)
SG (1) SG194477A1 (ko)
WO (1) WO2012142424A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372545B2 (ja) 2016-11-14 2018-08-15 横河電機株式会社 振動式トランスデューサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242440A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置およびその製造方法
JP2005066817A (ja) * 2003-08-01 2005-03-17 Yamaha Corp 微小構造体
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
WO2001018857A1 (en) 1999-09-03 2001-03-15 University Of Maryland, College Park Process for fabrication of 3-dimensional micromechanisms
JP3437132B2 (ja) * 1999-09-14 2003-08-18 シャープ株式会社 半導体装置
US6913941B2 (en) 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
US7071017B2 (en) 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
US7056757B2 (en) 2003-11-25 2006-06-06 Georgia Tech Research Corporation Methods of forming oxide masks with submicron openings and microstructures formed thereby
US7825484B2 (en) 2005-04-25 2010-11-02 Analog Devices, Inc. Micromachined microphone and multisensor and method for producing same
CN100459074C (zh) * 2006-02-22 2009-02-04 南亚科技股份有限公司 具有沟槽式栅极的半导体装置及其制造方法
US7452784B2 (en) 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
JP2009010087A (ja) * 2007-06-27 2009-01-15 Denso Corp 半導体装置
US8148790B2 (en) 2008-07-08 2012-04-03 Wispry, Inc. Thin-film lid MEMS devices and methods
ES2342872B1 (es) 2009-05-20 2011-05-30 Baolab Microsystems S.L. Chip que comprende un mems dispuesto en un circuito integrado y procedimiento de fabricacion correspondiente.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242440A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置およびその製造方法
JP2005066817A (ja) * 2003-08-01 2005-03-17 Yamaha Corp 微小構造体
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP2010251344A (ja) * 2009-04-10 2010-11-04 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014515884A (ja) 2014-07-03
CN103596875B (zh) 2016-10-26
SG194477A1 (en) 2013-12-30
EP2697158A1 (en) 2014-02-19
US20120261800A1 (en) 2012-10-18
US8647930B2 (en) 2014-02-11
US8890283B2 (en) 2014-11-18
US20140151855A1 (en) 2014-06-05
CN103596875A (zh) 2014-02-19
KR101880326B1 (ko) 2018-07-19
EP2697158B1 (en) 2018-06-13
WO2012142424A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101625731B1 (ko) 반도체 디바이스 및 그 형성 방법
US8278183B2 (en) Production of isolation trenches with different sidewall dopings
KR101062293B1 (ko) 반도체 소자 및 그의 제조방법
KR101164974B1 (ko) 매립게이트를 구비한 반도체 장치 제조방법
JP5931334B2 (ja) 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法
CN108091611B (zh) 半导体装置及其制造方法
KR101880326B1 (ko) 매입형 플러그를 갖춘 웨이퍼
KR101056244B1 (ko) 반도체 소자의 제조방법
KR101932302B1 (ko) 수평 부재를 포함하는 스페이서를 갖춘 웨이퍼
JP4416527B2 (ja) 半導体装置の製造方法
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
JP6330674B2 (ja) 半導体装置
KR100758641B1 (ko) Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
KR100972899B1 (ko) 반도체 소자의 제조방법
KR100714901B1 (ko) 콘택 구조체의 형성방법들
JP2005123327A (ja) 半導体装置および半導体装置の製造方法
JP5970761B2 (ja) 半導体装置の製造方法
KR101145386B1 (ko) 반도체 장치의 매립게이트 제조방법
JP2009147248A (ja) 半導体装置の製造方法
JP2013235963A (ja) 半導体装置
TW201124335A (en) Micro electronic mechanical system structure and manufacturing method thereof
KR20080022870A (ko) 반도체 소자의 소자분리막 형성방법
JP2011082255A (ja) 半導体装置、及びその製造方法
KR20080061878A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal