KR20080022870A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20080022870A
KR20080022870A KR1020060086646A KR20060086646A KR20080022870A KR 20080022870 A KR20080022870 A KR 20080022870A KR 1020060086646 A KR1020060086646 A KR 1020060086646A KR 20060086646 A KR20060086646 A KR 20060086646A KR 20080022870 A KR20080022870 A KR 20080022870A
Authority
KR
South Korea
Prior art keywords
film
forming
sacrificial
trench
layer
Prior art date
Application number
KR1020060086646A
Other languages
English (en)
Inventor
곽상현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060086646A priority Critical patent/KR20080022870A/ko
Publication of KR20080022870A publication Critical patent/KR20080022870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 고집적 반도체 소자의 소자분리막 형성시 트렌치 내에 매립되는 소자분리막 내에 보이드가 발생하는 것을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상부에 희생막을 형성하는 단계와, 상기 희생막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 제1 절연막을 형성하는 단계와, 상기 트렌치가 완전히 매립되도록 상기 제1 절연막 상에 완충막을 형성하는 단계와, 상기 제1 절연막 형성시 상기 희생막 주변에 형성된 오버행이 제거되도록 상기 희생막과 함께 상기 희생막 양측의 제1 절연막 및 완충막을 제거하는 단계와, 상기 트렌치 내에 매립된 완충막을 제거하는 단계와, 상기 완충막의 제거로 인해 형성된 단차부가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.
소자분리막, HDP 산화막, 오버행, CMP, SOG막

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따라 HDP 산화막을 이용하여 형성된 플래시 메모리 소자의 소자분리막을 도시한 단면도.
도 2a 내지 도 2d는 종래기술에 따라 HDP 산화막 및 SOG막을 이용한 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 11, 111 : 기판 2, 12, 112 : 터널 산화막
3, 13, 113 : 폴리실리콘막 4, 14, 114 : 패드 질화막
5, 15, 15A, 20, 118, 118A, 123 : HDP 산화막
16, 16A, 119, 119A : SOG막 17, 120 : CMP 공정
18, 121 : 습식식각공정 115 : 희생막
117 : 트렌치 19, 122 : 단차부
V : 보이드 O : 오버행
본 발명은 반도체 소자 기술에 관한 것으로, 특히 고집적화된 반도체 소자의 소자분리막 형성방법, 더욱 구체적으로는 플래시 메모리 소자의 소자분리막 형성방법에 관한 것이다.
최근 반도체 소자의 제조 기술이 발전함에 따라, 소자의 집적도가 증가하면서 소자를 제조하기 위한 디자인 룰(Design rule)이 감소하고 있다. 따라서, 반도체 소자의 소자분리를 위한 소자분리막의 임계치수(CD, Critical Dimension)가 감소함에 따라 소자분리막을 형성하기 위한 트렌치의 종횡비(aspect ratio)가 급격히 증가하고 있다. 이에 따라, 높은 종횡비를 갖는 트렌치를 매립하기 위한 기술이 필요하게 되었다. 특히, 플래시 메모리 소자와 같은 반도체 소자에 있어 이러한 높은 종횡비를 갖는 트렌치를 매립하는 소자분리용 절연막으로는 우수한 매립(gap filling) 특성을 가지는 HDP(High Density Plasma) 산화막이 대표적으로 사용되어 왔다.
그러나, HDP 산화막의 경우에는 종횡비가 2.5 이상이 되면 매립 특성이 현저히 저하되는 문제점을 갖고 있어, HDP 산화막만으로 2.5 이상의 높은 종횡비를 갖는 트렌치를 매립하는 데에는 한계가 따른다. 예컨대, HDP 산화막만으로 2.5 이상 의 높은 종횡비를 갖는 트렌치를 매립하다보면, 도 1에서와 같이 HDP 산화막(5) 내에 보이드(void, 'V' 부위 참조)가 발생하는 문제가 있다. 도 1은 종래기술에 따라 HDP 산화막을 이용하여 형성된 플래시 메모리 소자의 소자분리막을 도시한 단면도로써, 도 1에 도시된 도면부호 '1'은 기판, '2'는 터널 산화막, '3'은 플로팅 게이트용 폴리실리콘막이고, '4'는 패드 질화막이다.
따라서, 최근에는 소자분리막 형성시 HDP 산화막 뿐만 아니라 완충막(buffer layer)으로 HDP 산화막보다 유동성이 우수한 SOG(Spin On Glass)막을 이용하는 방법이 제안되었다. 도 2a 내지 도 2d는 이와 같이 HDP 산화막 및 SOG막을 이용한 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도이다. 여기서는, 일례로 SA(Self Aligned)-STI 공정을 적용하는 소자분리막 형성방버에 대해 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이, 기판(11) 상에 터널 산화막(12)을 형성한 후, 터널 산화막(12) 상에 플로팅 게이트용 폴리실리콘막(13) 및 패드 질화막(14)을 차례로 형성한다. 그런 다음, 패드 질화막(14), 폴리실리콘막(13), 터널 산화막(12) 및 기판(11)의 일부를 식각하여 기판(11) 내에 깊은 트렌치(미도시)를 형성한다.
이어서, 트렌치의 일부가 매립되도록 일정 두께의 HDP 산화막(15, 이하 제1 HDP막이라 함)을 형성한다. 그러나, 이러한 제1 HDP막(15)의 형성시에는 HDP 산화막(15)의 증착 특성상 높은 종횡비를 갖는 트렌치의 입구 부분에 오버행(over hang, 'O' 부위 참조)이 발생하게 된다. 이후, 트렌치가 완전히 매립되도록 제1 HDP막(15) 상에 완충막으로 SOG막(16)을 형성한다. 이때, SOG막(16)은 제1 HDP막(15)에 비해 유동성이 우수하여 깊은 트렌치를 보이드 없이 매립시킬 수 있다.
이어서, 도 2b에 도시된 바와 같이, 화학적기계적연마(CMP, Chemical Vapor Deposition) 공정(17)을 실시하여 패드 질화막(14) 상부로 노출된 SOG막(16, 도 2a 참조) 및 제1 HDP막(15, 도 2a 참조)을 제거한다. 이로써, 평탄화된 SOG막(16A) 및 제1 HDP막(15A)이 형성된다.
이어서, 도 2c에 도시된 바와 같이, 습식식각공정(18)을 실시하여 SOG막(16A)을 선택적으로 제거한다. 이는, SOG막(16A)의 습식식각율이 HDP 산화막(15A)의 습식식각율에 비해 5배 이상이 되기 때문에 가능하다. 이로써, SOG막(15A)의 제거로 인해 형성된 단차부의 깊이가 트렌치의 깊이보다 감소된다. 여기서, SOG막(16A)을 제거하는 이유는 SOG막(16A)이 매립 특성이 우수한 장점은 있으나, 후속 큐어링(curing) 공정을 통해 치밀화를 진행해야 하는 단점이 있어 소자분리막으로는 부적합하다는 데 있다.
이어서, 도 2d에 도시된 바와 같이, SOG막(16A)의 제거로 인해 형성된 단차부가 매립되도록 HDP 산화막(19, 이하 제2 HDP막이라 함)을 증착한다. 그러나, 이러한 제2 HDP막(19)의 증착시에는 제1 HDP막(15A)의 오버행이 그대로 존재하고 있어, 또다시 보이드('V' 부위 참조)가 발생할 수 있다. 이는, 오버행이 트렌치 입구 부분의 폭을 감소시키기 때문이다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로, 고집적 반도체 소자의 소자분리막 형성시 트렌치 내에 매립되는 소자분리막 내에 보이드가 발생하는 것을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 것을 그 목적으로 한다.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상부에 희생막을 형성하는 단계와, 상기 희생막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부가 매립되도록 제1 절연막을 형성하는 단계와, 상기 트렌치가 완전히 매립되도록 상기 제1 절연막 상에 완충막을 형성하는 단계와, 상기 제1 절연막 형성시 상기 희생막 주변에 형성된 오버행이 제거되도록 상기 희생막과 함께 상기 희생막 양측의 제1 절연막 및 완충막을 제거하는 단계와, 상기 트렌치 내에 매립된 완충막을 제거하는 단계와, 상기 완충막의 제거로 인해 형성된 단차부가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.
통상, 소자분리용 절연막으로 HDP 산화막을 적용하는 고집적 반도체 소자의 소자분리막 형성시, HDP 산화막의 증착 특성상 높은 종횡비를 갖는 트렌치 입구 부분에서는 오버행이 발생함에 따라 소자분리막 내에 보이드가 발생하게 된다.
따라서, 본 발명은 소자분리용 절연막인 HDP 산화막 증착시 발생되는 오버행이 기판 상부에 형성된 별도의 희생막 주변에서 발생되도록 하고 희생막을 제거함 으로써, 희생막과 함께 오버행이 완벽히 제거되도록 한다. 이를 통해, HDP 산화막의 오버행으로 인해 소자분리막 내 보이드가 발생하는 것을 억제할 수 있다.
또한, 본 발명은 소자분리용 절연막으로 트렌치의 일부를 매립하는 제1 HDP 산화막을 먼저 형성하고 트렌치가 완전히 매립되도록 제1 HDP 산화막 상부에 완충막을 형성한 후, 트렌치 내에 매립된 완충막을 선택적으로 제거하여 트렌치보다 감소된 종횡비를 갖는 단차부를 정의한다. 이후, 종횡비가 감소된 단차부가 매립되도록 제2 HDP 산화막을 형성함으로써, 소자분리막 형성시 보이드 발생을 방지할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위해 도시한 공정단면도이다. 여기서는, 대표적인 예로 SA-STI 공정을 적용한 플래시 메모리 소자의 소자분리막 형성방법에 대해 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 기판(111) 상에 터널 산화막(112)을 형성한 후, 터널 산화막(112) 상에 플로팅 게이트용 폴리실리콘막(113) 및 패드 질화막(114)을 차례로 형성한다.
이어서, 패드 질화막(114) 상에 희생막(115)을 형성한다. 여기서, 희생막(115)은 후속 HDP 산화막 증착시 발생되는 오버행의 발생 부위를 패드 질화막(114) 상부로 이동시키기 위한 하나의 오버행 유도막으로, 산화막 계열의 물질로 형성하는 것이 바람직하다. 예컨대, 희생막(115)은 산화막을 1000~2000Å의 두께로 형성한다.
이어서, 희생막(115), 패드 질화막(114), 폴리실리콘막(113), 터널 산화막(112) 및 기판(111)의 일부를 식각하여 기판(111) 내에 깊은 트렌치(117)를 형성한다.
이어서, 도 3b에 도시된 바와 같이, 트렌치(117, 도 3a 참조)의 일부가 매립되도록 전체 구조 상에 일정 두께의 HDP 산화막(118, 이하 제1 HDP막이라 함)을 형성한다. 바람직하게, 제1 HDP막(118)은 500~2000Å의 두께로 형성한다. 그러나, 이러한 제1 HDP막(118)의 형성시에는 HDP 산화막(118)의 증착 특성상 높은 종횡비를 갖는 트렌치의 입구 부분, 여기서는 희생막(115)의 주변에 오버행('O' 부위 참조)이 발생하게 된다.
이어서, 도 3c에 도시된 바와 같이, 트렌치(117, 도 3a 참조)가 완전히 매립 되도록 제1 HDP막(118) 상에 완충막으로 SOG막(119)을 형성한다. 이때, SOG막(119)은 제1 HDP막(118)에 비해 유동성이 우수하여 깊은 트렌치(117)를 보이드 없이 매립시킬 수 있다.
이어서, 도 3d에 도시된 바와 같이, 화학적기계적연마(CMP) 공정(120)을 실시하여 패드 질화막(114) 상부로 노출된 희생막(115, 도 3c 참조), SOG막(119) 및 제1 HDP막(118)을 제거한다. 이로써, 평탄화된 SOG막(119A) 및 제1 HDP막(118A)이 형성된다. 이러한, CMP 공정(120) 시에는 희생막(115)이 제거됨과 동시에 희생막(115)의 주변에 형성된 오버행이 함께 제거된다.
이어서, 도 3e에 도시된 바와 같이, 습식식각공정(121)을 실시하여 SOG막(119A)을 선택적으로 제거한다. 이는, SOG막(119A)의 습식식각율이 제1 HDP막(118A)의 습식식각율에 비해 5배 이상이 되기 때문에 가능하다. 바람직하게는, 습식식각공정(121) 시에는 HF(불산) 또는 BOE(Buffered Oxide Etchant) 용액을 이용한다. 이로써, SOG막(119A)의 제거로 인해 형성된 단차부(122)의 깊이가 트렌치(117)의 깊이보다 감소된다. 여기서, SOG막(119A)을 제거하는 이유는 SOG막(119A)이 매립 특성이 우수한 장점은 있으나, 후속 큐어링 공정을 통해 치밀화를 진행해야 하는 단점이 있어 소자분리막으로는 부적합하다는 데 있다.
이어서, 도 3f에 도시된 바와 같이, 단차부(122)가 매립되도록 HDP 산화막(123, 이하 제2 HDP막이라 함)을 증착한다. 따라서, 이러한 제2 HDP막(123)의 증착시에는 보이드가 발생하지 않는다. 이는, 단차부(122)의 입구 부분에는 오버행이 존재하지 않고 HDP 산화막으로 충분히 매립이 가능할 정도로 단차부(122)의 종횡비 가 현저히 감소된 상태이기 때문이다.
이어서, 도면에 도시하진 않았지만, CMP와 같은 평탄화공정을 실시하여 제2 HDP막(123)을 평탄화함으로써, 보이드 없는 소자분리막을 형성할 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 본 발명은 소자분리용 절연막인 HDP 산화막 증착시 발생되는 오버행이 기판 상부에 형성된 별도의 희생막 주변에서 발생되도록 하고 희생막을 제거함으로써, 희생막과 함께 오버행이 완벽히 제거되도록 한다. 이를 통해, HDP 산화막의 오버행으로 인해 소자분리막 내 보이드가 발생하는 것을 억제할 수 있다.
또한, 본 발명에 의하면 소자분리막으로 트렌치의 일부를 매립하는 제1 HDP 산화막을 먼저 형성하고 트렌치가 완전히 매립되도록 제1 HDP 산화막 상부에 완충막을 형성한 후, 트렌치 내에 매립된 완충막을 선택적으로 제거하여 트렌치보다 감소된 종횡비를 갖는 단차부를 정의한다. 이후, 종횡비가 감소된 단차부가 매립되도록 제2 HDP 산화막을 형성함으로써, 소자분리막 형성시 보이드 발생을 방지할 수 있다. 따라서, 소자분리막의 매립 특성을 향상시킬 수 있다.

Claims (9)

  1. 기판 상부에 희생막을 형성하는 단계;
    상기 희생막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 일부가 매립되도록 제1 절연막을 형성하는 단계;
    상기 트렌치가 완전히 매립되도록 상기 제1 절연막 상에 완충막을 형성하는 단계;
    상기 제1 절연막 형성시 상기 희생막 주변에 형성된 오버행이 제거되도록 상기 희생막과 함께 상기 희생막 양측의 제1 절연막 및 완충막을 제거하는 단계;
    상기 트렌치 내에 매립된 완충막을 제거하는 단계; 및
    상기 완충막의 제거로 인해 형성된 단차부가 매립되도록 상기 제1 절연막 상에 제2 절연막을 형성하는 단계
    를 포함하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 희생막과 함께 상기 희생막 양측의 제1 절연막 및 완충막을 제거하는 단계는,
    화학적기계적연마 공정을 실시하여 이루어지는 반도체 소자의 소자분리막 형성방법.
  3. 제 2 항에 있어서,
    상기 트렌치 내에 매립된 완충막을 제거하는 단계는,
    습식식각공정을 실시하여 이루어지는 반도체 소자의 소자분리막 형성방법.
  4. 제 3 항에 있어서,
    상기 습식식각공정시에는 불산 또는 BOE 용액을 이용하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 절연막은 HDP 산화막으로 형성하는 반도체 소자의 소자분리막 형성방법.
  6. 제 5 항에 있어서,
    상기 완충막은 SOG막으로 형성하는 반도체 소자의 소자분리막 형성방법.
  7. 제 6 항에 있어서,
    상기 희생막을 형성하기 전,
    상기 기판 상에 터널 산화막을 형성하는 단계;
    상기 터널 산화막 상에 플로팅 게이트용 도전막을 형성하는 단계; 및
    상기 도전막 상에 패드 질화막을 형성하는 단계
    를 더 포함하는 반도체 소자의 소자분리막 형성방법.
  8. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 희생막은 산화막 계열의 물질로 형성하는 반도체 소자의 소자분리막 형성방법.
  9. 제 8 항에 있어서,
    상기 희생막은 1000~2000Å의 두께로 형성하는 반도체 소자의 소자분리막 형성방법.
KR1020060086646A 2006-09-08 2006-09-08 반도체 소자의 소자분리막 형성방법 KR20080022870A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060086646A KR20080022870A (ko) 2006-09-08 2006-09-08 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086646A KR20080022870A (ko) 2006-09-08 2006-09-08 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20080022870A true KR20080022870A (ko) 2008-03-12

Family

ID=39396679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086646A KR20080022870A (ko) 2006-09-08 2006-09-08 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20080022870A (ko)

Similar Documents

Publication Publication Date Title
JP2008010865A (ja) 半導体素子の素子分離膜形成方法
KR100825014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100543455B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2008041901A (ja) 半導体装置及びその製造方法
US20080206955A1 (en) Method of Forming an Isolation Film in a Semiconductor Device
KR100854870B1 (ko) 반도체 소자의 제조방법
KR100772722B1 (ko) 플래쉬 메모리 소자의 소자분리 방법
KR100835478B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100979711B1 (ko) 반도체장치의 트렌치 갭필 방법
KR20080022870A (ko) 반도체 소자의 소자분리막 형성방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
KR100402426B1 (ko) 반도체소자의 트렌치형 소자분리막 및 그 제조방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
KR100804155B1 (ko) 반도체 소자의 제조방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100929640B1 (ko) 반도체 소자의 제조방법
KR20080114065A (ko) 반도체 소자의 소자분리막 형성 방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법
JP2007281300A (ja) 半導体装置およびその製造方法
KR101145386B1 (ko) 반도체 장치의 매립게이트 제조방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법
KR20080061515A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080001340A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid