JP2005066817A - 微小構造体 - Google Patents

Abstract

【課題】電極、配線等の導電部材が接続孔から外れるのを防止した微小構造体を提供する。
【解決手段】半導体基板１０の一方の主面には、絶縁膜１２、絶縁膜１４及び絶縁膜１６を順次に重ねて形成する。絶縁膜１６に接続孔１８ａを等方性エッチングにより形成した後、接続孔１８ａの底部に接続孔１８ｂ，１８ｃを異方性エッチングにより形成する。バッファードフッ酸等を用いる等方性ウェットエッチング処理により接続孔１８ｃを絶縁膜１４の下にアンダーカット形状を有するように拡大する。接続孔１８ａ〜１８ｃを覆って絶縁膜１６の上に導電性ポリシリコン層を堆積した後、その堆積層をパターニングして係止部２０ａを有する電極（又は配線）２０を得る。絶縁膜１６を除去して電極２０を可動電極としてもよく、その場合には電極２０の延長部２０Ｑの下面にスティッキング防止用の凸部を設けてもよい。
【選択図】図５

Description

この発明は、ＭＥＭＳ（Micro−Electro−Mechanical System）等に用いるに好適な微小構造体に関するものである。

従来、微小構造体としては、シリコン基板上に平行平板キャパシタを形成した加速度センサが知られている（例えば、特許文献１参照）
特開２００１−１２１４９９号公報

上記した従来技術によると、平行平板キャパシタを構成する固定電極及び可動電極は、いずれも一部が接続孔で固定されたポリシリコン層からなっている。しかし、ポリシリコン層を接続孔で強固に固定するのは容易でない。

図２３は、発明者の研究に係る微小構造体を示すものである。例えば単結晶シリコンからなる半導体基板１の一方の主面には、１０〜１００ｎｍの厚さの第１のシリコン酸化膜２、５０〜１００ｎｍの厚さのシリコン窒化膜３及び１〜５μｍの厚さの第２のシリコン酸化膜４を重ねて形成する。シリコン酸化膜２はパッド膜として、シリコン窒化膜３はエッチングストッパ膜として、シリコン酸化膜４は犠牲膜としてそれぞれ用いられる。

異方性エッチングによりシリコン酸化膜４に接続孔５ａを形成する。この後も異方性エッチングを続行することによりシリコン酸化膜２及びシリコン窒化膜３の積層には接続孔５ａに連続して接続孔５ｂを形成する。接続孔５ａ，５ｂを覆ってシリコン酸化膜４の上に２〜５μｍの厚さの導電性ポリシリコン層を堆積した後、その堆積層を選択的エッチング処理によりパターニングして電極（又は配線）６を形成する。

この後、図２４に示すようにシリコン酸化膜４をエッチングにより除去すると、電極６は、破線で示すように片持ち梁形式の可動電極として用いることができる。このような接続構造では、電極６と基板１との密着力が弱いため、電極６が接続孔５ｂから容易に抜け落ちてしまう。また、図２３の接続構造のままで（シリコン酸化膜４を残した状態で）電極６を固定電極（又は配線）として用いる場合にも、膜応力等により電極６が接続孔５ａ，５ｂから剥がれ落ちることがある。

この発明の目的は、電極、配線等の導電部材が接続孔から外れるのを防止した新規な微小構造体を提供することにある。

この発明に係る第１の微小構造体は、
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第２の絶縁膜から離間して前記第２の絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にしたものである。

第１の微小構造体において、導電部材は、接続部が第１及び第２の接続孔を介して半導体基板の被接続部に接続されると共に、延長部が接続部の上部に連続し且つ第２の絶縁膜から離間して第２の絶縁膜の上方へ延長するように形成されている。このため、導電部材は、片持ち梁形式の可動電極として用いることができる。また、第１の接続孔を第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に第１の接続孔を接続部で埋めることにより接続部が第１の接続孔のアンダーカット形状に対応する係止部を有する構成にしたので、接続部が係止部により第２の絶縁膜に係止されるようになり、導電部材が第１及び第２の接続孔から外れるのを防止することができる。

この発明に係る第２の微小構造体は、
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する単層膜又は積層膜からなる第２の絶縁膜であって、前記第１の絶縁膜に接触する膜が前記第１の絶縁膜とは異なる絶縁材からなるものと、
前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にしたものである。

第２の微小構造体において、導電部材は、接続部が第１及び第２の接続孔を介して半導体基板の被接続部に接続されると共に、延長部が接続部の上部から第２の絶縁膜の上へ延長するように形成されている。このため、導電部材は、固定電極又は配線として用いることができる。また、第１の微小構造体に関して前述したと同様に接続部が第１の接続孔のアンダーカット形状に対応する係止部を有する構成にしたので、導電部材が第１及び第２の接続孔から外れるのを防止することができる。

第１又は第２の微小構造体では、第２の絶縁膜（又は第１の絶縁膜に接触する膜）が第１の絶縁膜とは異なる絶縁材からなっており、第２の絶縁膜（又は第１の絶縁膜に接触する膜）をエッチングマスクとして用いることができる。このため、第１の接続孔のアンダーカット形状は、等方性エッチング処理により簡単に且つ精度良く形成可能である。

この発明に係る第３の微小構造体は、
一方の主面に互いに離間した第１及び第２の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する第１の絶縁膜と、
この第１の絶縁膜を覆って形成され、前記第１及び第２の接続孔にそれぞれ対応する第３及び第４の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
前記第１及び第３の接続孔を介して前記第１の被接続部に接続される第１の接続部と前記第２及び第４の接続孔を介して前記第２の被接続部に接続される第２の接続部と前記第１及び第２の接続部の上部を連結すべく前記第２の絶縁膜から離間して前記第２の絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
を備え、前記第１及び第２の接続孔をいずれも前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の接続孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の接続孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にしたものである。

第３の微小構造体において、導電部材は、第１の接続部が第１及び第３の接続孔を介して第１の被接続部に接続されると共に、第２の接続部が第２及び第４の接続孔を介して第２の被接続部に接続され、延長部が第１及び第２の接続部の上部を連結すべく第２の絶縁膜から離間して第２の絶縁膜の上方を延長する。このため、導電部材は、両持ち梁形式の可動電極として用いることができる。また、第１の微小構造体に関して前述したと同様に第１及び第２の接続部が第１及び第２の接続孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にしたので、導電部材が第１及び第２の接続孔（又は第３及び第４の接続孔）から外れるのを防止することができる。

この発明に係る第４の微小構造体は、
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にしたものである。

第４の微小構造体において、導電部材は、接続部が接続孔及び凹状孔を介して半導体基板の被接続部に接続されると共に、延長部が接続部の上部に連続し且つ第２の絶縁膜から離間して第２の絶縁膜の上方へ延長するように形成されている。このため、導電部材は、片持ち梁形式の可動電極として用いることができる。また、被接続部には凹状孔を絶縁膜の下にアンダーカット形状を有するように形成すると共に凹状孔を接続部で埋めることにより接続部が凹状孔のアンダーカット形状に対応する係止部を有する構成にしたので、接続部が係止部により絶縁膜に係止されるようになり、導電部材が接続孔及び凹状孔から外れるのを防止することができる。

この発明に係る第５の微小構造体は、
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にしたものである。

第５の微小構造体において、導電部材は、接続部が接続孔及び凹状孔を介して半導体基板の被接続部に接続されると共に、延長部が接続部の上部から第２の絶縁膜の上へ延長するように形成されている。このため、導電部材は、固定電極又は配線として用いることができる。また、第４の微小構造体に関して前述したと同様に接続部が凹状孔のアンダーカット形状に対応する係止部を有する構成にしたので、導電部材が接続孔及び凹状孔から外れるのを防止することができる。

第４又は第５の微小構造体では、半導体からなる被接続部に凹状孔を形成する際に絶縁膜をエッチングマスクとして用いることができる。このため、凹状孔のアンダーカット形状は、等方性エッチング処理により簡単に且つ精度良く形成可能である。

この発明に係る第６の微小構造体は、
一方の主面に互いに離間した第１及び第２の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記第１及び第２の接続孔を介して前記第１及び第２の被接続部にそれぞれ接続される第１及び第２の接続部と該第１及び第２の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
を備え、前記第１及び第２の被接続部には前記第１及び第２の接続孔にそれぞれ連続する第１及び第２の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の凹状孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の凹状孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にしたものである。

第６の微小構造体において、導電部材は、第１及び第２の接続部が第１及び第２の接続孔を介して第１及び第２の被接続部にそれぞれ接続されると共に、延長部が第１及び第２の接続部の上部を連結すべく絶縁膜から離間して絶縁膜の上方を延長する。このため、導電部材は、両持ち梁形式の可動電極として用いることができる。また、第４の微小構造体に関して前述したと同様に第１及び第２の接続部が第１及び第２の凹状孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にしたので、導電部材が第１及び第２の接続孔（又は第１及び第２の凹状孔）から外れるのを防止することができる。

第１，第２，第４又は第５の微小構造体にあっては、半導体基板の代りに、少なくとも一方の主面が絶縁性を有する基板を用いてもよい。この基板の一方の主面には、被接続部を有するポリシリコン層等の導電層を形成する。

第１又は第２の微小構造体の場合、基板の一方の主面には、導電層を覆って第１の絶縁膜を形成し、この第１の絶縁膜には、被接続部に対応する第１の接続孔を設ける。その他の構成は、第１又は第２の微小構造体に関して前述したと同様とする。このようにすると、第１又は第２の微小構造体に関して前述したと同様の作用効果が得られる。また、第１の接続孔のアンダーカット形状は、等方性エッチング処理により簡単に且つ精度良く形成可能である。

第４又は第５の微小構造体の場合、基板の一方の主面には、導電層を覆って単層膜又や積層膜からなる絶縁膜を形成し、この絶縁膜には、被接続部に対応する接続孔を設ける。その他の構成は、第４又は第５の微小構造体に関して前述したと同様とする。このようにすると、第４又は第５の微小構造体に関して前述したと同様の作用効果が得られる。また、凹状孔のアンダーカット形状は、等方性エッチング処理により簡単に且つ精度良く形成可能である。

第３又は第６の微小構造体にあっては、半導体基板の代りに、少なくとも一方の主面が絶縁性を有する基板を用いてもよい。この基板の一方の主面には、互いに離間した第１及び第２の被接続部を有するポリシリコン層等の導電層を形成する。

第３の微小構造体の場合、基板の一方の主面には、導電層を覆って第１の絶縁膜を形成し、この第１の絶縁膜には、第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を設ける。その他の構成は、第３の微小構造体に関して前述したと同様とする。このようにすると、第３の微小構造体に関して前述したと同様の作用効果が得られる。

第６の微小構造体の場合、基板の一方の主面には、導電層を覆って単層膜や積層膜からなる絶縁膜を形成し、この絶縁膜には、第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を設ける。その他の構成は、第６の微小構造体に関して前述したと同様とする。このようにすると、第６の微小構造体に関して前述したと同様の作用効果が得られる。

上記した第１、第３、第４又は第６の微小構造体において、導電部材の延長部の下面（基板の一方の主面に対向する面）には、スティッキング防止用の凸部を設けてもよい。このようにすると、導電部材の延長部が基板の一方の主面側に貼り付くスティッキング現象を防止することができる。

この発明によれば、導電部材の接続部を絶縁膜の接続孔を介して被接続部に接続する微小構造体において、接続孔の底部近傍にアンダーカット形状を付与することにより導電部材の接続部に接続孔のアンダーカット形状に対応する係止部を持たせたので、機械的に確実な接続構造を実現することができ、導電部材が接続孔から外れるのを防止できる効果が得られる。

図１〜６は、この発明の一実施形態に係る微小構造体の製法を示すもので、各々の図に対応する工程（１）〜（６）を順次に説明する。

（１）例えば単結晶シリコンからなる半導体基板１０の一方の主面には、第１の絶縁膜１２、第２の絶縁膜１４及び第３の絶縁膜１６を順次に重ねて形成する。絶縁膜１２は、パッド膜として用いられるもので、例えば１００〜３００ｎｍの厚さのシリコン酸化膜からなっている。このシリコン酸化膜は、熱酸化法により形成するが、ＣＶＤ（ケミカル・ベーパー・デポジション）法等により形成してもよい。

絶縁膜１４は、エッチングストッパ膜として用いられるもので、例えば１００〜２００ｎｍの厚さのシリコン窒化膜からなっている。このシリコン窒化膜は、ＣＶＤ法等により形成する。絶縁膜１６は、犠牲膜として用いられるもので、例えば１〜５μｍの厚さのシリコン酸化膜からなっている。このシリコン酸化膜は、ＣＶＤ法等により形成する。

（２）ホトリソグラフィ処理により接続孔形成用のレジスト層Ｒａを絶縁膜１６の上に形成した後、レジスト層Ｒａをマスクとする等方性エッチング処理により接続孔１８ａを絶縁膜１６に形成する。このときの等方性エッチング処理量は、絶縁膜１６の膜厚の約４０〜６０％が好ましい。これは、絶縁膜１６の膜厚が１．５μｍのとき６００〜９００ｎｍに相当する。この場合、さらに好ましくは７５０ｎｍの等方性エッチング処理量とする。また、等方性エッチング処理量の最大量としては、絶縁膜１６の８０％までとする。これにより、プロセスがばらついても、エッチングが絶縁膜１６を突き抜けてしまうことはない。

次に、レジスト層Ｒａをマスクとする異方性エッチング処理により接続孔１８ｂ，１８ｃを絶縁膜１２，１４，１６の積層に形成する。接続孔１８ｂは、接続孔１８ａよりサイズ（直径）が小さいもので、接続孔１８ａの底部に連続して絶縁膜１４，１６の積層に形成される。接続孔１８ｃは、その上部のサイズ（直径）が接続孔１８ｂの下部のサイズ（直径）とほぼ等しいもので、接続孔１８ｂに連続して基板１０の被接続部１０ａを露呈するように絶縁膜１２に形成される。この後、レジスト層Ｒａを除去する。

これらの処理の結果、接続孔１８ａ〜１８ｃからなるワイングラス形状の接続孔が得られる。等方性エッチング処理量を変化させると、接続孔１８ａのサイズ（直径）が任意の大きさとなるワイングラス形状が得られる。この接続孔１８ａの大きさは図６に示す延長部２０Ｑ（梁に相当）の大きさ、長さに応じて設定することができる。例えば、延長部２０Ｑが長いとき、あるいは延長部２０Ｑが大きくて重いときには、接続孔１８ａの直径を大きくすると、機械的強度を大きくすることができる。

（３）基板１０を薬液に浸漬して等方性ウェットエッチング処理を行なうことにより絶縁膜１４の下にアンダーカット形状Ｕａを形成する。接続孔１８ｃは、アンダーカット形状Ｕａに対応してサイズ（直径）が増大する。アンダーカット量（サイドエッチ量）Ｕ_１は、５〜１００ｎｍとすることができる。

薬液浸漬処理において、薬液としては、例えば１３０バッファードフッ酸を用い、液温を２５±５℃とすることができる。アンダーカット量Ｕ_１は、絶縁膜１２のエッチング速度と浸漬時間とに応じて決定される。絶縁膜１２として熱酸化に係るシリコン酸化膜を用いた場合、１３０バッファードフッ酸に５０秒間浸漬することでアンダーカット量Ｕ_１＝４５ｎｍが得られる。なお、使用可能な他の薬液としては、６３バッファードフッ酸、ストレートフッ酸、脱イオン水で任意の濃度に希釈したフッ酸液等がある。

上記したウェットエッチング処理によれば、シリコン酸化膜からなる絶縁膜１６の上面や接続孔１８ａの内壁面が若干エッチングされるものの、シリコンからなる基板１０やシリコン窒化膜からなる絶縁膜１４は殆ど侵食されないので、所望のアンダーカット形状Ｕａを確実に得ることができる。また、被接続部１０ａの表面における自然酸化膜の成長を抑制できるので、図４のポリシリコン堆積工程では、被接続部１０ａに対するポリシリコンの密着性が良好となる。なお、等方性エッチング処理としては、ウェットエッチング処理の代りに、ケミカルドライエッチャによるドライエッチング処理を用いてもよい。

薬液浸漬処理の後、薬液を脱イオン水に置換することにより基板１０を脱イオン水に浸漬する。浸漬時間は３０分とすることができる。この後、脱イオン水から基板１０を取出し、基板１０に乾燥処理を施す。乾燥処理としては、ＩＰＡベーパー乾燥又はマランゴニ乾燥を用いることができる。

（４）乾燥処理の後直ちに基板１０の上面に接続孔１８ａ〜１８ｃ及び絶縁膜１６を覆って１〜１０μｍ（好ましくは２〜５μｍ）の厚さの導電性ポリシリコン層２０Ａを形成する。ポリシリコン層２０Ａは、リン又はボロン等の導電型決定不純物を含むドープトポリシリコンからなるもので、ＣＶＤ法等により形成する。このとき使用するＣＶＤ装置としては、ロードロック機構のような自然酸化膜成長抑制手段を備えたものを用いるのが好ましい。ポリシリコン層２０Ａは、接続孔１８ｃを埋めるように形成され、接続孔１８ｃのアンダーカット形状Ｕａに対応する係止部２０ａを有する。上記したように薬液処理やＣＶＤ処理において被接続部１０ａの表面に自然酸化膜が成長するのを抑制すると、ポリシリコン層２０Ａは、被接続部１０ａに対して良好な密着状態で接続される。

（５）レジスト層をマスクとする選択的ドライエッチング処理によりポリシリコン層２０Ａをパターニングして導電部材２０を得る。導電部材２０は、接続孔１８ａ〜１８ｃを介して基板１０の被接続部１０ａに接続される接続部２０Ｐと、この接続部の上部に連続して絶縁膜１６の上へ延長する延長部２０Ｑとを有するように形成される。

（６）ウェットエッチング処理により絶縁膜１６を除去する。このとき、絶縁膜１４は、エッチングストッパ膜として作用する。導電部材２０は、接続孔１８ｂ，１８ｃを介して基板１０の被接続部１０ａに接続される接続部２０Ｐと、この接続部の上部に連続し且つ絶縁膜１４から離間して絶縁膜１４の上方へ延長する延長部２０Ｑとを有する状態になる。

図５に示した微小構造体において、導電部材２０は、固定電極又は配線として用いることができる。また、図６に示した微小構造体において、導電部材２０は、片持ち梁形式の可動電極として用いることができる。

図５又は図６に示した微小構造体によれば、導電部材２０の接続部２０Ｐが接続孔１８ｃのアンダーカット形状Ｕａに対応して係止部２０ａを有するので、係止部２０ａにより接続部２０Ｐが絶縁膜１４に係止され、導電部材２０が接続孔１８ａ〜１８ｃから抜けたり、剥れたりするのを防止することができる。また、図２３，２４に示した微小構造体に比べて絶縁膜１２の厚さを１００〜３００ｎｍと厚くすると共に絶縁膜１４の厚さを１００〜２００ｎｍと厚くしたので、接続部２０Ｐと絶縁膜１２，１４との接触面積が増大し、接続部２０Ｐの絶縁膜１２，１４に対する密着力の向上により導電部材２０の抜けや剥れを一層確実に防止することができる。

図７は、図６の微小構造体の応用例を示すもので、図６と同様の部分には同様の符号を付して詳細な説明を省略する。

図７の微小構造体では、導電部材２０が延長部２０Ｑの先端部に接続部２０Ｐと同様の構成の接続部１２０Ｐを有する。絶縁膜１４には、基板１０の被接続部１１０ａに対応する接続孔１１８ｂが接続孔１８ｂと同様にして形成される。被接続部１１０ａは、被接続部１０ａから所定距離だけ離間している。絶縁膜１２には、接続孔１１８ｂに連続する接続孔１１８ｃが接続孔１８ｃと同様にして絶縁膜１４の下にアンダーカット形状を有するように形成される。接続部１２０Ｐは、接続孔１１８ｃのアンダーカット形状に対応する係止部１２０ａを有するように形成される。係止部１２０ａは、接続部１２０Ｐが接続孔１１８ｃ（又は１１８ｂ）から外れるのを防止するように作用する。

接続部２０Ｐは、接続孔１８ｂ，１８ｃを介して被接続部１０ａに接続され、接続部１２０Ｐは、接続孔１１８ｂ，１１８ｃを介して被接続部１１０ａに接続される。延長部２０Ｑは、接続部２０Ｐ及び１２０Ｐの上部を連結すべく絶縁膜１４から離間して絶縁膜１４の上方を延長する。導電部材２０は、両持ち梁形式の可動電極として用いることができる。

図８〜１１は、この発明の他の実施形態に係る微小構造体の製法を示すもので、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。

図８の工程において、半導体基板１０の一方の主面には、図１に関して前述したと同様にして絶縁膜１２，１４，１６を形成した後、図２に関して前述したと同様のホトリソグラフィ及び等方性エッチング処理により接続孔２２ａを絶縁膜１６に形成する。

次に、図２に関して前述したと同様にレジスト層（等方性エッチング処理に用いたのと同じレジスト層）をマスクとする異方性エッチング処理により接続孔２２ｂを絶縁膜１２，１４，１６の積層に形成する。接続孔２２ｂは、接続孔２２ａよりサイズ（直径）が小さいもので、接続孔２２ａの底部に連続して形成される。この後、異方性ドライエッチング処理に用いたレジスト層を除去する。

次に、等方性ドライエッチング処理により凹状孔２２ｃをシリコン基板１０の被接続部１０ａに形成する。凹状孔２２ｃは、絶縁膜１２の下にアンダーカット形状Ｕｂを有するように形成されるもので、凹状孔２２ｃの上部のサイズ（直径）は、接続孔２２ｂの下部のサイズ（直径）より大きい。アンダーカット量（サイドエッチ量）Ｕ_２は、５〜１００ｎｍとすることができる。

等方性ドライエッチング処理は、例えば平行平板型プラズマエッチング装置を用いて行なうことができる。このときのエッチング条件は、一例として、
使用ガス：ＣＦ_４とＯ_２（８％）との混合ガス
ガス流量：２０〜５０ｓｃｃｍ
圧力：０．１〜０．５Ｔｏｒｒ
Ｒｆパワー：１００〜２００Ｗ
ステージ温度：５０〜７０℃
とすることができる。このようなエッチング条件下において、３０秒のエッチング時間でアンダーカット量Ｕ_２＝５０ｎｍが得られる。

上記したエッチング条件によれば、シリコン酸化膜からなる絶縁膜１２，１６及びシリコン窒化膜からなる絶縁膜１４は殆ど侵食されないので、接続孔２２ｂのサイズや側壁形状は殆ど変化せず、所望のアンダーカット形状Ｕｂを確実に得ることができる。

なお、等方性ドライエッチング処理としては、ケミカルドライエッチャによるドライエッチング処理も用いてもよい。

図９の工程では、図４に関して前述したと同様にして接続孔２２ａ，２２ｂ、凹状孔２２ｃ及び絶縁膜１６を覆って１〜１０μｍ（好ましくは２〜５μｍ）の厚さの導電性ポリシリコン（ドープトポリシリコン）層２４Ａを形成する。ポリシリコン層２４Ａは、凹状孔２２ｃを埋めるように形成され、凹状孔２２ｃのアンダーカット形状Ｕｂに対応する係止部２４ａを有する。ポリシリコン層２４Ａを堆積する際に図４に関して前述したと同様に被接続部１０ａの表面に自然酸化膜が成長するのを抑制すると、ポリシリコン層２４Ａは、被接続部１０ａに対して良好な密着状態で接続される。

図１０の工程では、図５に関して前述したと同様にポリシリコン層２４Ａをパターニングして導電部材２４を得る。導電部材２４は、接続孔２２ａ，２２ｂ及び凹状孔２２ｃを介して基板１０の被接続部１０ａに接続される接続部２４Ｐと、この接続部の上部に連続して絶縁膜１６の上へ延長する延長部２４Ｑとを有するように形成される。

図１１の工程では、図６に関して前述したと同様に絶縁膜１６を除去する。導電部材２４は、接続孔２２ａ，２２ｂ及び凹状孔２２ｃを介して基板１０の被接続部１０ａに接続される接続部２４Ｐと、この接続部の上部に連続し且つ絶縁膜１４から離間して絶縁膜１４の上方へ延長する延長部２４Ｑとを有する状態になる。

図１０に示した微小構造体において、導電部材２４は、固定電極又は配線として用いることができる。また、図１１に示した微小構造体において、導電部材２４は、片持ち梁形式の可動電極として用いることができる。

図１０又は図１１に示した微小構造体によれば、導電部材２４の接続部２４Ｐが凹状孔２２ｃのアンダーカット形状Ｕｂに対応して係止部２４ａを有するので、係止部２４ａにより接続部２４Ｐが絶縁膜１２に係止され、導電部材２４が接続孔２２ａ，２２ｂ及び凹状孔２２ｃから抜けたり、剥れたりするのを防止することができる。また、図２３，２４に示した微小構造体に比べて絶縁膜１２の厚さを１００〜３００ｎｍと厚くすると共に絶縁膜１４の厚さを１００〜２００ｎｍと厚くしたので、接続部２４Ｐと絶縁膜１２，１４との接触面積が増大し、接続部２４Ｐの絶縁膜１２，１４に対する密着力の向上により導電部材２４の抜けや剥れを一層確実に防止することができる。

図５又は図１０に示した微小構造体にあっては、絶縁膜１２と導電部材の延長部２０Ｑ又は２４Ｑとの間に絶縁膜１４，１６を含む積層膜を配置したが、図５又は図１０の微小構造体を最終構造とする場合には絶縁膜１６を除去する必要がないので、絶縁膜１６を絶縁膜１４と同一の絶縁材で構成する（絶縁膜１４，１６を単層膜とする）こともできる。また、図１０の微小構造体を最終構造とする場合には、絶縁膜１２，１４，１６を単層膜とすることもできる。

図１２は、図１１の微小構造体の応用例を示すもので、図１１と同様の部分には同様の符号を付して詳細な説明を省略する。

図１２の微小構造体では、導電部材２４が延長部２４Ｑの先端部に接続部２４Ｐと同様の構成の接続部１２４Ｐを有する。絶縁膜１２，１４の積層には、基板１０の被接続部１１０ａに対応する接続孔１２２ｂが接続孔２２ｂと同様にして形成される。被接続部１１０ａには、接続孔１２２ｂに連続する凹状孔１２２ｃが凹状孔２２ｃと同様にして絶縁膜１２の下にアンダーカット形状を有するように形成される。接続部１２４Ｐは、凹状孔１２２ｃのアンダーカット形状に対応する係止部１２４ａを有するように形成される。係止部１２４ａは、接続部１２４Ｐが凹状孔１２２ｃ（又は接続孔１２２ｂ）から外れるのを防止するように作用する。

接続部２４Ｐは、接続孔２２ｂ及び凹状孔２２ｃを介して被接続孔１０ａに接続され、接続部１２４Ｐは、接続孔１２２ｂ及び凹状孔１２２ｃを介して被接続部１１０ａに接続される。延長部２４Ｑは、接続部２４Ｐ，１２４Ｐの上部を連結すべく絶縁膜１４から離間して絶縁膜１４の上方を延長する。導電部材２４は、両持ち梁形式の可動電極を用いることができる。

図１３は、この発明に係る微小構造体を備えたＩＣ（集積回路）装置の一例を示すものである。

例えば単結晶シリコンからなる半導体基板３０の一方の主面には、Ｎ型ウェル領域３２及びＰ型ウェル領域３４が互いに隣接して形成されると共に、素子間分離用のフィールド絶縁膜３６が形成される。フィールド絶縁膜３６は、例えばシリコン酸化膜からなるもので、ウェル領域３２，３４にそれぞれ対応する素子孔を有するように選択酸化処理等により形成される。Ｎ型ウェル領域３２において絶縁膜３６の素子孔内には、ＬＤＤ（Lightly Doped Drain）形式のＰチャンネルＭＯＳ型トランジスタが形成される。このトランジスタは、ゲート絶縁膜Ｆ_１、ゲート電極層Ｇ_１、Ｐ型ソース領域Ｓ_１及びＰ型ドレイン領域Ｄ_１を有する。Ｐ型ウェル領域３４において絶縁膜３６の素子孔内には、ＬＤＤ形式のＮチャンネルＭＯＳ型トランジスタが形成される。このトランジスタは、ゲート絶縁膜Ｆ_２、ゲート電極層Ｇ_２、Ｎ型ソース領域Ｓ_２及びＮ型ドレイン領域Ｄ_２を有する。

基板３０の表面において絶縁膜３６によりウェル領域３２，３４から電気的に分離された表面領域には、絶縁膜３８を介して配線用の導電層４０が形成される。絶縁膜３８は、例えばシリコン酸化膜からなるもので、ゲート絶縁膜Ｆ_１、Ｆ_２を形成するための熱酸化処理を流用して形成されるが、ＣＶＤ処理により形成してもよい。導電層４０は、例えば導電性ポリシリコン（ドープトポリシリコン）層からなるもので、ゲート電極層Ｇ_１又はＧ_２を形成するためのＣＶＤ処理を流用して形成される。

絶縁膜３８の上には、導電層４０を覆って絶縁膜４２，４４が重ねて形成される。絶縁膜４２は、例えばシリコン酸化膜からなるもので、図１の絶縁膜（パッド膜）１２に対応する。絶縁膜４４は、例えばシリコン窒化膜からなるもので、図１の絶縁膜（エッチングストッパ膜）１４に対応する。

絶縁膜３６の上には、ウェル領域３２，３４にそれぞれ形成されたＭＯＳ型トランジスタと絶縁膜４４とを覆って絶縁膜４６が形成される。絶縁膜４６は、例えばシリコン酸化膜からなるもので、図１の絶縁膜（犠牲膜）１６に対応し、層間絶縁膜としても用いられる。

絶縁膜４２は、例えばＣＶＤ処理により形成される。絶縁膜４４，４６は、図１に関して前述した絶縁膜１４，１６とそれぞれ同様にして形成される。絶縁膜４６を形成した後、絶縁膜４２，４４，４６の積層には、図２に関して前述したと同様に等方性エッチング処理及び異方性エッチング処理を順次に行なうことにより導電部材４８の接続部４８Ｐ及び導電部材５０の接続部５０Ｐにそれぞれ対応する接続孔が形成される。

この後、接続部４８Ｐ，５０Ｐにそれぞれ対応する接続孔には、図３に関して前述したと同様に等方性ウェットエッチング処理が施され、アンダーカット形状がそれぞれ付与される。

次に、図４，５に関して前述したと同様に基板３０の上面にドープトポリシリコン等の導電材をＣＶＤ処理等により被着した後、その被着層をパターニングすることにより導電部材４８，５０が形成される。この後、レジストマスクを用いて等方性エッチング処理及び異方性エッチング処理を行うことによりソース配線層Ｗ_１１，Ｗ_２１及びドレイン配線層Ｗ_１２，Ｗ_２２にそれぞれ対応する接続孔が絶縁膜４６に形成される。

次に、基板３０の上面にアルミニウム又はアルミニウム合金等の配線材をスパッタ処理等により被着した後、その被着層をパターニングすることにより配線層Ｗ_１１，Ｗ_１２，Ｗ_２１，Ｗ_２２が形成される。そして、レジストマスクを用いる選択エッチング処理により導電部材４８の下及びその近傍で絶縁膜４６が除去される。

この結果、導電層４０の第１の被接続部に接続され、アンダーカット形状対応の係止部４８ａを有する接続部４８Ｐと、この接続部の上部に連続し且つ絶縁膜４４から離間して絶縁膜４４の上方へ延長する延長部４８Ｑとを有する導電部材４８が得られる。また、導電層４０の第２の被接続部に接続され、アンダーカット形状対応の係止部５０ａを有する接続部５０Ｐと、この接続部の上部に連続して絶縁膜４６の上へ延長する延長部５０Ｑとを有する導電部材５０が得られる。導電部材４８は、片持ち梁形式の可動電極として用いることができ、導電部材５０は、固定電極又は配線として用いることができる。

図１３に示したＩＣ装置によれば、導電部材４８の接続部４８Ｐに係止部４８ａを設けたので、導電部材４８と導電層４０との機械的接続が確実となり、導電部材４８が接続孔から抜け落ちるのを防止することができる。また、導電部材５０の接続部５０Ｐに係止部５０ａを設けたので、導電部材５０と導電層４０との機械的接続が確実となり、導電部材５０が接続孔から剥がれ落ちるのを防止することができる。その上、シリコン酸化処理、ポリシリコン堆積・パターニング処理、シリコン酸化膜堆積処理等を微小構造体部とトランジスタ部とで共通に行なうことができる（必要な場合には接続孔形成処理も微小構造体部とトランジスタ部とで共通に行なうことができる）ので、製造工程が簡単となる。

図１４は、この発明に係る微小構造体を備えたＩＣ装置の他の例を示すもので、図１３と同様の部分には同様の符号を付して詳細な説明を省略する。

図１４のＩＣ装置は、配線用導電層として不純物ドープ領域５２を設けたことを特徴とするものである。すなわち、フィールド絶縁膜３６に設けた配線孔内には、Ｎ型不純物ドープ領域５２が設けられている。この不純物ドープ領域５２は、Ｎ型ソース領域Ｓ_２及びＮ型ドレイン領域Ｄ_２を形成するための不純物ドーピング処理（例えばイオン注入処理）を流用して形成することができる。

不純物ドープ領域５２の表面は、絶縁膜５４で覆われている。絶縁膜５４は、例えばシリコン酸化膜からなるもので、図１の絶縁膜（パッド膜）１２に対応する。このシリコン酸化膜は、ゲート絶縁膜Ｆ_１，Ｆ_２を形成するための熱酸化処理を流用して形成されるが、ＣＶＤ処理により形成してもよい。

絶縁膜３６の上には、絶縁膜５４を覆って絶縁膜５６が形成される。絶縁膜５６は、例えばシリコン窒化膜からなるもので、図１の絶縁膜（エッチングストッパ膜）１４に対応し、絶縁膜１４と同様にして形成される。

絶縁膜５６を覆って絶縁膜４６を形成した後、絶縁膜５４，５６，４６の積層には、図１３に関して前述したと同様にして接続部４８Ｐ，５０Ｐにそれぞれ対応する接続孔が形成されると共にこれらの接続孔にはアンダーカット形状がそれぞれ付与される。この後、図１３に関して前述したと同様に導電部材４８，５０を形成すると、導電部材４８，５０は、それぞれアンダーカット形状対応の係止部４８ａ，５０ａを有するように形成される。係止部４８ａ，５０ａは、図１３に関して前述したと同様に導電部材４８，５０がそれぞれ接続孔から外れるのを防止するように作用する。

図１５は、この発明に係る微小構造体を備えたＩＣ装置の更に他の例を示すもので、図１３、１４と同様の部分には、同様の符号を付して詳細な説明を省略する。

図１５のＩＣ装置は、図１４のＩＣ装置において、Ｎ型ウェル領域３２及びその中のトランジスタを省略すると共に、Ｐ型ウェル領域３４に設けたトランジスタのソース配線層Ｗ_３１及びドレイン配線層Ｗ_３２をいずれも導電部材４８，５０の構成材で構成したものに相当する。導電部材４８，５０をドープトポリシリコンで形成する際には、その形成処理を流用して配線層Ｗ_３１，Ｗ_３２もドープトポリシリコンにより形成される。この場合、微小構造体部とトランジスタ部とで接続孔の開口を同時に行なうことができる。

図１３〜１５のＩＣ装置にあっては、導電部材４８又は５０の係止構造として、図５又は６に示すものを採用したが、図１０又は１１に示すものを採用してもよい。また、図１３のＩＣ装置においては、導電層４０の互いに離間した第１及び第２の被接続部に対して図７又は図１２に関して前述したと同様にして導電部材４８の第１及び第２の接続部をそれぞれ第１及び第２の係止部を有する状態で接続し、第１及び第２の接続部を延長部４８Ｑで連結するようにしてもよい。

図１６は、この発明に係る微小構造体の応用例として静電容量型加速度センサを示すものである。図１６には、半導体基板の一方の主面（基板表面）に形成された加速度センサ６０を上面から見た状態が示されており、図１６のＡ−Ａ’線に沿う断面が図２２に示されている。図１７〜２２は、加速度センサ６０の製法の一例を示すもので、この製法については後述する。図１６〜２２において、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。

加速度センサ６０において、基板表面には、錘作用を有する質量体としての細長い可動部材ＭＢが基板表面に平行な所定方向ＤＳに変位可能なように支持部Ｈ_１〜Ｈ_４により両持ち梁形式で装着されている。支持部Ｈ_１〜Ｈ_４は、それぞれ接続部Ｐ_１〜Ｐ_４により基板表面に固定されている。

可動部材ＭＢの一方側には、可動電極Ｍ_１１〜Ｍ_１３が基板表面に平行に突出するように設けられると共に、可動部材ＭＢの他方側には、可動電極Ｍ_１４〜Ｍ_１６ が基板表面に平行に突出するように設けられている。可動電極Ｍ_１１〜Ｍ_１６は、いずれも可動部材ＭＢの長手方向に直交する方向に突出しており、各々の可動電極の突出長さは互いに等しく、各々の可動電極の幅も互いに等しい。

可動部材ＭＢ、支持部Ｈ_１〜Ｈ_４、接続部Ｐ_１〜Ｐ_４及び可動電極Ｍ_１１〜Ｍ_１６は、例えば導電性ポリシリコンにより一体的に構成されている。可動部材ＭＢの下面（基板表面に対向する面）には、図６に破線円で示し且つ図２２に断面を示すようにスティッキング防止用の凸部Ｊ_１，Ｊ_２が互いに離間して設けられている。可動部材ＭＢの下面には、Ｊ_１，Ｊ_２と同様の凸部のペアが可動部材ＭＢの長手方向に沿って８つ並べて設けられている。可動電極Ｍ_１１〜Ｍ_１６のいずれの下面にも、Ｊ_１，Ｊ_２と同様の凸部のペアが設けられている。

Ｊ_１，Ｊ_２等の凸部を設けると、可動部材ＭＢや可動電極Ｍ_１１〜Ｍ_１６の下面が基板表面側に接触する面積を大幅に低減することができるので、外力により可動部材ＭＢや可動電極Ｍ_１１〜Ｍ_１６が変形して基板表面側に接触しても、外力がなくなれば元の位置に復帰する。従って、スティッキング現象が防止される。

可動部材ＭＢには、貫通孔Ｋ_１，Ｋ_２が設けられると共に、Ｋ_１，Ｋ_２と同様の貫通孔のペアが可動部材ＭＢの長手方向に沿って７つ並べて設けられている。これらの貫通孔は、後述する製造プロセスにおいて可動部材ＭＢの下の絶縁膜を効率よく除去するのに役立つものである。

可動電極Ｍ_１１の一方側及び他方側には、固定電極Ｓ_１１，Ｓ_２１が可動電極Ｍ_１１に平行に延長するように設けられている。固定電極Ｓ_１１，Ｓ_２１は、それぞれ接続部Ｐ_１１，Ｐ_２１により基板表面に固定されている。可動電極Ｍ_１１と固定電極Ｓ_１１との間の間隔は、可動電極Ｍ_１１と固定電極Ｓ_２１との間の間隔より大きく設定されている。可動電極Ｍ_１１と固定電極Ｓ_１１とが静電容量Ｃ_１１を構成し、可動電極Ｍ_１１と固定電極Ｓ_２１とが静電容量Ｃ_２１を構成する。可動部材ＭＢが加速度に応じて所定方向ＤＳに変位すると、静電容量Ｃ_１１の容量値が増大すると共に静電容量Ｃ_２１の容量値が減少する。

可動電極Ｍ_１２の一方側及び他方側には、可動電極Ｍ_１１について上記したと同様に固定電極Ｓ_１２，Ｓ_２２が設けられ、静電容量Ｃ_１２，Ｃ_２２が構成されている。可動電極Ｍ_１３の一方側及び他方側には、可動電極Ｍ_１１について上記したと同様に固定電極Ｓ_１３，Ｓ_２３が設けられ、静電容量Ｃ_１３，Ｃ_２３が構成されている。可動電極Ｍ_１４の一方側及び他方側には、可動電極Ｍ_１１について上記したと同様に固定電極Ｓ_１４，Ｓ_２４が設けられ、静電容量Ｃ_１４，Ｃ_２４が構成されている。可動電極Ｍ_１５の一方側及び他方側には、可動電極Ｍ_１１について上記したと同様に固定電極Ｓ_１５，Ｓ_２５が設けられ、静電容量Ｃ_１５，Ｃ_２５が構成されている。可動電極Ｍ_１６の一方側及び他方側には、可動電極Ｍ_１１について上記したと同様に固定電極Ｓ_１６，Ｓ_２６が設けられ、静電容量Ｃ_１６，Ｃ_２６が構成されている。

固定電極Ｓ_１２〜Ｓ_１６，Ｓ_２２〜Ｓ_２６は、それぞれ接続部Ｐ_１２〜Ｐ_１６，Ｐ_２２〜Ｐ_２６により基板表面に固定されている。Ｓ_１１等の各固定電極は、例えば、導電性ポリシリコンにより図６の片持ち梁と同様に構成されており、各固定電極の下面には、図１６に破線円で示すようにＪ_１，Ｊ_２と同様のスティッキング防止用の凸部が設けられている。各固定電極の質量は、可動部材ＭＢの質量に比べて無視しうる程度に小さく、可動部材ＭＢの変位を利用して測定される加速度の範囲内では各固定電極は実質的に変位しない。

可動部材ＭＢのＤＳ方向への変位に伴って静電容量Ｃ_１１〜Ｃ_１６が増大すると共に静電容量Ｃ_２１〜Ｃ_２６が減少する。このときの静電容量変化率Ｒを、Ｒ＝（Ｃ_１１＋Ｃ_１２＋Ｃ_１３＋Ｃ_１４＋Ｃ_１５＋Ｃ_１６）／（Ｃ_１１＋Ｃ_２２＋Ｃ_２３＋Ｃ_２４＋Ｃ_２５＋Ｃ_２６）とすると、Ｒは入力加速度に応じて変化する。従って、静電容量変化率Ｒを求めることで入力加速度を測定可能である。

次に、図１７〜２２を参照して加速度センサ６０の製法の一例を説明する。図１７の工程では、図１に関して前述したと同様に半導体基板１０の一方の主面を覆って絶縁膜１２，１４，１６を形成した後、絶縁膜１６の上にホトリソグラフィ処理によりレジスト層Ｒ_Ａを形成する。レジスト層Ｒ_Ａは、接続孔Ｑ_１，Ｑ_３及び凹部Ｄ_１，Ｄ_２にそれぞれ対応する孔を有する。図２に関して前述したと同様にレジスト層Ｒ_Ａをマスクとする等方性エッチング処理により絶縁膜１６に接続孔Ｑ_１，Ｑ_３及び凹部Ｄ_１，Ｄ_２を形成する。接続孔Ｑ_１，Ｑ_３は、それぞれ接続部Ｐ_１，Ｐ_３に対応するものであり、凹部Ｄ_１，Ｄ_２は、それぞれ凸部Ｊ_１，Ｊ_２に対応するものである。この後、レジスト層Ｒ_Ａを除去する。

次に、図１８の工程では、接続孔Ｑ_１，Ｑ_３にそれぞれ対応する孔を有するレジスト層Ｒ_Ｂを絶縁膜１６の上にホトリソグラフィ処理により形成する。レジスト層Ｒ_Ｂは、凹部Ｄ_１，Ｄ_２を覆うと共に接続孔Ｑ_１，Ｑ_３の各中央部を露呈するように形成する。図２に関して前述したと同様にレジスト層Ｒ_Ｂをマスクとする異方性エッチング処理により接続孔Ｑ_１，Ｑ_３にそれぞれ連続する接続孔Ｑ_１１，Ｑ_１３を基板１０に達するように形成する。この後、レジスト層Ｒ_Ｂを除去する。

図１９の工程では、図３に関して前述したと同様に等方性ウェットエッチング処理により絶縁膜１４の下にアンダーカット形状Ｕ_２１，Ｕ_２３を付与して接続孔Ｑ_１１，Ｑ_１３のサイズ（直径）を増大させる。ウェットエッチング処理の後、基板１０に乾燥処理を施す。

図２０の工程では、図４に関して前述したと同様に接続孔Ｑ_１，Ｑ_３，Ｑ_１１，Ｑ_１３及び凹部Ｄ_１，Ｄ_２を覆って導電性ポリシリコン層２０Ａを絶縁膜１６の上に形成する。この結果、凹部Ｄ_１，Ｄ_２にそれぞれ対応してポリシリコンからなる凸部Ｊ_１，Ｊ_２が形成されると共に、接続孔Ｑ_１，Ｑ_１１と接続孔Ｑ_３，Ｑ_１３とにそれぞれ対応して接続部Ｐ_１と接続部Ｐ_３とが形成される。接続部Ｐ_１，Ｐ_３は、いずれもポリシリコンからなるもので、それぞれアンダーカット形状Ｕ_２１，Ｕ_２３に対応して係止部Ｐ_１ａ，Ｐ_３ａを有するように形成される。

図２１の工程では、図５に関して前述したと同様に選択エッチング処理によりポリシリコン層２０Ａをパターニングして支持部Ｈ_１，Ｈ_３、接続部Ｐ_１，Ｐ_３及び凸部Ｊ_１，Ｊ_２を有する可動部材ＭＢを得る。このときのパターニング処理により可動部材ＭＢには、Ｋ_１，Ｋ_２等の多数の貫通孔が形成される。

図２２の工程では、図６に関して前述したと同様にウェットエッチング処理により絶縁膜１６を除去して可動部材ＭＢを空中に浮かせる。このとき、Ｋ_１，Ｋ_２等の貫通孔からウェットエッチング液が浸入する。従って、Ｋ_１，Ｋ_２等の貫通孔は、可動部材ＭＢの下の絶縁膜１６を効率よく除去するのに役立つ。また、Ｊ_１，Ｊ_２等の凸部は、製造プロセスにおいて可動部材ＭＢ等のスティッキングを防止するのに役立つ。なお、図１６に示したＳ_１１等の各固定電極の下には、絶縁膜１６の一部を残しておき、各固定電極を図５に示したように絶縁膜上に延長して配置された構成としてもよい。

図１７〜２２に関して上記した製法では、接続部Ｐ_１，Ｐ_３の係止構造として図６に示すものを採用したが、図１１に示すものを採用してもよい。また、基板としては、半導体基板１０の代りに、図１３に示したように少なくとも一方の主面が絶縁性を有する基板を用いてもよく、１つの基板には、図１３〜１５に関して前述したようにセンサ回路等の関連回路を含めて加速度センサ６０をＩＣ化してもよい。

この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。

（１）２０等の導電部材の材料としては、ポリシリコンに限らず、アモルファスシリコン、ポリシリコン又はアモルファスシリコンにゲルマニウム、炭素等を添加したもの、チタン、タングステン等の高融点金属、アルミニウム又はアルミニウム合金、銅等を用いてもよい。２０等の導電部材は、Ｗ，Ｔａ，Ｈｆ，Ｔｉ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｎｉ等のハードメタルでもよい。また、ＧｅやＳｉ−Ｇｅ等でもよい。Ｗ，Ｔａ，Ｈｆなどの密度が１０ｇ／ｃｍ^３以上の金属又はその合金の場合は、小さな形状でも大きな慣性モーメントが得られるので、微小化、高密度化、ひいてはセンサの小型化を図ることができる。一方、密度が３〜９ｇ／ｃｍ^３の材料（前述の金属より密度は小さいがポリシリコンより密度の大きな材料）の場合は、慣性モーメントが小さいので、高感度のセンサが得られる。ポリシリコンは密度が２．４ｇ／ｃｍ^３とさらに小さいので、微小な値を検出するより高感度のセンサとすることができる。なお、Ｔｉ，Ｇｅの密度は５．３ｇ／ｃｍ^３程度、Ｓｉ−Ｇｅの密度は２．４〜５．３ｇ／ｃｍ^３の中間の値をもつ。また、その他の観点からみると、ＴｉやＳｉ，Ｓｉ−Ｇｅ，Ｇｅは半導体装置における配線等によく用いられるため、現有のプロセスへの導入にあたりコンタミネーションなどの支障がない。ステンレス鋼又はクロモリ鋼等の場合は、耐久性、耐酸化性に優れている。４２アロイ（Ｆｅ−Ｎｉ合金）はＳｉ基板とほぼ同等の熱膨張係数をもつため、Ｓｉ，Ｓｉ−Ｇｅ，Ｇｅを用いた場合と同様、センサ感度が温度特性を持たず、熱ストレスに強い。

（２）犠牲膜の材料としては、シリコン酸化膜に限らず、レジスト、ポリイミド樹脂、ＳＯＧ（スピン・オン・ガラス）等を用いてもよい。レジスト、ポリイミドは有機溶剤に可溶なので、下地絶縁膜やポリシリコン等の導電部材へのダメージがなく、特に溶けやすいアルミニウム、銅を含む合金が導電部材であるときに利点がある。また、ＳＯＧ特に無機ＳＯＧやシルセスキオキサン系ＳＯＧはエッチングレートが速いので、処理時間が短くなり、下地絶縁膜や導電部材へのダメージが少ないという利点がある。

この発明の一実施形態に係る微小構造体の製法における絶縁膜形成工程を示す断面図である。 図１の工程に続く接続孔形成工程を示す断面図である。 図２の工程に続く等方性ウェットエッチング工程を示す断面図である。 図３の工程に続くポリシリコン堆積工程を示す断面図である。 図４の工程に続くポリシリコンパターニング工程を示す断面図である。 図５の工程に続く絶縁膜除去工程を示す断面図である。 図６の微小構造体の応用例を示す断面図である。 この発明の他の実施形態に係る微小構造体の製法における等方性ドライエッチング工程を示す断面図である。 図８の工程に続くポリシリコン堆積工程を示す断面図である。 図９の工程に続くポリシリコンパターニング工程を示す断面図である。 図１０の工程に続く絶縁膜除去工程を示す断面図である。 図１１の微小構造体の応用例を示す断面図である。 この発明に係る微小構造体を備えたＩＣ装置の一例を示す断面図である。 この発明に係る微小構造体を備えたＩＣ装置の他の例を示す断面図である。 この発明に係る微小構造体を備えたＩＣ装置の更に他の例を示す断面図である。 この発明に係る微小構造体の応用例として静電容量型加速度センサを示す上面図である。 図１６の加速度センサの製法における凹部形成工程を示す断面図である。 図１７の工程に続く接続孔形成工程を示す断面図である。 図１８の工程に続くアンダーカット形状付与工程を示す断面図である。 図１９の工程に続くポリシリコン堆積工程を示す断面図である。 図２０の工程に続くポリシリコンパターニング工程を示す断面図である。 図２１の工程に続く絶縁膜除去工程を示す断面図である。 発明者の研究に係る微小構造体における絶縁膜除去前の状態を示す断面図である。 図２３の微小構造体における絶縁膜除去後の状態を示す断面図である。

符号の説明

１０，３０：半導体基板、１０ａ：被接続部、１２，１４，１６，３６，３８，４２，４４，４６，５４，５６：絶縁膜、１８ａ〜１８ｃ，２２ａ，２２ｂ，Ｑ_１１，Ｑ_１３：接続孔、２２ｃ：凹状孔、２０Ａ，２４Ａ：ポリシリコン層、２０，２４，４８，５０：導電部材、２０Ｐ，２４Ｐ，４８Ｐ，５０Ｐ，Ｐ_１〜Ｐ_４，Ｐ_１１〜Ｐ_１６，Ｐ_２１〜Ｐ_２６：接続部、２０Ｑ，２４Ｑ，４８Ｑ，５０Ｑ：延長部、２０ａ，２４ａ，４８ａ，５０ａ，Ｐ_１ａ，Ｐ_３ａ：係止部、４０：導電層、５２：不純物ドープ領域、６０：加速度センサ、Ｕａ，Ｕｂ，Ｕ_２１，Ｕ_２３：アンダーカット形状、ＭＢ：可動部材、Ｃ_１１〜Ｃ_１６，Ｃ_２１〜Ｃ_２６：静電容量、Ｊ_１，Ｊ_２：スティッキング防止用凸部。

Claims (17)

1. 一方の主面に被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
   この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
   前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第２の絶縁膜から離間して前記第２の絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
   を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
2. 一方の主面に被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
   この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する単層膜又は積層膜からなる第２の絶縁膜であって、前記第１の絶縁膜に接触する膜が前記第１の絶縁膜とは異なる絶縁材からなるものと、
   前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
   を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
3. 前記第１の接続孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項１又は２記載の微小構造体。
4. 一方の主面に互いに離間した第１及び第２の被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する第１の絶縁膜と、
   この第１の絶縁膜を覆って形成され、前記第１及び第２の接続孔にそれぞれ対応する第３及び第４の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
   前記第１及び第３の接続孔を介して前記第１の被接続部に接続される第１の接続部と前記第２及び第４の接続孔を介して前記第２の被接続部に接続される第２の接続部と前記第１及び第２の接続部の上部を連結すべく前記第２の絶縁膜から離間して前記第２の絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
   を備え、前記第１及び第２の接続孔をいずれも前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の接続孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の接続孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にした微小構造体。
5. 一方の主面に被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
   前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
   を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
6. 一方の主面に被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
   前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
   を備え、前記被接続部には前記第１の接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
7. 前記凹状孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項５又は６記載の微小構造体。
8. 一方の主面に互いに離間した第１及び第２の被接続部を有する半導体基板と、
   この半導体基板の一方の主面を覆って形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
   前記第１及び第２の接続孔を介して前記第１及び第２の被接続部にそれぞれ接続される第１及び第２の接続部と該第１及び第２の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
   を備え、前記第１及び第２の被接続部には前記第１及び第２の接続孔にそれぞれ連続する第１及び第２の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の凹状孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の凹状孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にした微小構造体。
9. 少なくとも一方の主面が絶縁性を有する基板と、
   この基板の一方の主面に形成され、被接続部を有する導電層と、
   この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
   この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
   前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第２の絶縁膜から離間して前記第２の絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
   を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
10. 少なくとも一方の主面が絶縁性を有する基板と、
    この基板の一方の主面に形成され、被接続部を有する導電層と、
    この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する第１の接続孔を有する第１の絶縁膜と、
    この第１の絶縁膜を覆って形成され、前記第１の接続孔に対応する第２の接続孔を有する単層膜又は積層膜からなる第２の絶縁膜であって、前記第１の絶縁膜に接触する膜が前記第１の絶縁膜とは異なる絶縁材からなるものと、
    前記第１及び第２の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
    を備え、前記第１の接続孔を前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１の接続孔を前記接続部で埋めることにより前記接続部が前記第１の接続孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
11. 前記第１の接続孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項９又は１０記載の微小構造体。
12. 少なくとも一方の主面が絶縁性を有する基板と、
    この基板の一方の主面に形成され、互いに離間した第１及び第２の被接続部を有する導電層と、
    この導電層を覆って前記基板の一方の主面に形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する第１の絶縁膜と、
    この第１の絶縁膜を覆って形成され、前記第１及び第２の接続孔にそれぞれ対応する第３及び第４の接続孔を有する第２の絶縁膜であって、前記第１の絶縁膜とは異なる絶縁材からなるものと、
    前記第１及び第３の接続孔を介して前記第１の被接続部に接続される第１の接続部と前記第２及び第４の接続孔を介して前記第２の被接続部に接続される第２の接続部と前記第１及び第２の接続部の上部を連結すべく前記第２の絶縁膜から離間して前記第２の絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
    を備え、前記第１及び第２の接続孔をいずれも前記第２の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の接続孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の接続孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にした微小構造体。
13. 少なくとも一方の主面が絶縁性を有する基板と、
    この基板の一方の主面に形成され、被接続部を有する導電層と、
    この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
    前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
    を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
14. 少なくとも一方の主面が絶縁性を有する基板と、
    この基板の一方の主面に形成され、被接続部を有する導電層と、
    この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
    前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第２の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
    を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした微小構造体。
15. 前記凹状孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項１３又は１４記載の微小構造体。
16. 少なくとも一方の主面が絶縁性を有する基板と、
    この基板の一方の主面に形成され、互いに離間した第１及び第２の被接続部を有する導電層と、
    この導電層を覆って前記基板の一方の主面に形成され、前記第１及び第２の被接続部にそれぞれ対応する第１及び第２の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
    前記第１及び第２の接続孔を介して前記第１及び第２の被接続部にそれぞれ接続される第１及び第２の接続部と該第１及び第２の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
    を備え、前記第１及び第２の被接続部には前記第１及び第２の接続孔にそれぞれ連続する第１及び第２の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第１及び第２の凹状孔を前記第１及び第２の接続部でそれぞれ埋めることにより前記第１及び第２の接続部が前記第１及び第２の凹状孔のアンダーカット形状に対応する第１及び第２の係止部をそれぞれ有する構成にした微小構造体。
17. 前記導電部材の延長部において前記基板の一方の主面に対向する面にはスティッキング防止用の凸部を設けた請求項１，４，５，８，９，１２，１３又は１６のいずれかに記載の微小構造体。

Images