JP4581485B2 - 加速度センサおよびその製造方法 - Google Patents
加速度センサおよびその製造方法 Download PDFInfo
- Publication number
- JP4581485B2 JP4581485B2 JP2004159017A JP2004159017A JP4581485B2 JP 4581485 B2 JP4581485 B2 JP 4581485B2 JP 2004159017 A JP2004159017 A JP 2004159017A JP 2004159017 A JP2004159017 A JP 2004159017A JP 4581485 B2 JP4581485 B2 JP 4581485B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- insulating film
- hole
- film
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第2の絶縁膜から離間して前記第2の絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にしたものである。
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する単層膜又は積層膜からなる第2の絶縁膜であって、前記第1の絶縁膜に接触する膜が前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第2の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にしたものである。
一方の主面に互いに離間した第1及び第2の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1及び第2の接続孔にそれぞれ対応する第3及び第4の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第3の接続孔を介して前記第1の被接続部に接続される第1の接続部と前記第2及び第4の接続孔を介して前記第2の被接続部に接続される第2の接続部と前記第1及び第2の接続部の上部を連結すべく前記第2の絶縁膜から離間して前記第2の絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
を備え、前記第1及び第2の接続孔をいずれも前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の接続孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の接続孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にしたものである。
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有するように形成された導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にしたものである。
一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第2の絶縁膜の上へ延長する延長部とを有するように形成された導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にしたものである。
一方の主面に互いに離間した第1及び第2の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記第1及び第2の接続孔を介して前記第1及び第2の被接続部にそれぞれ接続される第1及び第2の接続部と該第1及び第2の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有するように形成された導電部材と
を備え、前記第1及び第2の被接続部には前記第1及び第2の接続孔にそれぞれ連続する第1及び第2の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の凹状孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の凹状孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にしたものである。
使用ガス:CF4とO2(8%)との混合ガス
ガス流量:20〜50sccm
圧力:0.1〜0.5Torr
Rfパワー:100〜200W
ステージ温度:50〜70℃
とすることができる。このようなエッチング条件下において、30秒のエッチング時間でアンダーカット量U2=50nmが得られる。
Claims (19)
- 一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第2の絶縁膜から離間して前記第2の絶縁膜の上方へ延長する延長部とを有し、前記第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する単層膜又は積層膜からなる第2の絶縁膜であって、前記第1の絶縁膜に接触する膜が前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第2の絶縁膜の上へ延長する延長部とを有し、前記第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 前記第1の接続孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項1又は2記載の加速度センサ。
- 一方の主面に互いに離間した第1及び第2の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1及び第2の接続孔にそれぞれ対応する第3及び第4の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第3の接続孔を介して前記第1の被接続部に接続される第1の接続部と前記第2及び第4の接続孔を介して前記第2の被接続部に接続される第2の接続部と前記第1及び第2の接続部の上部を連結すべく前記第2の絶縁膜から離間して前記第2の絶縁膜の上方を延長する延長部とを有し、前記第3及び第4の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1及び第2の接続孔をいずれも前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の接続孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の接続孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にした加速度センサ。 - 一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有し、前記接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 一方の主面に被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記絶縁膜の上へ延長する延長部とを有し、前記接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 前記凹状孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項5又は6記載の加速度センサ。
- 一方の主面に互いに離間した第1及び第2の被接続部を有する半導体基板と、
この半導体基板の一方の主面を覆って形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記第1及び第2の接続孔を介して前記第1及び第2の被接続部にそれぞれ接続される第1及び第2の接続部と該第1及び第2の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有し、前記第1及び第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1及び第2の被接続部には前記第1及び第2の接続孔にそれぞれ連続する第1及び第2の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の凹状孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の凹状孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にした加速度センサ。 - 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記第2の絶縁膜から離間して前記第2の絶縁膜の上方へ延長する延長部とを有し、前記第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する第1の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1の接続孔に対応する第2の接続孔を有する単層膜又は積層膜からなる第2の絶縁膜であって、前記第1の絶縁膜に接触する膜が前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第2の接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第2の絶縁膜の上へ延長する延長部とを有し、前記第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1の接続孔を前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1の接続孔を前記接続部で埋めることにより前記接続部が前記第1の接続孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 前記第1の接続孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項9又は10記載の加速度センサ。
- 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、互いに離間した第1及び第2の被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する第1の絶縁膜と、
この第1の絶縁膜を覆って形成され、前記第1及び第2の接続孔にそれぞれ対応する第3及び第4の接続孔を有する第2の絶縁膜であって、前記第1の絶縁膜とは異なる絶縁材からなるものと、
前記第1及び第3の接続孔を介して前記第1の被接続部に接続される第1の接続部と前記第2及び第4の接続孔を介して前記第2の被接続部に接続される第2の接続部と前記第1及び第2の接続部の上部を連結すべく前記第2の絶縁膜から離間して前記第2の絶縁膜の上方を延長する延長部とを有し、前記第3及び第4の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1及び第2の接続孔をいずれも前記第2の絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の接続孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の接続孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にした加速度センサ。 - 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続し且つ前記絶縁膜から離間して前記絶縁膜の上方へ延長する延長部とを有し、前記接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記被接続部に対応する接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記接続孔を介して前記被接続部に接続される接続部とこの接続部の上部に連続して前記第2の絶縁膜の上へ延長する延長部とを有し、前記接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記被接続部には前記接続孔に連続する凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記凹状孔を前記接続部で埋めることにより前記接続部が前記凹状孔のアンダーカット形状に対応する係止部を有する構成にした加速度センサ。 - 前記凹状孔のアンダーカット形状は等方性エッチング処理により形成されていることを特徴とする請求項13又は14記載の加速度センサ。
- 少なくとも一方の主面が絶縁性を有する基板と、
この基板の一方の主面に形成され、互いに離間した第1及び第2の被接続部を有する導電層と、
この導電層を覆って前記基板の一方の主面に形成され、前記第1及び第2の被接続部にそれぞれ対応する第1及び第2の接続孔を有する単層膜又は積層膜からなる絶縁膜と、
前記第1及び第2の接続孔を介して前記第1及び第2の被接続部にそれぞれ接続される第1及び第2の接続部と該第1及び第2の接続部の上部を連結すべく前記絶縁膜から離間して前記絶縁膜の上方を延長する延長部とを有し、前記第1及び第2の接続孔の開口から前記延長部に向かって前記接続部の直径が広がるように形成された単層の導電性ポリシリコンからなる導電部材と
を備え、前記第1及び第2の被接続部には前記第1及び第2の接続孔にそれぞれ連続する第1及び第2の凹状孔を前記絶縁膜の下にアンダーカット形状を有するように形成すると共に前記第1及び第2の凹状孔を前記第1及び第2の接続部でそれぞれ埋めることにより前記第1及び第2の接続部が前記第1及び第2の凹状孔のアンダーカット形状に対応する第1及び第2の係止部をそれぞれ有する構成にした加速度センサ。 - 前記導電部材の延長部において前記基板の一方の主面に対向する面にはスティッキング防止用の凸部を設けた請求項1,4,5,8,9,12,13又は16のいずれかに記載の加速度センサ。
- 基板を準備する工程と、
前記基板の一方の主面を覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を覆う第2の絶縁膜を前記第1の絶縁膜とは異なる絶縁材で形成する工程と、
前記第2の絶縁膜を覆う犠牲膜を形成する工程と、
前記基板に接続するとともに開口に向かって直径が広がる接続孔を前記第1の絶縁膜、前記第2の絶縁膜及び前記犠牲膜に形成する工程と、
前記第2の絶縁膜の下にアンダーカット形状を形成することにより前記第1の絶縁膜において前記接続孔の直径を増大させる工程と、
前記接続孔を埋めるとともに前記犠牲膜を覆う導電性ポリシリコン層を形成する工程と、
前記導電性ポリシリコン層をパターニングする工程と、
前記犠牲膜を除去する工程と、
を含む加速度センサの製造方法。 - 前記接続孔を形成する工程は、等方性エッチング処理によって開口に向かって直径を広げる工程を含む、
請求項18に記載の加速度センサの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159017A JP4581485B2 (ja) | 2003-08-01 | 2004-05-28 | 加速度センサおよびその製造方法 |
US10/902,390 US7071017B2 (en) | 2003-08-01 | 2004-07-30 | Micro structure with interlock configuration |
US11/247,193 US7492020B2 (en) | 2003-08-01 | 2005-10-12 | Micro structure with interlock configuration |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205411 | 2003-08-01 | ||
JP2004159017A JP4581485B2 (ja) | 2003-08-01 | 2004-05-28 | 加速度センサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005066817A JP2005066817A (ja) | 2005-03-17 |
JP4581485B2 true JP4581485B2 (ja) | 2010-11-17 |
Family
ID=34425062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004159017A Expired - Fee Related JP4581485B2 (ja) | 2003-08-01 | 2004-05-28 | 加速度センサおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581485B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2859201B1 (fr) * | 2003-08-29 | 2007-09-21 | Commissariat Energie Atomique | Dispositif micromecanique comportant un element suspendu rattache a un support par un pilier et procede de fabrication d'un tel dispositif |
JP4554978B2 (ja) * | 2004-04-21 | 2010-09-29 | Okiセミコンダクタ株式会社 | Memsデバイスの製造方法及びmemsデバイスを製造するための接合基板 |
JP4992576B2 (ja) * | 2007-06-29 | 2012-08-08 | 富士通株式会社 | マイクロ構造体製造方法およびマイクロ構造体 |
JP5224945B2 (ja) * | 2008-07-07 | 2013-07-03 | 日本航空電子工業株式会社 | 微小可動デバイス |
US8647930B2 (en) * | 2011-04-14 | 2014-02-11 | Robert Bosch Gmbh | Wafer with recessed plug |
JP6035733B2 (ja) * | 2011-12-19 | 2016-11-30 | セイコーエプソン株式会社 | 物理量センサーの製造方法 |
CN106783577A (zh) * | 2016-12-29 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种采用湿法腐蚀工艺制作mems器件的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102597A (ja) * | 1999-09-30 | 2001-04-13 | Fuji Electric Co Ltd | 半導体構造およびその製造方法 |
JP2002246467A (ja) * | 2001-02-12 | 2002-08-30 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2002301696A (ja) * | 2001-04-03 | 2002-10-15 | Japan Aviation Electronics Industry Ltd | 微小可動デバイス |
WO2003015183A1 (fr) * | 2001-08-01 | 2003-02-20 | Mitsubishi Denki Kabushiki Kaisha | Procede de fabrication d'une structure a couches minces |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714836A (ja) * | 1993-06-17 | 1995-01-17 | Kawasaki Steel Corp | 多層配線構造の半導体装置 |
JPH0936387A (ja) * | 1995-07-18 | 1997-02-07 | Denso Corp | 半導体力学量センサの製造方法 |
JPH09148434A (ja) * | 1995-11-29 | 1997-06-06 | Hitachi Ltd | 配線の層間接続法 |
-
2004
- 2004-05-28 JP JP2004159017A patent/JP4581485B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102597A (ja) * | 1999-09-30 | 2001-04-13 | Fuji Electric Co Ltd | 半導体構造およびその製造方法 |
JP2002246467A (ja) * | 2001-02-12 | 2002-08-30 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2002301696A (ja) * | 2001-04-03 | 2002-10-15 | Japan Aviation Electronics Industry Ltd | 微小可動デバイス |
WO2003015183A1 (fr) * | 2001-08-01 | 2003-02-20 | Mitsubishi Denki Kabushiki Kaisha | Procede de fabrication d'une structure a couches minces |
Also Published As
Publication number | Publication date |
---|---|
JP2005066817A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492020B2 (en) | Micro structure with interlock configuration | |
JP5204171B2 (ja) | 電気部品およびその製造方法 | |
US8367451B2 (en) | Method and structures for fabricating MEMS devices on compliant layers | |
JP5813471B2 (ja) | Mems素子 | |
US7713772B2 (en) | Micromechanical flow sensor with tensile coating | |
US20080076195A1 (en) | Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane | |
US9875965B2 (en) | Semiconductor device | |
JP2006212773A (ja) | マイクロマシニング型の構成素子および相応する製造方法 | |
JP5474805B2 (ja) | 基板上にmems素子を製造する方法 | |
JP2005246601A (ja) | マイクロマシニング型の構成エレメントおよび相応の製作法 | |
KR20080035978A (ko) | Mems디바이스 및 그 제조 방법 | |
US9181081B2 (en) | Electrical component and method of manufacturing the same | |
JP4581485B2 (ja) | 加速度センサおよびその製造方法 | |
CN109205548B (zh) | 微电子机械系统(mems)装置及其制造方法 | |
JPH0943061A (ja) | 剛直な浮遊微小構造素子の製造方法およびそのような素子を備えるデバイス | |
JP4271751B2 (ja) | 電子装置および電子装置のためのメンブレンを形成する方法 | |
US9013010B2 (en) | Nanopore sensor device | |
US7989894B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulation (SOI) semiconductor devices | |
JP2006224219A (ja) | Mems素子の製造方法 | |
US8143158B2 (en) | Method and device of preventing delamination of semiconductor layers | |
JPWO2003015183A1 (ja) | 薄膜構造体の製造方法 | |
US7541257B2 (en) | Semiconductor device having three-dimensional construction and method for manufacturing the same | |
US6720635B1 (en) | Electronic component | |
JP2008093812A (ja) | Mems・半導体複合回路及びmems素子 | |
JP4774902B2 (ja) | Mems素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |