JP4271751B2 - 電子装置および電子装置のためのメンブレンを形成する方法 - Google Patents
電子装置および電子装置のためのメンブレンを形成する方法 Download PDFInfo
- Publication number
- JP4271751B2 JP4271751B2 JP22525298A JP22525298A JP4271751B2 JP 4271751 B2 JP4271751 B2 JP 4271751B2 JP 22525298 A JP22525298 A JP 22525298A JP 22525298 A JP22525298 A JP 22525298A JP 4271751 B2 JP4271751 B2 JP 4271751B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- membrane
- semiconductor substrate
- electronic device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
- Measuring Fluid Pressure (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
Description
【産業上の利用分野】
本発明は、一般に電子装置と、電子装置を形成する方法とに関する。さらに詳しくは、本発明は、低電力電子装置とその製造方法とに関する。
【0002】
【従来の技術および発明が解決しようとする課題】
化学センサとは、液体または気体内の特定の化学種の濃度を監視する装置である。化学センサ装置は、センサ装置により検出される特定の化学物質に感作する感作層と、シリコン基板などの半導体基板上に一体化されるヒータとによって構成される。ヒータはセンサ装置の感度を上げるために感作層の温度を上げ、通常はセンサ装置の動作中は、感作層を摂氏25度ないし600度の範囲の温度まで加熱することを求められる。このような温度においては、シリコン基板を貫通する熱エネルギの損失が大きいので、このような装置の消費電力が高くなってしまう。
【0003】
消費電力が高いということは、センサ装置がバッテリにより電力を供給される場合に、特に問題となる。たとえば、用途によってはバッテリ・バックアップ動作が必要になる。このようなバッテリにより電力を供給される用途に関しては、消費電力はDCモードにおいて摂氏400度で約60mw程度でなければならない。
半導体化学センサにおける消費電力を下げるために、バルク・シリコン基板の裏面を超精密加工(マイクロマシーニング)して、センサ装置の能動領域の下(すなわちヒータと感作層の下)に薄いメンブレン(膜部)を形成することが提案される。この例についてはフランス特許出願第FR-A- 2615287号を参照されたい。薄いメンブレンは、シリコン基板上にスピンオンにより酸化ホウ素(B2O3)をデポジションし、次に基板内にホウ素ドーパントを拡散させることにより形成される。この方法はバルク・シリコン基板に対する熱損失を軽減するが、メンブレンは、熱伝導度の高い(35Wm-1K-1 )P+型材料でドーピングされたシリコン層によって構成されるので、センサ使用中の熱損失、ひいては消費電力はバッテリ・バックアップ動作などの低電力動作にとっては依然として高すぎる。たとえば、摂氏400度においてこのようなセンサの消費電力は、DCモードで200mWにもなることがある。
【0004】
熱損失を削減する別の方法が米国特許第5,545,300号に開示される。この特許は、窒化シリコン薄膜上に形成されるガラス薄膜によって構成される複合メンブレンの利用を開示する。開示される方法による消費電力の削減は、複合メンブレン内に用いられる窒化シリコン薄膜の高い熱伝導度(23Wm-1K-1 )のために制約を受ける。この特許に開示される装置の消費電力は、DCモードにおいて摂氏400度で110mWに近くなり、これでもバッテリ動作にとっては依然として高すぎる。
【0005】
2つの異なる段階(窒化シリコン薄膜のデポジションとその後の酸化シリコン薄膜のデポジション)がメンブレンを実現するために必要とされるので、この特許も複数の製造段階を有するという前述のコスト上の欠点を有する。この特許で説明されるプロセスの別の欠点は、窒化シリコン層がシリコン基板の上にデポジションされると、このようなプロセス段階によりシリコン表面上に転位が起こることがあり、これは集積回路(IC)技術とは相容れないものである。言い換えると、このようなプロセスを用いると、同一基板上の制御チップをセンサ装置として一体化することができないことになる。
【0006】
J.Werno, R.Kersjes, W.Mokwa およびH.Vogtにより「Sensors and Actuators A, 41-42(1994年)」に掲載された「Reduction of heat loss of silicon membranes by the use of trench-etching techiniques( トレンチ・エッチング技術を利用するシリコン・メンブレンの熱損失軽減)」と題された記事は、酸化物充填トレンチにより単結晶シリコン・メンブレンの断熱度を高めるための解決策を説明する。この方法による消費電力は、DCモードにおいて摂氏400度で230mWであり、これはバッテリ動作にとっては高すぎる。さらに、説明されるトレンチ・エッチング技術は3つの連続するプロセス段階(SIMOX /エピタキシ/酸化物充填トレンチ)を採用するために、その利用は製造コストに関して高価な技術となる。
【0007】
従って、低電力で動作することができる改善された電子装置と、このような電子装置の形成方法とが必要である。
【0008】
【発明の概要】
本発明の第1局面により、添付の請求項の請求項1記載の電子装置が提供される。
【0009】
本発明の第2局面により、添付の請求項の請求項5記載の電子装置形成方法が提供される。
【0010】
【実施例】
以下の説明においては、本発明は化学センサ装置に関して開示される。しかし、本発明は、熱センサ,熱量センサ,圧力センサ,マイクロフォン,インクジェット・センサ,マイクロポンプおよびマイクロシステムなど、メンブレンを用いて電子装置の能動領域をバルク基板内のキャビティ上に支持する他の任意の電子装置にも適応されることは言うまでもない。
【0011】
本発明の好適な実施例により化学センサ装置を形成する方法を図1ないし図9に関連して説明するが、これらの図面は製造の種々の段階の間の化学センサ装置の一部分の簡略化された断面図である。以下の説明において、半導体基板,層および領域は一定の導電型を有し、ある材料により構成されるものとして説明されるが、これは説明のために過ぎない。本発明は、本明細書において引用される特定の導電型にも特定の材料にも制限されない。
【0012】
まず図1を参照して、好ましくはシリコン<100>基板である半導体基板2が準備される。半導体基板2は、第1表面4と、第1表面4に対向する第2表面6とを有する。酸窒化物材料の誘電層8が半導体基板2上で第1表面4の上に形成される。図2を参照されたい。誘電層8は、30ナノメータないし3マイクロメータの範囲の厚み10を有する。
【0013】
好適な実施例においては、誘電層8は、SiOxNyの組成を有する酸窒化シリコン材料で形成される。この組成(すなわちx とy の値)は、誘電層8が優れた機械的特性と、1〜30Wm-1K-1 の範囲(好ましくは5Wm-1K-1 )の低い熱伝導度とを有するように選択される。優れた機械特性を有する誘電層8は、装置の高い(100%までの)製造歩留まりを保証する。
【0014】
誘電層8の機械的特性は、誘電層8を形成する酸窒化シリコン材料の伸び弾性率(Young's Modulus )と、酸窒化シリコン材料の熱膨張とに依存する。酸窒化シリコン材料の組成は、材料の熱膨張が基板材料の熱膨張と実質的に等しくなるよう選択される。シリコン基板を有する好適な実施例においては、組成は、酸窒化シリコン材料の熱膨張がシリコンの熱膨張(すなわち2.5X10-6/℃)に実質的に等しくなるよう選択される。これにより、誘電層8は確実に残留応力のレベルが低くなる。
【0015】
酸窒化シリコン材料の組成は、伸び弾性率が基板材料のそれに近くなるようにも選択される。シリコンは、170GPa の伸び弾性率を有するので、酸窒化シリコン材料は100〜180GPa の範囲の伸び弾性率を有するよう設定される。
【0016】
誘電層8は、プラズマ強化化学蒸着(PECVD: Plasma Enhanced Chemical Vapour Deposition )または化学蒸着(CVD: Chemical Vapour Deposition )により形成することができる。プラズマの圧力および電力を調整することにより酸窒化物材料の組成の制御が容易になるので、PECVD のほうが好適である。それにより、酸窒化物誘電層8を低熱伝導および低応力の両方に関して最適化することができる。
【0017】
好適な実施例においては、シラン,アンモニア,亜酸化窒素および窒素をそれぞれ0.17:0.14:0.14:0.55の割合で混合したものをPECVD プロセスで用いて、SiOxNy(ただしx=0.89,y=0.74)の組成を有する誘電層8を設ける。PECVD プロセスは、Applied Materials Inc.により供給されるCVD 5000チャンバ内で実行され、このチャンバは摂氏400度の温度まで加熱される。プラズマ圧力は4.5Torrで、プラズマ電力は325W である。
【0018】
図3も参照して、酸化シリコン層12が半導体基板2の第2表面6上に形成される。酸化シリコン層12は、シリコン基板の熱酸化またはPECVD またはCVD によって形成することができる。シリコン基板の酸化中に、誘電層8が同時にアニーリングされるので熱酸化が好ましい。
【0019】
誘電層8上に伝導層が形成される。次に伝導層がパターニングおよびエッチングされ、伝導層の一部分14が残されて、これが化学センサ装置のヒータ14となる。図4を参照されたい。伝導層は、優れた伝導度を有する多結晶シリコン層または金属層によって構成される。抵抗率は10-6ohm.cmないし10-3ohm.cmの範囲である。伝導層14の厚み16は、30ナノメータないし3マイクロメータである。
【0020】
図5において、半導体基板2の裏面上の酸化シリコン層12上にマスキング層18が形成される。マスキング層18の厚み20は、30ナノメータないし3マイクロメータである。好適な実施例においては、窒化シリコン・マスキング層は、誘電層8のPECVD デポジションに用いられたものと同じ装置を用いて、酸化シリコン層12上にPECVD デポジションされる。酸化シリコン層12が必要とされるのは、窒化シリコン・マスキング層18のシリコン基板2に対する付着力が弱いためである。マスキング層18は、バルク・シリコン基板2の裏面精密加工の間に裏面ハード・マスクとして用いられる。あるいは、半導体基板2をエッチングするために用いられる溶液である水酸化カリウム溶液における酸窒化シリコン層のエッチング速度が非常に低いために、酸窒化シリコン層をマスキング層18として用いることもできる。
【0021】
次に、誘電層8と伝導層の部分14との上に第1分離層22がデポジションされる。好適な実施例においては、第1分離層22は、PECVD または低圧化学蒸着(LPCVD: Low Pressure Chemical Vapour Deposition)により誘電層8の上にデポジションされる二酸化シリコン層によって構成される。第1分離層22がパターニングおよびエッチングされて、伝導層まで延在するコンタクト開口部24が形成される(図6)。
【0022】
図7において、マスキング層18がパターニングされ、次にマスキング層18と酸化シリコン層12とがエッチングされて、半導体基板2の第2表面6まで延在する開口部26が形成される。開口部26は、半導体基板2をエッチングする面積を規定する。
【0023】
次に感作層30がヒータ14の上に重なるように第1分離層22の部分の上に形成される(図8)。感作層30は、まず、センサ装置により検知される化学種に感作する材料の層を装置全体にデポジション(スパタリング,蒸発,CVD またはスピンオンにより)し、次に層の部分を除去するためにパターニングを行い感作層30を残すことにより形成される。好適な実施例においては、感作材料は、金属酸化物であり、標準的なリフトオフ技術が用いられる。重合体検知材料を用いてもよい。
【0024】
次にヒータ14と感作層30に対して電気的コンタクトを作成する。クロミウム/チタン/プラチナ金属被覆などの金属被覆部が蒸発によりウェハ上に形成される。次に、リフトオフまたはエッチングにより金属被覆部がパターニングされてヒータ金属導体28(図8)および感作層金属導体(図示せず)が残る。
【0025】
感作層30とヒータ14とを含む領域である化学センサ装置の能動領域の断熱性を改善するために、開口部26を通じて半導体基板2をエッチングまたはバルク精密加工して、図9に図示されるように半導体基板2の第2表面6から第1表面4まで延在するキャビティ32を形成する。酸窒化物材料の単独の誘電層8が本発明による化学センサ装置のメンブレンを形成する。このメンブレンは、少なくともキャビティ32の両端に延在し、化学センサ装置の能動領域を支持する。
バルク精密加工プロセスは、非等方性エッチング・プロセスである。好適な実施例においては、水酸化カリウム(KOH )によって構成される湿式エッチング液を用いて、シリコン基板2のバルクを除去する。酸窒化物材料はKOH において極めて低いエッチング速度(毎時0.04マイクロメータ)を有するので、誘電層8がエッチ・ストップ層として機能する。下記の表1は、異なる種類のメンブレンに関してKOH の機械的歩留まりと摂氏90度におけるエッチング速度に関するデータを示す。
【0026】
【表1】
メンブレン材料 KOH 歩留まり(%) KOH エッチング速度(μm /h)
酸化物 20 0.25
酸窒化物 100 0.04
窒化物/酸化物 95 0.02
トレンチ N/A 0.25
P+シリコン 100 15
この極めて低いエッチング速度は、誘電性メンブレン8の厚みが正確に制御されており、そのためにセンサ装置の消費電力が1つのウェハ上,ウェハ間およびロット間で同一に制御されることを意味する。表1に示されるエッチング速度からわかるように、上記のフランス特許出願第No.FR-A-2615287号のメンブレンを形成するP+シリコン層にはこれは当てはまらない。
【0027】
また、表1は異なる種類の材料のメンブレンに関する機械的歩留まりも示す。本発明によりPECVD によりデポジションされる酸窒化物メンブレンは、表1からわかるように、優れた機械的特性を有する。
【0028】
上記の好適な実施例においては、シリコン基板の一部分が湿式エッチング・プロセスを用いる裏面精密加工により除去される。シリコン基板を除去してキャビティ上にメンブレンを残すためのその他の技術を用いることもできる。たとえば、シリコン基板を、湿式エッチング・プロセスを(第1表面4上に)用いて表面精密加工したり、プラズマ・エッチングなどの乾式エッチング・プロセスを用いてシリコン基板を裏面または表面精密加工したり、あるいは直接ウェハ・ボンディング技術を用いることもできる。後者の技術については、2つのウェハを結合させて、1つのウェハを精密加工してメンブレンとする。
【0029】
本発明の酸窒化物メンブレン8は、バルク基板除去後は低い熱伝導を示し、またヒータと基板との間の分離層としても機能する。メンブレンにより与えられる断熱性の効果は、PECVD 酸窒化物メンブレンの熱伝導度により決定され、これは主としてメンブレンの組成に依存する。
【0030】
図10は、異なる種類のメンブレンに関して温度の関数としての消費電力を表すグラフである。曲線40により示されるように、本発明による酸窒化物メンブレンは、広い温度範囲に亘りバッテリ動作の低電力要件を満たす。
【0031】
要するに、本発明は熱伝導度が低く(すなわち消費電力が低く)、応力レベルが低く、KOH におけるエッチング速度が極めて低い酸窒化物材料の単独の誘電層によって構成される装置の能動領域を支持するメンブレンを有する装置であって、単独のプロセス段階しか必要としない装置を提供する。従って、本発明はバッテリ・バックアップなどの低電力動作に対応し、製造が簡単で高価でないメンブレンを提供する。
【図面の簡単な説明】
本発明による電子装置と電子装置形成方法とは、添付の図面を参照して説明されるが、これは例示されたに過ぎない。
【図1】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図2】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図3】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図4】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図5】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図6】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図7】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図8】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図9】本発明による電子装置の種々の製造段階における一部分の簡略化された断面図である。
【図10】異なる種類のメンブレンに関する温度の関数として消費電力を示すグラフである。
【符号の説明】
2 シリコン基板
4,6 基板表面
8 メンブレン
12 酸化シリコン層
14,30 能動領域
18 マスキング層
22 分離層
28 金属導体
32 キャビティ
Claims (11)
- 電子装置であって:
半導体材料から形成された半導体基板(2)であって、該基板内に延在するキャビティ(32)を有する半導体基板;
前記半導体基板内の前記キャビティの両端に延在するよう、前記半導体基板上に形成されたメンブレン(8);および
前記メンブレン(8)により支持され、前記キャビティ(32)に隣接して配置された能動領域(14,22,30);
を具備し、前記メンブレン(8)がSiOxNyの組成を有する酸窒化シリコン材料により形成される単独の誘電層(8)によって構成され、但しxおよびyは前記酸窒化シリコン材料が前記半導体基板材料の伸び弾性率と実質的に同じ伸び弾性率と、前記半導体基板材料と実質的に同じ熱膨張率と、1〜30Wm−1K−1の範囲の熱伝導度とを有するように選択されることを特徴とする電子装置。 - 前記酸窒化物材料がSiOxNyの組成を有し、但しx=0.89およびy=0.74であることを特徴とする請求項1記載の電子装置。
- 前記電子装置が半導体センサ装置によって構成され、かつ前記能動領域が:
前記メンブレン上に形成される伝導層(14);
前記伝導層上に形成される絶縁層(22);および
前記絶縁層上に形成される感応層(30);
を具備することを特徴とする請求項1または2記載の電子装置。 - 前記半導体基板は第1表面(4)および第2表面(6)を有し、かつ前記キャビティ(32)が前記第2表面(6)および前記第1表面(4)の間に前記基板を通って延在することを特徴とする請求項1〜3の内のいずれか1項に記載の電子装置。
- 電子装置の能動領域(14,22,30)を支持するメンブレンを形成する方法であって:
半導体材料で形成された半導体基板(2)を用意する段階;
前記半導体基板上に、酸窒化シリコン材料の単独の誘電層によって構成されるメンブレン(8)を形成する段階であって、前記酸窒化シリコン材料はSiOxNyの組成を有し、但しxおよびyは前記酸窒化シリコン材料が前記基板半導体材料の伸び弾性率と実質的に同じ伸び弾性率と、前記基板半導体材料と実質的に同じ熱膨張率と、1〜30Wm−1K−1の範囲の熱伝導度とを有するように選択される、段階;
前記単独の誘電層(8)上に前記電子装置の前記能動領域を形成する段階;および
前記基板にキャビティ(32)を設けるように前記半導体基板の一部を除去する段階であって、前記単独の誘電層(8)は前記キャビティ(32)の両端に延在する、段階;
を具備することを特徴とする電子装置の能動領域(14,22,30)を支持するメンブレンを形成する方法。 - 前記半導体基板は第1表面(4)および第2表面(6)を有し、前記メンブレン(8)を形成する段階は前記半導体基板の前記第1表面上に前記メンブレンを形成する段階からなり、かつ前記半導体基板の一部を除去する段階は:
前記メンブレンを形成した後に前記半導体基板の前記第2面(6)上にマスキング層(18)を形成する段階;
前記マスキング層を通って前記第2表面へと延在する開口(26)を設けるように前記マスキング層の一部を除去する段階;および
前記第2表面と前記メンブレンとの間に延在する前記キャビティ(32)を設けるように前記開口を通って前記半導体基板をエッチングする段階;
を具備することを特徴とする請求項5記載の方法。 - 前記エッチングする段階は水酸化カリウムを含む溶液によって前記半導体基板をウェットエッチングする段階からなることを特徴とする請求項6に記載の方法。
- 前記半導体基板はシリコン基板からなり、かつ前記マスキング層は前記第2表面上の酸化シリコン層および前記酸化シリコン層上の窒化シリコン層を備えることを特徴とする請求項6または7に記載の方法。
- 前記メンブレンを形成する段階は前記半導体基板上に酸窒化シリコン材料の単独の誘電層を被着する段階を具備することを特徴とする請求項5,6,7または8のいずれか1項に記載の方法。
- 前記酸窒化材料はSiOxNyの組成を有し、但しx=0.89およびy=0.74であることを特徴とする請求項5,6,7,8または9のいずれか1項に記載の方法。
- 前記電子装置は半導体センサ装置であり、前記方法はさらに:
前記単独の誘電層(8)の一部の上に導電層(14)を形成する段階;
前記単独の誘電層(8)および前記導電層(14)上に第1絶縁層(22)を形成する段階;
前記第1絶縁層(22)の一部を除去して前記導電層(14)へと延在するコンタクト開口(24)を形成する段階;
前記第1絶縁層(22)の一部上に感応層(30)を形成する段階であって、該感応層は前記導電層上に延在するが前記コンタクト開口(24)上には延在しない、段階;および
前記導電層および前記感応層への電気的コンタクトを形成する段階;
を具備することを特徴とする請求項5,6,7,8,9または10のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97401796A EP0893827B1 (en) | 1997-07-25 | 1997-07-25 | Electronic device and method for forming a membrane for an electronic device |
EP97401796.4 | 1997-07-25 | ||
US09/120,755 US6022754A (en) | 1997-07-25 | 1998-07-22 | Electronic device and method for forming a membrane for an electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11166866A JPH11166866A (ja) | 1999-06-22 |
JP4271751B2 true JP4271751B2 (ja) | 2009-06-03 |
Family
ID=26147864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22525298A Expired - Fee Related JP4271751B2 (ja) | 1997-07-25 | 1998-07-24 | 電子装置および電子装置のためのメンブレンを形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6022754A (ja) |
EP (1) | EP0893827B1 (ja) |
JP (1) | JP4271751B2 (ja) |
CN (1) | CN1213081A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19817311B4 (de) * | 1998-04-18 | 2007-03-22 | Robert Bosch Gmbh | Herstellungsverfahren für mikromechanisches Bauelement |
US6387724B1 (en) * | 1999-02-26 | 2002-05-14 | Dynamics Research Corporation | Method of fabricating silicon-on-insulator sensor having silicon oxide sensing surface |
JP4513161B2 (ja) * | 2000-03-31 | 2010-07-28 | 東亞合成株式会社 | ガスセンサの製造方法及びガスセンサ |
US6468897B1 (en) * | 2001-05-23 | 2002-10-22 | Macronix International Co., Ltd. | Method of forming damascene structure |
CN102354659B (zh) * | 2011-11-02 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 掩膜成核消除方法以及选择性外延生长方法 |
US9354197B2 (en) * | 2013-04-25 | 2016-05-31 | Wisenstech Ltd. | Micromachined oxygen sensor and method of making the same |
KR101616959B1 (ko) * | 2013-07-02 | 2016-04-29 | 전자부품연구원 | Fet 이온센서 및 이를 이용한 시스템 |
KR102142885B1 (ko) * | 2013-10-14 | 2020-08-10 | 한국전자통신연구원 | 어레이형 광검출기를 제조하는 방법 |
CN103606565B (zh) * | 2013-11-27 | 2016-05-11 | 苏州科技学院 | 压力传感器敏感元件的制造工艺 |
WO2017205146A1 (en) * | 2016-05-27 | 2017-11-30 | Carrier Corporation | Gas detection device and method of manufacturing the same |
FR3079616B1 (fr) * | 2018-03-30 | 2021-02-12 | Soitec Silicon On Insulator | Micro-capteur pour detecter des especes chimiques et procede de fabrication associe |
CN110797255B (zh) * | 2019-10-14 | 2022-10-28 | 长江存储科技有限责任公司 | 薄膜堆叠结构、三维存储器及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4706493A (en) * | 1985-12-13 | 1987-11-17 | General Motors Corporation | Semiconductor gas sensor having thermally isolated site |
FR2615287B1 (fr) * | 1987-05-12 | 1989-10-06 | Suisse Electronique Microtech | Micro-capteur a technologie integree pour la detection de la presence de certains gaz |
JP2582343B2 (ja) * | 1993-12-04 | 1997-02-19 | エルジー電子株式会社 | 低消費電力型薄膜ガスセンサ及びその製造方法 |
US5635628A (en) * | 1995-05-19 | 1997-06-03 | Siemens Aktiengesellschaft | Method for detecting methane in a gas mixture |
-
1997
- 1997-07-25 EP EP97401796A patent/EP0893827B1/en not_active Expired - Lifetime
-
1998
- 1998-07-22 US US09/120,755 patent/US6022754A/en not_active Expired - Lifetime
- 1998-07-24 CN CN98116373A patent/CN1213081A/zh active Pending
- 1998-07-24 JP JP22525298A patent/JP4271751B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0893827B1 (en) | 2004-05-06 |
US6022754A (en) | 2000-02-08 |
CN1213081A (zh) | 1999-04-07 |
EP0893827A1 (en) | 1999-01-27 |
JPH11166866A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1417151B1 (en) | Method for the fabrication of suspended porous silicon microstructures and application in gas sensors | |
US5286671A (en) | Fusion bonding technique for use in fabricating semiconductor devices | |
US6440766B1 (en) | Microfabrication using germanium-based release masks | |
JP4271751B2 (ja) | 電子装置および電子装置のためのメンブレンを形成する方法 | |
JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
JP2013014001A (ja) | Memsデバイス、及び介在物、並びにmemsデバイス、及び介在物を統合するための方法 | |
JP3418548B2 (ja) | 回路基板およびその製造方法 | |
KR100904994B1 (ko) | 압력센서 제조방법 및 그 구조 | |
US7989894B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulation (SOI) semiconductor devices | |
JP2010262990A (ja) | センサチップの製造方法 | |
KR100578259B1 (ko) | 전자장치및전자장치용막형성방법 | |
US10825719B2 (en) | Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding | |
US5948361A (en) | Chemical sensor and method of making same | |
JP2005066817A (ja) | 微小構造体 | |
JPH11186566A (ja) | 微小装置の製造方法 | |
JP2880014B2 (ja) | シリコン基板のエッチング方法 | |
KR102250895B1 (ko) | 반도체 소자의 제조방법 | |
WO2006132161A1 (ja) | 集積装置 | |
JPH09145442A (ja) | ダイヤモンド保護膜を有する電熱器およびその製造方法 | |
CN113562688A (zh) | 微机电系统传感器芯片制备方法及其制备的传感器芯片 | |
JP2002239999A (ja) | マイクロマシンおよびその製造方法 | |
JPH10107296A (ja) | 半導体装置及びその製造方法 | |
JPH0766430A (ja) | 半導体基板の配線構造およびその製造方法 | |
JPH08233850A (ja) | 半導体式加速度センサ | |
JPS59126661A (ja) | 薄膜抵抗体の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070613 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |